JP2570117B2 - パルス発生装置 - Google Patents
パルス発生装置Info
- Publication number
- JP2570117B2 JP2570117B2 JP5183173A JP18317393A JP2570117B2 JP 2570117 B2 JP2570117 B2 JP 2570117B2 JP 5183173 A JP5183173 A JP 5183173A JP 18317393 A JP18317393 A JP 18317393A JP 2570117 B2 JP2570117 B2 JP 2570117B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse width
- switching element
- shaping circuit
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Generation Of Surge Voltage And Current (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明はレーダ装置等に用いられ
るラインタイプパルス変調器に関し、特に送信管等の負
荷を動作させるための変調パルスのパルス幅を任意に設
定することが可能なパルス発生装置に関する。
るラインタイプパルス変調器に関し、特に送信管等の負
荷を動作させるための変調パルスのパルス幅を任意に設
定することが可能なパルス発生装置に関する。
【０００２】
【従来の技術】従来、ラインタイプ変調器は、マグネト
ロン，クライストロン、及び進行波管等のパルス変調型
送信管を駆動するパルス発生装置として広く用いられて
いる。図３はその一例の回路図であり、特開昭６３−１
９３６０５号公報に記載されているものである。高圧直
流電源１の正極端子にはチャージングチョーク２、ホー
ルドオフダイオード３、パルス成形回路５が接続され、
パルストランス６の一次側の一端に接続される。また、
負極端子はパルストランス６の一次側の他端に接続され
る。そして、このパルストランス６の一次側とパルス成
形回路５とで閉回路を構成するスイッチング素子として
サイリスタ１０が接続され、送信トリガによってオンさ
れるように構成される。なお、前記パルス成形回路５に
は、２組のコンデンサとコイルからなるＬＣ対Ｌ１・Ｃ
１，Ｌ２・Ｃ２が設けられており、切替器９によって各
ＬＣ対を共にパルストランス６の一次側に接続し、或い
は一方のみを接続し得るように構成される。また、前記
パルストランス６の二次側に負荷としてのパルス変調型
送信管７が接続される。
ロン，クライストロン、及び進行波管等のパルス変調型
送信管を駆動するパルス発生装置として広く用いられて
いる。図３はその一例の回路図であり、特開昭６３−１
９３６０５号公報に記載されているものである。高圧直
流電源１の正極端子にはチャージングチョーク２、ホー
ルドオフダイオード３、パルス成形回路５が接続され、
パルストランス６の一次側の一端に接続される。また、
負極端子はパルストランス６の一次側の他端に接続され
る。そして、このパルストランス６の一次側とパルス成
形回路５とで閉回路を構成するスイッチング素子として
サイリスタ１０が接続され、送信トリガによってオンさ
れるように構成される。なお、前記パルス成形回路５に
は、２組のコンデンサとコイルからなるＬＣ対Ｌ１・Ｃ
１，Ｌ２・Ｃ２が設けられており、切替器９によって各
ＬＣ対を共にパルストランス６の一次側に接続し、或い
は一方のみを接続し得るように構成される。また、前記
パルストランス６の二次側に負荷としてのパルス変調型
送信管７が接続される。
【０００３】このようなラインタイプ変調器では、サイ
リスタ１０がオフのときには、高圧直流電源１、チャー
ジングチョーク２、ホールドオフダイオード３、パルス
成形回路５、パルストランス６で閉回路が構成され、高
圧直流電源１によってパルス成形回路５のＬＣ対の一方
または双方が充電される。そして、送信トリガによって
サイリスタ１０がオンすると、パルス成形回路５、サイ
リスタ１０、パルストランス６で閉回路が構成され、パ
ルス成形回路５からの放電電流がパルストランス６の一
次側を流れ、その二次側に高電圧パルスが発生し、これ
が変調パルスとしてパルス変調型送信管７に加えられ
る。パルス変調型送信管７はこの変調パルスに基づいて
送信パルスを送出する。
リスタ１０がオフのときには、高圧直流電源１、チャー
ジングチョーク２、ホールドオフダイオード３、パルス
成形回路５、パルストランス６で閉回路が構成され、高
圧直流電源１によってパルス成形回路５のＬＣ対の一方
または双方が充電される。そして、送信トリガによって
サイリスタ１０がオンすると、パルス成形回路５、サイ
リスタ１０、パルストランス６で閉回路が構成され、パ
ルス成形回路５からの放電電流がパルストランス６の一
次側を流れ、その二次側に高電圧パルスが発生し、これ
が変調パルスとしてパルス変調型送信管７に加えられ
る。パルス変調型送信管７はこの変調パルスに基づいて
送信パルスを送出する。
【０００４】ところで、この発生される変調パルスのパ
ルス波形、特にパルス幅はパルス成形回路５におけるＬ
Ｃ対の定数によって決定されるため、パルス幅を任意に
設定するためにはＬＣ対の定数を変化させればよい。こ
のため、前記した変調器では、切替器９でＬＣ対Ｌ１・
Ｃ１とＬ２・Ｃ２を選択的に並列接続できるようにして
おり、両者を共にパルストランス６の一次側に接続した
ときにはパルス成形回路５の容量を大きくし、一方をパ
ルストランス６の一次側から遮断したときには容量を小
さくし、その結果パルス幅を大小に切り替えている。こ
の例では各ＬＣ対の定数を等しくしているため、切替器
９で一方のみを接続した場合にはτのパルス幅の変調パ
ルスＰｍ１及び送信パルスＰｓ１が得られ、両方を接続
した場合には２τのパルス幅の変調パルスＰｍ２及び送
信パルスＰｓ２が得られる。
ルス波形、特にパルス幅はパルス成形回路５におけるＬ
Ｃ対の定数によって決定されるため、パルス幅を任意に
設定するためにはＬＣ対の定数を変化させればよい。こ
のため、前記した変調器では、切替器９でＬＣ対Ｌ１・
Ｃ１とＬ２・Ｃ２を選択的に並列接続できるようにして
おり、両者を共にパルストランス６の一次側に接続した
ときにはパルス成形回路５の容量を大きくし、一方をパ
ルストランス６の一次側から遮断したときには容量を小
さくし、その結果パルス幅を大小に切り替えている。こ
の例では各ＬＣ対の定数を等しくしているため、切替器
９で一方のみを接続した場合にはτのパルス幅の変調パ
ルスＰｍ１及び送信パルスＰｓ１が得られ、両方を接続
した場合には２τのパルス幅の変調パルスＰｍ２及び送
信パルスＰｓ２が得られる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな構成のパルス変調器では、切替器９の時間的遅延が
存在するために変調パルス幅を高速で切り替える用途に
は適用できないという問題がある。また、パルス成形回
路５に予め設計されているパルス幅しか対応できず、任
意にパルス幅を選択することができないという問題があ
る。この後者の問題に対しては、パルス成形回路５に多
数のＬＣ対を設けてこれらを多極スイッチにより順次接
続する構成が考えられるが、スイッチ構造が複雑になる
上に、予め設計された数のパルス幅しか対応できないこ
とには代わりはない。本発明の目的は、任意のパルス幅
の変調パルスを発生することを可能にしたパルス発生装
置を提供することにある。
うな構成のパルス変調器では、切替器９の時間的遅延が
存在するために変調パルス幅を高速で切り替える用途に
は適用できないという問題がある。また、パルス成形回
路５に予め設計されているパルス幅しか対応できず、任
意にパルス幅を選択することができないという問題があ
る。この後者の問題に対しては、パルス成形回路５に多
数のＬＣ対を設けてこれらを多極スイッチにより順次接
続する構成が考えられるが、スイッチ構造が複雑になる
上に、予め設計された数のパルス幅しか対応できないこ
とには代わりはない。本発明の目的は、任意のパルス幅
の変調パルスを発生することを可能にしたパルス発生装
置を提供することにある。
【０００６】
【課題を解決するための手段】本発明のパルス発生装置
は、ラインタイプパルス変調器に設けられて、パルス成
形回路とパルストランスとで閉回路を構成し、そのオン
動作によって変調パルスを得るための単一のスイッチン
グ素子は入力される駆動パルスのパルス幅の期間だけオ
ンされるように構成され、かつ外部から入力されるパル
ス幅制御信号に応じて前記駆動パルスのパルス幅を任意
に設定する駆動パルス発生手段を設け、トリガ信号によ
りこの駆動パルス発生手段を動作させて任意のパルス幅
の駆動パルスを前記スイッチング素子に入力させるよう
に構成する。パルス成形回路は、最大パルス幅を得るに
十分な充電容量とされ、駆動パルス発生手段は最大パル
ス幅の時間の範囲内でスイッチング素子をオン動作させ
る構成とする。
は、ラインタイプパルス変調器に設けられて、パルス成
形回路とパルストランスとで閉回路を構成し、そのオン
動作によって変調パルスを得るための単一のスイッチン
グ素子は入力される駆動パルスのパルス幅の期間だけオ
ンされるように構成され、かつ外部から入力されるパル
ス幅制御信号に応じて前記駆動パルスのパルス幅を任意
に設定する駆動パルス発生手段を設け、トリガ信号によ
りこの駆動パルス発生手段を動作させて任意のパルス幅
の駆動パルスを前記スイッチング素子に入力させるよう
に構成する。パルス成形回路は、最大パルス幅を得るに
十分な充電容量とされ、駆動パルス発生手段は最大パル
ス幅の時間の範囲内でスイッチング素子をオン動作させ
る構成とする。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の回路図であり、図３に示
した従来構成と同一部分には同一符号を付してある。即
ち、高圧直流電源１の正極端子にはチャージングチョー
ク２、ホールドオフダイオード３、パルス成形回路５が
接続され、パルストランス６の一次側の一端に接続され
る。また、負極端子はパルストランス６の一次側の他端
に接続され、これにより、これらで閉回路を構成する。
また、パルストランス６の一次側とパルス成形回路５と
で閉回路を構成するスイッチング素子として、高速にオ
ン・オフ動作が可能なトランジスタ等のスイッチング素
子４が接続され、駆動パルスによってオン・オフ動作さ
れるように構成される。また、前記パルス成形回路５に
は、２組のコンデンサとコイルからなるＬＣ対Ｌ１・Ｃ
１，Ｌ２・Ｃ２が設けられておりこれらは共にパルスト
ランス６の一次側に接続される。なお、後述するよう
に、これらＬＣ対による充電量は生成しようとする最大
のパルス幅を満足させるに十分な充電容量となるように
その定数が設計されている。また、前記パルストランス
６の二次側にパルス変調型送信管等の負荷７が接続され
ることは言うまでもない。
る。図１は本発明の一実施例の回路図であり、図３に示
した従来構成と同一部分には同一符号を付してある。即
ち、高圧直流電源１の正極端子にはチャージングチョー
ク２、ホールドオフダイオード３、パルス成形回路５が
接続され、パルストランス６の一次側の一端に接続され
る。また、負極端子はパルストランス６の一次側の他端
に接続され、これにより、これらで閉回路を構成する。
また、パルストランス６の一次側とパルス成形回路５と
で閉回路を構成するスイッチング素子として、高速にオ
ン・オフ動作が可能なトランジスタ等のスイッチング素
子４が接続され、駆動パルスによってオン・オフ動作さ
れるように構成される。また、前記パルス成形回路５に
は、２組のコンデンサとコイルからなるＬＣ対Ｌ１・Ｃ
１，Ｌ２・Ｃ２が設けられておりこれらは共にパルスト
ランス６の一次側に接続される。なお、後述するよう
に、これらＬＣ対による充電量は生成しようとする最大
のパルス幅を満足させるに十分な充電容量となるように
その定数が設計されている。また、前記パルストランス
６の二次側にパルス変調型送信管等の負荷７が接続され
ることは言うまでもない。
【０００８】一方、前記スイッチング素子４をオン・オ
フ動作させるための駆動パルス発生回路８では、得よう
とする変調パルスに対応したパルス幅の駆動パルスＰｔ
を発生する。この駆動パルス発生回路８は、ここでは送
信トリガＴｓにより高速クロックＣＫのカウントを開始
するカウンタ８１を設ける。このカウンタ８１にはパル
ス幅制御信号Ｓｐが入力され、カウンタ８１における高
速クロックＣＫのカウント数を任意に設定することがで
きる。この場合、最大のカウント数の設定値は、生成し
ようとする最大のパルス幅に対応する値である。
フ動作させるための駆動パルス発生回路８では、得よう
とする変調パルスに対応したパルス幅の駆動パルスＰｔ
を発生する。この駆動パルス発生回路８は、ここでは送
信トリガＴｓにより高速クロックＣＫのカウントを開始
するカウンタ８１を設ける。このカウンタ８１にはパル
ス幅制御信号Ｓｐが入力され、カウンタ８１における高
速クロックＣＫのカウント数を任意に設定することがで
きる。この場合、最大のカウント数の設定値は、生成し
ようとする最大のパルス幅に対応する値である。
【０００９】このような構成のパルス発生装置の動作を
図２の波形図を参照して説明する。スイッチング素子４
がオフのときには、高圧直流電源１、チャージングチョ
ーク２、ホールドオフダイオード３、パルス成形回路
５、パルストランス６で閉回路が構成され、高圧直流電
源１によってパルス成形回路５の２つのＬＣ対が共に充
電される。一方、駆動パルス発生回路８においては、パ
ルス幅制御信号Ｓｐがカウンタ８１に入力され、発生し
ようとする変調パルスのパルス幅に対応するカウント数
をカウンタ８１に設定する。そして、このカウンタ８１
に送信トリガＴｓが入力されると、カウンタ８１はカウ
ントを開始し、これと同時にハイレベルを出力する。そ
して、設定されたカウント数だけカウントを完了したと
きに出力を反転してロウレベルとする。これにより、パ
ルス幅制御信号Ｓｐにより設定されたパルス幅に相当す
る時間だけハイレベルとされる駆動パルスＰｔをスイッ
チング素子４に出力する。
図２の波形図を参照して説明する。スイッチング素子４
がオフのときには、高圧直流電源１、チャージングチョ
ーク２、ホールドオフダイオード３、パルス成形回路
５、パルストランス６で閉回路が構成され、高圧直流電
源１によってパルス成形回路５の２つのＬＣ対が共に充
電される。一方、駆動パルス発生回路８においては、パ
ルス幅制御信号Ｓｐがカウンタ８１に入力され、発生し
ようとする変調パルスのパルス幅に対応するカウント数
をカウンタ８１に設定する。そして、このカウンタ８１
に送信トリガＴｓが入力されると、カウンタ８１はカウ
ントを開始し、これと同時にハイレベルを出力する。そ
して、設定されたカウント数だけカウントを完了したと
きに出力を反転してロウレベルとする。これにより、パ
ルス幅制御信号Ｓｐにより設定されたパルス幅に相当す
る時間だけハイレベルとされる駆動パルスＰｔをスイッ
チング素子４に出力する。
【００１０】この駆動パルスＰｔによりスイッチング素
子４がオンされると、パルス成形回路５、及びパルスト
ランス６とで閉回路が構成され、パルス成形回路５から
の放電電流がパルストランス６の一次側を流れる。この
とき、パルストランス６の一次側には、スイッチング素
子４がオンされている間のみ放電が流れるため、この間
のみその二次側に高電圧パルスが発生する。したがっ
て、スイッチング素子４のオン時間のパルス幅の高電圧
パルスが発生することになる。そして、これが変調パル
スＰｍとしてパルス変調型送信管７に加えられる。パル
ス変調型送信管７はこの変調パルスＰｍに基づいて送信
パルスＰｓを送出する。
子４がオンされると、パルス成形回路５、及びパルスト
ランス６とで閉回路が構成され、パルス成形回路５から
の放電電流がパルストランス６の一次側を流れる。この
とき、パルストランス６の一次側には、スイッチング素
子４がオンされている間のみ放電が流れるため、この間
のみその二次側に高電圧パルスが発生する。したがっ
て、スイッチング素子４のオン時間のパルス幅の高電圧
パルスが発生することになる。そして、これが変調パル
スＰｍとしてパルス変調型送信管７に加えられる。パル
ス変調型送信管７はこの変調パルスＰｍに基づいて送信
パルスＰｓを送出する。
【００１１】したがって、スイッチング素子４のオン時
間を制御することで、任意のパルス幅の変調パルスＰｍ
を得ることが可能となる。この場合、最大のパルス幅は
パルス成形回路５におけるＬＣ対の定数によって制限を
受け、最小のパルス幅はスイチング素子４のオン・オフ
速度により制限を受け、この範囲内であれば任意のパル
ス幅の変調パルスを得ることが可能になる。
間を制御することで、任意のパルス幅の変調パルスＰｍ
を得ることが可能となる。この場合、最大のパルス幅は
パルス成形回路５におけるＬＣ対の定数によって制限を
受け、最小のパルス幅はスイチング素子４のオン・オフ
速度により制限を受け、この範囲内であれば任意のパル
ス幅の変調パルスを得ることが可能になる。
【００１２】ここで、スイッチング素子としてはＦＥＴ
を用いてもよい。また、駆動パルス発生回路も図示した
回路構成に限られない。特に、コンピュータ等を利用す
ることにより、パルス幅制御信号自体が発生しようとす
るパルス幅に対応するパルス幅の信号として得られるも
のであれば、駆動パルス発生回路は、送信トリガによっ
てパルス幅制御信号をオン・オフするゲート回路で構成
することも可能である。また、前記実施例ではパルス成
形回路５は、従来構成と比較する意味で２つのＬＣ対を
設けた構成としているが、大容量のコンデンサを用いれ
ば１つのＬＣ対で構成することができるのは言うまでも
ない。
を用いてもよい。また、駆動パルス発生回路も図示した
回路構成に限られない。特に、コンピュータ等を利用す
ることにより、パルス幅制御信号自体が発生しようとす
るパルス幅に対応するパルス幅の信号として得られるも
のであれば、駆動パルス発生回路は、送信トリガによっ
てパルス幅制御信号をオン・オフするゲート回路で構成
することも可能である。また、前記実施例ではパルス成
形回路５は、従来構成と比較する意味で２つのＬＣ対を
設けた構成としているが、大容量のコンデンサを用いれ
ば１つのＬＣ対で構成することができるのは言うまでも
ない。
【００１３】
【発明の効果】以上説明したように本発明は、ラインタ
イプパルス変調器に設けられて、パルスを発生させる単
一のスイッチング素子を、トリガ信号により動作されて
外部から入力されるパルス幅制御信号に応じてパルス幅
が制御される駆動パルス幅の期間だけオンさせるための
駆動パルス発生手段を設けているので、外部から駆動パ
ルスのパルス幅を制御してスイッチング素子のオン時間
を制御することで、任意のパルス幅の変調パルスを簡単
に発生することができる。また、スイッチング素子のオ
ン・オフ動作がそのままパルス幅とされるため、高速動
作が可能であり、高速変調に適用することが可能とな
る。また、パルス成形回路は最大パルス幅を得るに十分
な充電容量とされ、かつ駆動パルス発生手段によりその
最大パルス幅の時間の範囲内でスイッチング素子をオン
動作させることにより、最大パルス幅の範囲内で任意の
パルス幅の変調パルスを発生することができる。
イプパルス変調器に設けられて、パルスを発生させる単
一のスイッチング素子を、トリガ信号により動作されて
外部から入力されるパルス幅制御信号に応じてパルス幅
が制御される駆動パルス幅の期間だけオンさせるための
駆動パルス発生手段を設けているので、外部から駆動パ
ルスのパルス幅を制御してスイッチング素子のオン時間
を制御することで、任意のパルス幅の変調パルスを簡単
に発生することができる。また、スイッチング素子のオ
ン・オフ動作がそのままパルス幅とされるため、高速動
作が可能であり、高速変調に適用することが可能とな
る。また、パルス成形回路は最大パルス幅を得るに十分
な充電容量とされ、かつ駆動パルス発生手段によりその
最大パルス幅の時間の範囲内でスイッチング素子をオン
動作させることにより、最大パルス幅の範囲内で任意の
パルス幅の変調パルスを発生することができる。
【図１】本発明のパルス変調器の一実施例の回路図であ
る。
る。
【図２】図１の回路の主要部における波形図である。
【図３】従来のパルス変調器の一例の回路図である。
【図４】図３の回路の主要部における波形図である。
１ 高圧直流電源 ２ チャージングチョーク ３ ホールドオフダイオード ４ スイッチング素子 ５ パルス成形回路 ６ パルストランス ７ 負荷 ８ 駆動パルス発生回路
Claims (2)
- 【請求項１】 高圧電源によりパルス成形回路を充電
し、単一のスイッチング素子と前記パルス成形回路とパ
ルストランスとで閉回路を構成し、前記スイッチング素
子のオン動作により変調パルスを得るラインタイプパル
ス変調器として構成され、前記スイッチング素子は入力
される駆動パルスのパルス幅の期間だけオンされるよう
に構成され、かつ外部から入力されるパルス幅制御信号
に応じて前記駆動パルスのパルス幅を任意に設定する駆
動パルス発生手段を設け、トリガ信号によりこの駆動パ
ルス発生手段を動作させて任意のパルス幅の駆動パルス
を前記スイッチング素子に入力させるように構成したこ
とを特徴とするパルス発生装置。 - 【請求項２】 パルス成形回路は、最大パルス幅を得る
に十分な充電容量とされ、駆動パルス発生手段は最大パ
ルス幅の時間の範囲内でスイッチング素子をオン動作さ
せる請求項１のパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5183173A JP2570117B2 (ja) | 1993-06-30 | 1993-06-30 | パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5183173A JP2570117B2 (ja) | 1993-06-30 | 1993-06-30 | パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722917A JPH0722917A (ja) | 1995-01-24 |
| JP2570117B2 true JP2570117B2 (ja) | 1997-01-08 |
Family
ID=16131063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5183173A Expired - Fee Related JP2570117B2 (ja) | 1993-06-30 | 1993-06-30 | パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570117B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4818032B2 (ja) * | 2006-09-07 | 2011-11-16 | 株式会社東芝 | パルス電源装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58141065A (ja) * | 1982-02-17 | 1983-08-22 | Nec Corp | キ−電話機制御方式 |
| JPH03237812A (ja) * | 1990-02-15 | 1991-10-23 | Mitsubishi Electric Corp | パルス発生回路 |
| JP2692466B2 (ja) * | 1991-11-11 | 1997-12-17 | 日立プラント建設株式会社 | 電気集塵装置 |
-
1993
- 1993-06-30 JP JP5183173A patent/JP2570117B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722917A (ja) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0866022A (ja) | 電流制限付き電力変換装置 | |
| JP2570117B2 (ja) | パルス発生装置 | |
| US3636476A (en) | Solid-state double resonant pulser | |
| US4056786A (en) | Single ended class d amplifier | |
| US3432679A (en) | Magnetic pulse modulator | |
| CN113224933B (zh) | 隔离变换器的付边对原边隔离控制方法 | |
| JPH1066332A (ja) | 部分共振方式の電圧降圧型電源回路 | |
| JPWO2002071814A1 (ja) | 放電灯点灯装置 | |
| US3028508A (en) | Saw tooth wave generators | |
| JPH0324818A (ja) | Ｆｅｔ駆動用ゲート回路 | |
| JPH0430820Y2 (ja) | ||
| JPS5840373B2 (ja) | パルスヘンチヨウキ | |
| JPS5932934Y2 (ja) | レ−ダ−装置における送信パルス起動回路 | |
| SU738075A1 (ru) | Регулируемый мостовой инвертор | |
| JP4081731B2 (ja) | スイッチング電源装置 | |
| RU1786634C (ru) | Генератор синусоидальных колебаний | |
| US3374360A (en) | Pulses to provide continuous scaling non-resettable counter with means for cyclically changing polarity of input | |
| SU1042039A1 (ru) | Устройство дл решени нелинейных задач теории пол | |
| JP2000299990A (ja) | パルス発生回路 | |
| SU491198A1 (ru) | Генератор импульсов | |
| SU653733A1 (ru) | Генератор импульсов | |
| SU932616A1 (ru) | Магнитно-транзисторный ключ | |
| SU1674328A1 (ru) | Устройство дл управлени запираемым тиристором | |
| JPS6229994B2 (ja) | ||
| JPS60189195A (ja) | 連続発光可能な閃光放電発光器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |