JP2000299990A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JP2000299990A JP2000299990A JP11105927A JP10592799A JP2000299990A JP 2000299990 A JP2000299990 A JP 2000299990A JP 11105927 A JP11105927 A JP 11105927A JP 10592799 A JP10592799 A JP 10592799A JP 2000299990 A JP2000299990 A JP 2000299990A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switch
- negative power
- positive power
- supply side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of High-Frequency Heating Circuits (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 パルス回路の電流制限抵抗を小型にするとと
もに高速スイッチングを可能にする。 【解決手段】 正電源７と負電源８との間にスイッチ
１，２を接続し、この間に抵抗３を接続し、スイッチ２
のオフ時間をスイッチ１のオン時間よりも長くし、両ス
イッチ１，２の切替りの立上り，立下り時間が重ならな
いようにして、スイッチ１と抵抗３との間より抵抗４を
介してパルス出力が出力される。
もに高速スイッチングを可能にする。 【解決手段】 正電源７と負電源８との間にスイッチ
１，２を接続し、この間に抵抗３を接続し、スイッチ２
のオフ時間をスイッチ１のオン時間よりも長くし、両ス
イッチ１，２の切替りの立上り，立下り時間が重ならな
いようにして、スイッチ１と抵抗３との間より抵抗４を
介してパルス出力が出力される。
Description
【０００１】
【発明の属する技術分野】本発明は、パルス発生回路、
例えば進行波管駆動用又はマグネトロン駆動用又はスイ
ッチング電源に用いられるパルス発生回路に関するもの
である。
例えば進行波管駆動用又はマグネトロン駆動用又はスイ
ッチング電源に用いられるパルス発生回路に関するもの
である。
【０００２】
【従来の技術】図３は、従来のパルス発生回路の構成を
示す回路図であり、同図において、１は正電源側スイッ
チ、２は負電源側スイッチ、３，４は電流制限抵抗、７
は正電源、８は負電源である。９は正電源側スイッチ１
と負電源側スイッチ２とを駆動させるスイッチ駆動回路
である。上記正電源側スイッチ１、負電源側スイッチ２
は例えば、ＦＥＴ（電解効果トランジスタ）より構成さ
れ、全体構成がＣＭＯＳ（コンプリメンタリメタルオキ
サイドセミコンダクター）に近いものである。ここで、
上記正電源７と負電源８との間に正電源側スイッチ１と
負電源側スイッチ２とが直列に接続され、正電源側スイ
ッチ１と負電源側スイッチ２との間に直列に接続された
電流制限抵抗３と、正電源側スイッチ１との間より、電
流制限抵抗４を介してパルス出力が送出される。上記正
電源側スイッチ１と負電源側スイッチ２とは、スイッチ
駆動回路９により、同時に、逆方向に切換えられる。
示す回路図であり、同図において、１は正電源側スイッ
チ、２は負電源側スイッチ、３，４は電流制限抵抗、７
は正電源、８は負電源である。９は正電源側スイッチ１
と負電源側スイッチ２とを駆動させるスイッチ駆動回路
である。上記正電源側スイッチ１、負電源側スイッチ２
は例えば、ＦＥＴ（電解効果トランジスタ）より構成さ
れ、全体構成がＣＭＯＳ（コンプリメンタリメタルオキ
サイドセミコンダクター）に近いものである。ここで、
上記正電源７と負電源８との間に正電源側スイッチ１と
負電源側スイッチ２とが直列に接続され、正電源側スイ
ッチ１と負電源側スイッチ２との間に直列に接続された
電流制限抵抗３と、正電源側スイッチ１との間より、電
流制限抵抗４を介してパルス出力が送出される。上記正
電源側スイッチ１と負電源側スイッチ２とは、スイッチ
駆動回路９により、同時に、逆方向に切換えられる。
【０００３】次に動作について説明する。スイッチ駆動
回路９は、必要なパルス幅のオン・オフ信号を受けて、
オン信号を受けたときには、正電源側スイッチ１にオン
信号、負電源側スイッチ２にオフ信号が出力される。ス
イッチ１，２は、それぞれの信号を受けて同一のタイミ
ングで、スイッチ１はオン、スイッチ２はオフする。出
力されるパルスは、スイッチ１がオン、スイッチ２がオ
フすることで、正電源側（＋Ｖ）に引き付けられること
になり、正電源７と同じ電圧（＋Ｖ）が、スイッチ１と
電流制限抵抗４とを介して出力される。
回路９は、必要なパルス幅のオン・オフ信号を受けて、
オン信号を受けたときには、正電源側スイッチ１にオン
信号、負電源側スイッチ２にオフ信号が出力される。ス
イッチ１，２は、それぞれの信号を受けて同一のタイミ
ングで、スイッチ１はオン、スイッチ２はオフする。出
力されるパルスは、スイッチ１がオン、スイッチ２がオ
フすることで、正電源側（＋Ｖ）に引き付けられること
になり、正電源７と同じ電圧（＋Ｖ）が、スイッチ１と
電流制限抵抗４とを介して出力される。
【０００４】スイッチ駆動回路９がオフ信号を受けたと
きには、正電源側スイッチ１にオフ信号、負電源側スイ
ッチ２にオン信号が出力される。スイッチ１，２は、そ
れぞれの信号を受けて同一のタイミングで、スイッチ１
はオフ、スイッチ２はオンする。出力されるパルスは、
スイッチ１がオフ、スイッチ２がオンされることで、負
電源側の電圧（−Ｖ）に引き付けられることになり、負
電源８と同じ電圧（−Ｖ）が、スイッチ２と電流制限抵
抗３，４とを介して出力される。
きには、正電源側スイッチ１にオフ信号、負電源側スイ
ッチ２にオン信号が出力される。スイッチ１，２は、そ
れぞれの信号を受けて同一のタイミングで、スイッチ１
はオフ、スイッチ２はオンする。出力されるパルスは、
スイッチ１がオフ、スイッチ２がオンされることで、負
電源側の電圧（−Ｖ）に引き付けられることになり、負
電源８と同じ電圧（−Ｖ）が、スイッチ２と電流制限抵
抗３，４とを介して出力される。
【０００５】図４（ａ）に示すように、スイッチ駆動回
路９にオン信号を受けた場合を以下に説明する。図４
（ｂ）、図４（ｃ）に示す如く正電源側スイッチ１の切
替りの立上り時間及び立下り時間と負電源側スイッチ２
の切替りの立上り時間及び立下り時間との間に重なりが
発生する。これにより、両方のスイッチ１，２がともに
オンするタイミングが発生するので、特にスイッチ駆動
回路９にオン信号を受けたときに、図４（ｄ）に示す如
く電流制限抵抗３にパルス状の比較的大きな電流が流れ
てしまう。
路９にオン信号を受けた場合を以下に説明する。図４
（ｂ）、図４（ｃ）に示す如く正電源側スイッチ１の切
替りの立上り時間及び立下り時間と負電源側スイッチ２
の切替りの立上り時間及び立下り時間との間に重なりが
発生する。これにより、両方のスイッチ１，２がともに
オンするタイミングが発生するので、特にスイッチ駆動
回路９にオン信号を受けたときに、図４（ｄ）に示す如
く電流制限抵抗３にパルス状の比較的大きな電流が流れ
てしまう。
【０００６】
【発明が解決しようとする課題】以上述べたように、従
来の方式では、スイッチ１がオン、スイッチ２がオフす
る場合、同時に動作するので、スイッチ１，２両方がオ
ンのときが存在する。このとき正電源７から、負電源８
に向って図４（ｄ）に示す如く、電流制限抵抗３に大電
流が流れるため、電流制限抵抗３が発熱してしまう。こ
れは、正電源７の電圧＋Ｖとして０Ｖ〜１ｋＶ程度であ
り、負電源８の電圧−Ｖとしては−５００Ｖ〜−１ｋＶ
程度であり、両者の電位差を電流制限抵抗３の抵抗値で
割った値の大電流が流れてしまっていた。電流制限抵抗
３としては、この大電流を制限しつつ、大電流が流れる
ことによる発熱に耐え得るために大型の抵抗が必要であ
った。例えば、抵抗値が６８Ωであれば１０Ｗ程度の大
型のものになる。この電流制限抵抗３を小型にする場合
は抵抗値を大きくし、電流値を下げる必要がある。しか
し、そのときにはパルス立上りの充電時定数が長くなる
ので、高速スイッチングが不可能であるなどの問題点が
あった。すなわち、電流制限抵抗３の抵抗値を大きくす
ることで、図４（ｄ）の破線に示すように電流値を下げ
ることは可能であるが、図４（ｅ）の破線に示す如くパ
ルス出力の立上り，立下りの波形がなだらかな波形とな
ってしまい、高速スイッチングが困難となってしまう。
来の方式では、スイッチ１がオン、スイッチ２がオフす
る場合、同時に動作するので、スイッチ１，２両方がオ
ンのときが存在する。このとき正電源７から、負電源８
に向って図４（ｄ）に示す如く、電流制限抵抗３に大電
流が流れるため、電流制限抵抗３が発熱してしまう。こ
れは、正電源７の電圧＋Ｖとして０Ｖ〜１ｋＶ程度であ
り、負電源８の電圧−Ｖとしては−５００Ｖ〜−１ｋＶ
程度であり、両者の電位差を電流制限抵抗３の抵抗値で
割った値の大電流が流れてしまっていた。電流制限抵抗
３としては、この大電流を制限しつつ、大電流が流れる
ことによる発熱に耐え得るために大型の抵抗が必要であ
った。例えば、抵抗値が６８Ωであれば１０Ｗ程度の大
型のものになる。この電流制限抵抗３を小型にする場合
は抵抗値を大きくし、電流値を下げる必要がある。しか
し、そのときにはパルス立上りの充電時定数が長くなる
ので、高速スイッチングが不可能であるなどの問題点が
あった。すなわち、電流制限抵抗３の抵抗値を大きくす
ることで、図４（ｄ）の破線に示すように電流値を下げ
ることは可能であるが、図４（ｅ）の破線に示す如くパ
ルス出力の立上り，立下りの波形がなだらかな波形とな
ってしまい、高速スイッチングが困難となってしまう。
【０００７】本発明は上記問題点を解消するためになさ
れたもので、電流制限抵抗の抵抗値を大きくしなくても
電流制限抵抗を小型にできるとともに、高速スイッチン
グを可能にするパルス回路を得ることを目的とする。
れたもので、電流制限抵抗の抵抗値を大きくしなくても
電流制限抵抗を小型にできるとともに、高速スイッチン
グを可能にするパルス回路を得ることを目的とする。
【０００８】
【課題を解決するための手段】本発明の請求項１に記載
のパルス発生回路は、上記負電源側スイッチのオフ時間
を正電源側スイッチのオン時間よりも長くし、両スイッ
チの切替りの立上り，立下り時間が重ならないようにし
たものである。
のパルス発生回路は、上記負電源側スイッチのオフ時間
を正電源側スイッチのオン時間よりも長くし、両スイッ
チの切替りの立上り，立下り時間が重ならないようにし
たものである。
【０００９】本発明の請求項２に記載のパルス発生回路
は、パルスを発生する正電源側スイッチと負電源側スイ
ッチと正電源側スイッチを駆動するスイッチ駆動回路
と、負電源側スイッチを駆動するスイッチ駆動回路と、
スイッチを破壊させないための電流制限抵抗と、パルス
を発生するための正電源、負電源を備え、正電源側スイ
ッチと負電源側スイッチとを上記各スイッチ駆動回路で
独立にオン／オフさせて、両スイッチの切替りの立上
り，立下り時間に重なりが生じないようにしたものであ
る。
は、パルスを発生する正電源側スイッチと負電源側スイ
ッチと正電源側スイッチを駆動するスイッチ駆動回路
と、負電源側スイッチを駆動するスイッチ駆動回路と、
スイッチを破壊させないための電流制限抵抗と、パルス
を発生するための正電源、負電源を備え、正電源側スイ
ッチと負電源側スイッチとを上記各スイッチ駆動回路で
独立にオン／オフさせて、両スイッチの切替りの立上
り，立下り時間に重なりが生じないようにしたものであ
る。
【００１０】本発明の請求項３に記載のパルス発生回路
は、パルス発生回路として、進行波管駆動用又はマグネ
トロン駆動用又はスイッチング電源に用いたものであ
る。
は、パルス発生回路として、進行波管駆動用又はマグネ
トロン駆動用又はスイッチング電源に用いたものであ
る。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づき説明する。
て図面に基づき説明する。
【００１２】実施の形態１．図１は、本発明の実施の形
態１に係わるパルス発生回路の構成を示す回路図、図２
はこのパルス発生回路における各素子の動作，電流，出
力波形を示すグラフで、図３と同じものは同一符号を用
いている。図１において、１は正電源側スイッチ、２は
負電源側スイッチ、３，４は電流制限抵抗、５は正電源
側スイッチ駆動回路、６は負電源側スイッチ駆動回路、
７は正電源、８は負電源である。ここで、上記正電源７
と負電源８との間に正電源側スイッチ１と負電源側スイ
ッチ２とが直列に接続され、正電源側スイッチ１と負電
源側スイッチ２との間に直列に接続された電流制限抵抗
３と、正電源側スイッチ１との間より、電流制限抵抗４
を介してパルス出力が送出される。このパルス出力は、
進行波管のグリッドに印加され、進行波管駆動用に用い
られるものである。この場合、正電源側スイッチ駆動回
路５と負電源側スイッチ駆動回路６とは互いに連係する
ことによって、負電源側スイッチ２の切替りの立下り時
間ｔ２，立上り時間ｔ１が、正電源側スイッチ１の切替
りの立上り時間Ｔ１，立下り時間Ｔ２に重ならないよう
に、負電源側スイッチ２のオフ時間を若干長く設定して
いる。この正電源側スイッチ駆動回路５と負電源側スイ
ッチ駆動回路６とに入力されるオン・オフ信号は、必要
なパルス幅に設定されたオシレータのクロック信号より
形成すればよい。
態１に係わるパルス発生回路の構成を示す回路図、図２
はこのパルス発生回路における各素子の動作，電流，出
力波形を示すグラフで、図３と同じものは同一符号を用
いている。図１において、１は正電源側スイッチ、２は
負電源側スイッチ、３，４は電流制限抵抗、５は正電源
側スイッチ駆動回路、６は負電源側スイッチ駆動回路、
７は正電源、８は負電源である。ここで、上記正電源７
と負電源８との間に正電源側スイッチ１と負電源側スイ
ッチ２とが直列に接続され、正電源側スイッチ１と負電
源側スイッチ２との間に直列に接続された電流制限抵抗
３と、正電源側スイッチ１との間より、電流制限抵抗４
を介してパルス出力が送出される。このパルス出力は、
進行波管のグリッドに印加され、進行波管駆動用に用い
られるものである。この場合、正電源側スイッチ駆動回
路５と負電源側スイッチ駆動回路６とは互いに連係する
ことによって、負電源側スイッチ２の切替りの立下り時
間ｔ２，立上り時間ｔ１が、正電源側スイッチ１の切替
りの立上り時間Ｔ１，立下り時間Ｔ２に重ならないよう
に、負電源側スイッチ２のオフ時間を若干長く設定して
いる。この正電源側スイッチ駆動回路５と負電源側スイ
ッチ駆動回路６とに入力されるオン・オフ信号は、必要
なパルス幅に設定されたオシレータのクロック信号より
形成すればよい。
【００１３】次に図１，図２（ａ）〜（ｆ）を用いて、
本発明のパルス発生回路の動作を以下に説明する。図２
（ｂ）に示すように、まず、負電源側スイッチ駆動回路
６にオン・オフ信号が入力されると、負電源側スイッチ
駆動回路６から負電源側スイッチ２にオフ信号が出力さ
れる。図２（ｄ）に示す如く、負電源側スイッチ２は、
このオフ信号を受けてオン状態から立下り時間ｔ２でオ
フ状態になる。このとき、図２（ｆ）に示す如く、正電
源側スイッチ１はオフであるのでパルス出力に変化はな
く、負電源８と同じ電圧（−Ｖ）が出力される。次に、
図２（ａ）に示す如く、正電源側スイッチ駆動回路５に
オン・オフ信号が入力されると、正電源側スイッチ駆動
回路５から正電源側スイッチ１にオン信号が出力され
る。図２（ｃ）に示す如く、正電源側スイッチ１は、こ
のオン信号を受けてオフ状態から立上り時間Ｔ１でオン
状態になる。このとき、図２（ｆ）に示す如く、パルス
出力は、負電源８と同じ電圧（−Ｖ）から立上り時間Ｔ
１で正電源７と同じ電圧（＋Ｖ）へ変化する。また、こ
の立上りとともに、負電源側スイッチ２はすでにオフし
ているので、電流制限抵抗３に正電源７側から負電源８
側への大電流は流れない。但し、ＦＥＴより成るスイッ
チ１，２の容量成分に充電する必要があるので、図２
（ｅ）に示す如く、立上り時間Ｔ１において、充電に必
要な小さな電流が電流制限抵抗３に流れる。
本発明のパルス発生回路の動作を以下に説明する。図２
（ｂ）に示すように、まず、負電源側スイッチ駆動回路
６にオン・オフ信号が入力されると、負電源側スイッチ
駆動回路６から負電源側スイッチ２にオフ信号が出力さ
れる。図２（ｄ）に示す如く、負電源側スイッチ２は、
このオフ信号を受けてオン状態から立下り時間ｔ２でオ
フ状態になる。このとき、図２（ｆ）に示す如く、正電
源側スイッチ１はオフであるのでパルス出力に変化はな
く、負電源８と同じ電圧（−Ｖ）が出力される。次に、
図２（ａ）に示す如く、正電源側スイッチ駆動回路５に
オン・オフ信号が入力されると、正電源側スイッチ駆動
回路５から正電源側スイッチ１にオン信号が出力され
る。図２（ｃ）に示す如く、正電源側スイッチ１は、こ
のオン信号を受けてオフ状態から立上り時間Ｔ１でオン
状態になる。このとき、図２（ｆ）に示す如く、パルス
出力は、負電源８と同じ電圧（−Ｖ）から立上り時間Ｔ
１で正電源７と同じ電圧（＋Ｖ）へ変化する。また、こ
の立上りとともに、負電源側スイッチ２はすでにオフし
ているので、電流制限抵抗３に正電源７側から負電源８
側への大電流は流れない。但し、ＦＥＴより成るスイッ
チ１，２の容量成分に充電する必要があるので、図２
（ｅ）に示す如く、立上り時間Ｔ１において、充電に必
要な小さな電流が電流制限抵抗３に流れる。
【００１４】そして、正電源側スイッチ駆動回路５から
オフ信号が出力され、スイッチ１がオン状態から立下り
時間Ｔ２でオフ状態となる。次いで、負電源側スイッチ
駆動回路６からオン信号が出力され、スイッチ２がオフ
状態から立上り時間ｔ１でオン状態となり、パルス出力
が正電源７と同じ電圧（＋Ｖ）から時間ｔ１で負電源８
と同じ電圧（−Ｖ）へ変化して、初期状態と同じとな
り、この動作を繰返してパルスを出力し続ける。
オフ信号が出力され、スイッチ１がオン状態から立下り
時間Ｔ２でオフ状態となる。次いで、負電源側スイッチ
駆動回路６からオン信号が出力され、スイッチ２がオフ
状態から立上り時間ｔ１でオン状態となり、パルス出力
が正電源７と同じ電圧（＋Ｖ）から時間ｔ１で負電源８
と同じ電圧（−Ｖ）へ変化して、初期状態と同じとな
り、この動作を繰返してパルスを出力し続ける。
【００１５】上記立上り時間Ｔ１において、電流制限抵
抗３には、従来例における大電流が流れてしまうことと
比較して、スイッチ１，２の充電に必要な小さな電流が
流れるが、この充電電流を制限するためだけの小さな抵
抗値が電流制限抵抗３に必要となる。すなわち、この電
流制限抵抗３は、必要最小限に小さな抵抗値で良いの
で、パルスの立上りは早く、高速のスイッチングが可能
となる。
抗３には、従来例における大電流が流れてしまうことと
比較して、スイッチ１，２の充電に必要な小さな電流が
流れるが、この充電電流を制限するためだけの小さな抵
抗値が電流制限抵抗３に必要となる。すなわち、この電
流制限抵抗３は、必要最小限に小さな抵抗値で良いの
で、パルスの立上りは早く、高速のスイッチングが可能
となる。
【００１６】なお、進行波管に供給されるパルス出力の
スイッチングが高速化されるため、送信波のスプリアス
が低減される。その理由を以下に説明する。すなわち、
送信波のスペクトラム劣化なしに増幅するには、図２
（ｆ）のＡ→Ｂに示すパルス出力電流のフラット部にＲ
Ｆを入れる必要がある。このパルス出力の立下り、立上
りで波形がなまると、Ａ，Ｂに示す点で位相ならびに振
幅変調を受けてしまい、スペクトラムが劣化し、不要な
スプリアス放射が起きてしまう。これを防ぐために必要
な立上り，立下りの時間としては、数１０ｎ秒〜１μ秒
である。本願では、高速化されることにより波形がなま
ることがなく、不要なスプリアスが低減されるものであ
る。また、スイッチングが高速化されることにより、進
行波管内の迷走電流が低減される。これは、ヘリックス
電流のスパイクが抑えられるためである。
スイッチングが高速化されるため、送信波のスプリアス
が低減される。その理由を以下に説明する。すなわち、
送信波のスペクトラム劣化なしに増幅するには、図２
（ｆ）のＡ→Ｂに示すパルス出力電流のフラット部にＲ
Ｆを入れる必要がある。このパルス出力の立下り、立上
りで波形がなまると、Ａ，Ｂに示す点で位相ならびに振
幅変調を受けてしまい、スペクトラムが劣化し、不要な
スプリアス放射が起きてしまう。これを防ぐために必要
な立上り，立下りの時間としては、数１０ｎ秒〜１μ秒
である。本願では、高速化されることにより波形がなま
ることがなく、不要なスプリアスが低減されるものであ
る。また、スイッチングが高速化されることにより、進
行波管内の迷走電流が低減される。これは、ヘリックス
電流のスパイクが抑えられるためである。
【００１７】また、必要となる抵抗値と大きさの一例を
示すと、例えば抵抗値が６８Ωであると、スイッチ１，
２へ供給される上記充電電流による発熱に耐えるための
大きさとしては、１Ｗ程度のものが必要となる。従来例
が１０Ｗ程度の大型のものと比較して、１／１０程度の
小型のものでよくなり、電流制限抵抗３が小さくなり、
パルス発生回路を小型化することができる。
示すと、例えば抵抗値が６８Ωであると、スイッチ１，
２へ供給される上記充電電流による発熱に耐えるための
大きさとしては、１Ｗ程度のものが必要となる。従来例
が１０Ｗ程度の大型のものと比較して、１／１０程度の
小型のものでよくなり、電流制限抵抗３が小さくなり、
パルス発生回路を小型化することができる。
【００１８】以上のように、正電源側スイッチ１と負電
源側スイッチ２とを独立にオン／オフさせ、両者の立上
り及び立下りの時間に重なりが生じないようにしたの
で、電流制限抵抗３を小型化でき、高速スイッチングが
可能となる。なお、本発明は進行波管駆動用に用いられ
るだけでなく、マグネトロン駆動用に用いてもよく、各
種のスイッチング電源に用いてもよい。
源側スイッチ２とを独立にオン／オフさせ、両者の立上
り及び立下りの時間に重なりが生じないようにしたの
で、電流制限抵抗３を小型化でき、高速スイッチングが
可能となる。なお、本発明は進行波管駆動用に用いられ
るだけでなく、マグネトロン駆動用に用いてもよく、各
種のスイッチング電源に用いてもよい。
【００１９】
【発明の効果】以上説明したように、請求項１に記載の
発明によれば、上記負電源側スイッチのオフ時間を正電
源側スイッチのオン時間よりも長くし、両スイッチの切
替りの立上り，立下り時間が重ならないようにしたの
で、電流制限抵抗を小型にできるとともに、高速スイッ
チングを行うことができる。
発明によれば、上記負電源側スイッチのオフ時間を正電
源側スイッチのオン時間よりも長くし、両スイッチの切
替りの立上り，立下り時間が重ならないようにしたの
で、電流制限抵抗を小型にできるとともに、高速スイッ
チングを行うことができる。
【００２０】また、請求項２に記載の発明によれば、パ
ルスを発生する正電源側スイッチと負電源側スイッチと
正電源側スイッチを駆動するスイッチ駆動回路と、負電
源側スイッチを駆動するスイッチ駆動回路と、スイッチ
を破壊させないための電流制限抵抗と、パルスを発生す
るための正電源、負電源を備え、正電源側スイッチと負
電源側スイッチとを上記各スイッチ駆動回路で独立にオ
ン／オフさせて、両スイッチの切替りの立上り，立下り
時間に重なりが生じないようにしたので、電流制限抵抗
を小型にできるとともに、高速スイッチングを行うこと
ができる。
ルスを発生する正電源側スイッチと負電源側スイッチと
正電源側スイッチを駆動するスイッチ駆動回路と、負電
源側スイッチを駆動するスイッチ駆動回路と、スイッチ
を破壊させないための電流制限抵抗と、パルスを発生す
るための正電源、負電源を備え、正電源側スイッチと負
電源側スイッチとを上記各スイッチ駆動回路で独立にオ
ン／オフさせて、両スイッチの切替りの立上り，立下り
時間に重なりが生じないようにしたので、電流制限抵抗
を小型にできるとともに、高速スイッチングを行うこと
ができる。
【００２１】また、請求項３に記載の発明によれば、パ
ルス発生回路として、進行波管駆動用又はマグネトロン
駆動用又はスイッチング電源に用いたので、パルス出力
が進行波管のグリッドに供給される場合において、送信
波のスプリアスが低減される。
ルス発生回路として、進行波管駆動用又はマグネトロン
駆動用又はスイッチング電源に用いたので、パルス出力
が進行波管のグリッドに供給される場合において、送信
波のスプリアスが低減される。
【図１】 本発明の実施の形態１に係わるパルス発生回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図２】 実施の形態１に係わるパルス発生回路におけ
る各素子の動作，電流，出力波形を示すグラフである。
る各素子の動作，電流，出力波形を示すグラフである。
【図３】 従来のパルス発生回路の構成を示す回路図で
ある。
ある。
【図４】 従来のパルス発生回路の動作，電流，出力波
形を示すグラフである。
形を示すグラフである。
１ 正電源側スイッチ、２ 負電源側スイッチ、３，４
電流制限抵抗、５正電源側スイッチ駆動回路、６ 負
電源側スイッチ駆動回路、７ 正電源、８負電源。
電流制限抵抗、５正電源側スイッチ駆動回路、６ 負
電源側スイッチ駆動回路、７ 正電源、８負電源。
Claims (3)
- 【請求項１】 正電源と負電源との間に直列接続された
正電源側スイッチと負電源側スイッチとを備え、上記正
電源側スイッチと、上記負電源側スイッチ側に直列接続
された電流制限抵抗との間よりパルス出力を送出するよ
うにしたパルス発生回路において、上記負電源側スイッ
チのオフ時間を正電源側スイッチのオン時間よりも長く
し、両スイッチの切替りの立上り，立下り時間が重なら
ないようにしたこと特徴とするパルス発生回路。 - 【請求項２】 パルスを発生する正電源側スイッチと負
電源側スイッチと正電源側スイッチを駆動するスイッチ
駆動回路と、負電源側スイッチを駆動するスイッチ駆動
回路と、スイッチを破壊させないための電流制限抵抗
と、パルスを発生するための正電源、負電源を備え、正
電源側スイッチと負電源側スイッチとを上記各スイッチ
駆動回路で独立にオン／オフさせて、両スイッチの切替
りの立上り，立下り時間に重なりが生じないようにした
ことを特徴とするパルス発生回路。 - 【請求項３】 パルス発生回路として、進行波管駆動用
又はマグネトロン駆動用又はスイッチング電源に用いた
ことを特徴とする請求項１又は請求項２に記載のパルス
発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11105927A JP2000299990A (ja) | 1999-04-13 | 1999-04-13 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11105927A JP2000299990A (ja) | 1999-04-13 | 1999-04-13 | パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000299990A true JP2000299990A (ja) | 2000-10-24 |
Family
ID=14420501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11105927A Pending JP2000299990A (ja) | 1999-04-13 | 1999-04-13 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000299990A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100612820B1 (ko) | 2005-07-28 | 2006-08-21 | 한국전기연구원 | 단극 및 양극 겸용의 펄스 발생기 |
| CN105191102A (zh) * | 2013-02-25 | 2015-12-23 | 西北大学 | 开关模式驱动电路 |
-
1999
- 1999-04-13 JP JP11105927A patent/JP2000299990A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100612820B1 (ko) | 2005-07-28 | 2006-08-21 | 한국전기연구원 | 단극 및 양극 겸용의 펄스 발생기 |
| CN105191102A (zh) * | 2013-02-25 | 2015-12-23 | 西北大学 | 开关模式驱动电路 |
| JP2016508023A (ja) * | 2013-02-25 | 2016-03-10 | ノース−ウエスト ユニヴァーシティ | スイッチ・モードドライブ回路 |
| US9831789B2 (en) | 2013-02-25 | 2017-11-28 | North-West University | Switched mode drive circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4384287A (en) | Inverter circuits using insulated gate field effect transistors | |
| US20030107425A1 (en) | High voltage level shifter via capacitors | |
| US20040217794A1 (en) | Propagation delay adjustment circuit | |
| JPH0856139A (ja) | クロック生成装置 | |
| JP6376029B2 (ja) | 信号伝達回路及びスイッチング素子の駆動装置 | |
| US4419593A (en) | Ultra fast driver circuit | |
| JP2000236234A5 (ja) | ||
| JP2002034286A (ja) | Ｈブリッジ型モータ駆動回路 | |
| EP0549296B1 (en) | R.F. Mixer | |
| EP0800722B1 (en) | Cmos driver circuit | |
| JPH08335873A (ja) | 断熱性論理回路 | |
| JP2000188528A (ja) | パルス発生器 | |
| US3205376A (en) | Variable width nanosecond pulse generator utilizing storage diodes having snap-off characteristics | |
| US4888677A (en) | Three reservoir capacitor | |
| JPH08129360A (ja) | エレクトロルミネセンス表示装置 | |
| US6734704B1 (en) | Voltage level-shifting control circuit for electronic switch | |
| JP2000299990A (ja) | パルス発生回路 | |
| JPH0715318A (ja) | 断熱的ダイナミック非反転回路 | |
| KR20030028557A (ko) | 디지털 클록 곱셈 방법 및 곱셈 장치 | |
| US7719861B2 (en) | Signal differentiation with differential conversion circuit | |
| JP2004221724A (ja) | サンプリングパルス発生装置 | |
| JPS5997222A (ja) | クロツクパルス発生回路 | |
| JP2008065145A (ja) | 蛍光表示管駆動回路 | |
| JPS5925406B2 (ja) | レベルシフト回路 | |
| KR100344223B1 (ko) | 마이너스 전압 발생회로 |