JP2004221724A

JP2004221724A - サンプリングパルス発生装置

Info

Publication number: JP2004221724A
Application number: JP2003004137A
Authority: JP
Inventors: Akihiro Kawada; 章弘川田; Takahiro Nakajima; 隆博中島
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2003-01-10
Filing date: 2003-01-10
Publication date: 2004-08-05
Anticipated expiration: 2023-01-10
Also published as: JP4034193B2

Abstract

【課題】微小遅延可能な微小遅延手段と正負のサンプリングパルス供給手段を一体の回路構成とするサンプリングパルス発生装置を提供する。
【解決手段】ＳＲＤは極性の異なる急峻な正インパルスと負インパルスを発生し、所定パルス幅生成手段はＳＲＤの両端で発生した正ステップパルスと負ステップパルスが伝送線路を進行波として各々伝搬させ、進行波が反射して戻ってくる反射波との合成波形に基づいて所定パルス幅のサンプリングパルスを生成し、電流方向スイッチング手段は外部からサンプリング用の基準クロックを受けて基準クロックに対応してＳＲＤに流れる電流の方向を反転させるものであり、順方向電流量可変手段はＳＲＤに流れる順方向電流ＩＦの電流量を外部から可変可能に制御し、逆方向電流量可変手段はＳＲＤに流れる逆方向電流ＩＲの電流量を外部から可変可能に制御する。
【選択図】図３

Description

【０００１】
【発明の属する技術分野】
この発明は、サンプリング装置のサンプリングタイミングを可変にする可変遅延手段を備えるサンプリングパルス発生装置に関する。特に、微小遅延可能な微小遅延手段と正負のサンプリングパルス供給手段を一体の回路構成で実現してより安価に構成できるサンプリングパルス発生装置の実現に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開平１０−１１２６３６号公報（第１図）
【０００４】
特開平１０−１１２６３６号公報では、共鳴トンネル・ダイオードを用いて極めて幅の狭い相反のパルスを発生させ、極めて広い周波数帯域を有する高速サンプリング回路の実現である。
【０００５】
本願の、図１は従来のサンプリング装置の原理構成図である。サンプリング装置は繰り返し発生する高周波の被測定信号Ｓ１を、所望のタイミング（位相）に順次変更しながら低速な周期で連続的にサンプリングしたサンプリング信号Ｓ２を出力するものである。この構成要素例としてはサンプリングヘッドＳＨと、パルサー回路１４と、微小遅延手段（位相シフト手段）２０とがある。ここで、外部から入力される基準クロックＲｃｌｋは被測定信号Ｓ１に同期した関係のクロックであり、且つ１／Ｎの低速なクロックと仮定する。
【０００６】
微小遅延手段（位相シフト手段）２０は基準クロックＲｃｌｋを受けて所望の位相量に微小遅延したサンプリングクロック２０ｃｌｋを出力する可変遅延手段である。可変とする遅延量（位相量）は被測定信号Ｓ１の少なくとも１サイクル時間が必要である。また、必要とされる遅延分解能（位相分解能）は被測定信号によっても異なるが、例えば５ｐＳ（ピコ秒）程度が要求される。
【０００７】
パルサー回路１４は、微小遅延手段２０からのサンプリングクロック２０ｃｌｋを受けて、鋭い狭パルスの正負のサンプリングパルスＳＰ＋、ＳＰ−に変換した後、サンプリングヘッドＳＨへ供給する。
【０００８】
サンプリングヘッドＳＨは、パルサー回路１４からの正負のサンプリングパルスＳＰ＋、ＳＰ−による一瞬のタイミングで、被測定信号Ｓ１のアナログ電圧をサンプリングしてホールドした結果のサンプリング信号Ｓ２を出力する。
【０００９】
【発明が解決しようとする課題】
上述説明したように、従来のサンプリング装置ではサンプリングヘッドＳＨへ所望に遅延した正負のサンプリングパルスを供給する為に、微小遅延が可能な微小遅延手段２０とパルサー回路１４とを備える構成で実現していた。
そこで、本発明が解決しようとする課題は、微小遅延可能な微小遅延手段と正負のサンプリングパルス供給手段を一体の回路構成で実現してより安価に構成できるサンプリングパルス発生装置を提供することである。
【００１０】
【課題を解決するための手段】
第１の解決手段を示す。ここで第２図（ａ）と第３図は、本発明に係る解決手段を示している。
上記課題を解決するために、サンプリング装置のサンプリングヘッドＳＨへ所定周期の正負の差動のサンプリングパルスを供給し、且つ前記サンプリングパルスのタイミングを連続的に可変可能な遅延手段を備えるサンプリングパルス発生装置であって、ステップリカバリ・ダイオード（ＳＲＤ）Ｄ１と、所定パルス幅生成手段と、電流方向スイッチング手段と、順方向電流量可変手段と、逆方向電流量可変手段とを備え、
上記ＳＲＤは流れる電流が順方向から逆方向に切替えて当該ダイオードの少数キャリアライフタイムτの直後において、アノードとカソードの両端から極性の異なる急峻な正インパルスＰ＋と負インパルスＰ−を発生するものであり、
前記所定パルス幅生成手段は上記ＳＲＤの両端で発生した正ステップパルスと負ステップパルスが伝送線路を進行波として各々伝搬させ、当該進行波が反射して戻ってくる反射波との合成波形に基づいて所定パルス幅のサンプリングパルスを生成するもの（例えば第２伝送線路Ｌ２と第３伝送線路Ｌ３とショート用コンデンサＣ１）であり、
上記電流方向スイッチング手段は外部からサンプリング用の基準クロックＲｃｌｋを受けて当該基準クロックのハイ／ローレベルに対応して上記ＳＲＤに流れる電流の方向を反転させるもの（例えば差動パルス駆動回路１１０とトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４）であり、
上記順方向電流量可変手段は上記ＳＲＤに流れる順方向電流ＩＦの電流量を外部から可変可能に制御するもの（例えばＤＡ変換器１２１とトランジスタＱ５と抵抗Ｒ１）であり、
上記逆方向電流量可変手段は上記ＳＲＤに流れる逆方向電流ＩＲの電流量を外部から可変可能に制御するもの（例えばＤＡ変換器１２２とトランジスタＱ６と抵抗Ｒ２）である、ことを特徴とするサンプリングパルス発生装置である。
【００１１】
次に、第２の解決手段を示す。ここで第３図は、本発明に係る解決手段を示している。
上述所定パルス幅生成手段の一態様は、第１伝送線路Ｌ１と第２伝送線路Ｌ２と第３伝送線路Ｌ３と第４伝送線路Ｌ４と第１コンデンサ（ショート用コンデンサＣ１）とを備え、
上記電流方向スイッチング手段に基づいて２値の電圧レベルに切り替え制御する一方の第１電圧レベル切替端（トランジスタＱ２のコレクタ端）と他方の第２電圧レベル切替端（トランジスタＱ３のエミッタ端）との両端の間に対して第１伝送線路Ｌ１、第２伝送線路Ｌ２、ＳＲＤ、第３伝送線路Ｌ３、第４伝送線路Ｌ４の順番で直列接続し、
第１伝送線路Ｌ１と第２伝送線路Ｌ２の接続点と、第３伝送線路Ｌ３と第４伝送線路Ｌ４の接続点との間に、上記ステップパルスに対するインピーダンスが十分に低いショート状態に近い容量値の第１コンデンサ（ショート用コンデンサＣ１）を接続し、
上記第２伝送線路Ｌ２と第３伝送線路Ｌ３とは生成すべきパルス幅の時間に対して１／２程の伝搬遅延量を示す所定特性インピーダンスの伝送線路であり、
上記第１伝送線路Ｌ１と第４伝送線路Ｌ４とは上記ＳＲＤへ直流電流を供給でき、且つ第２伝送線路Ｌ２又は第３伝送線路Ｌ３でステップパルスを反射させるときの反射波形に影響を与えない程度にハイインピーダンスの伝送線路（又はパルス通過阻止用インダクタンス要素）である、ことを特徴とする上述サンプリングパルス発生装置がある。
【００１２】
次に、第３の解決手段を示す。ここで第３図は、本発明に係る解決手段を示している。
上述電流方向スイッチング手段の一態様は、差動パルス駆動回路１１０と第１トランジスタＱ１と第２トランジスタＱ２と第３トランジスタＱ３と第４トランジスタＱ４とを備え、
上記差動パルス駆動回路１１０は外部からサンプリング用の基準クロックＲｃｌｋを受けて、当該基準クロックがローレベルのときには上記第２トランジスタＱ２と第３トランジスタＱ３とを動作状態にバイアスする所定バイアス電圧を発生し、当該基準クロックがハイレベルのときには上記第１トランジスタＱ１と第４トランジスタＱ４とを動作状態にバイアスする所定バイアス電圧を発生するものであり、
上記第１トランジスタＱ１のエミッタ端と第２トランジスタＱ２のコレクタ端とが接続されて伝送線路を介してＳＲＤのカソード端へ接続し、
上記第３トランジスタＱ３のエミッタ端と第４トランジスタＱ４のコレクタ端とが接続されて伝送線路を介してＳＲＤのアノード端へ接続し、
上記第１トランジスタＱ１と第３トランジスタＱ３のコレクタ端は正電源＋Ｖへ接続し、
上記第２トランジスタＱ２のエミッタ端は上記順方向電流量可変手段に接続し、
上記第４トランジスタＱ４のエミッタ端は上記逆方向電流量可変手段に接続し、
第２トランジスタＱ２と第３トランジスタＱ３とは動作状態にバイアスされているときにＳＲＤに対して順方向電流ＩＦが流れるように電流スイッチさせるものであり、
上記第１トランジスタＱ１と第４トランジスタＱ４とは動作状態にバイアスされているときにＳＲＤに対して逆方向電流ＩＲが流れるように電流スイッチさせるものである、ことを特徴とする上述サンプリングパルス発生装置がある。
【００１３】
次に、第４の解決手段を示す。ここで第３図は、本発明に係る解決手段を示している。
上述順方向電流量可変手段の一態様は、第１ＤＡ変換器１２１と第５トランジスタＱ５と第１抵抗Ｒ１とを備え、
上記第１ＤＡ変換器１２１は外部からの第１制御データを受けて対応する直流電圧１２１ｓを発生するものであり、
上記第５トランジスタＱ５はベース端に上記直流電圧１２１ｓを受け、エミッタ端に第１抵抗を接続してコレクタ端から上記第１制御データに対応する順方向電流ＩＦをシンクするものである、ことを特徴とする上述サンプリングパルス発生装置がある。
【００１４】
次に、第５の解決手段を示す。ここで第３図は、本発明に係る解決手段を示している。
上述逆方向電流量可変手段の一態様は、第２ＤＡ変換器１２２と第６トランジスタＱ６と第２抵抗Ｒ２とを備え、
上記第２ＤＡ変換器１２２は外部からの第２制御データを受けて対応する直流電圧１２２ｓを発生するものであり、
上記第６トランジスタＱ６はベース端に上記直流電圧１２２ｓを受け、エミッタ端に第２抵抗を接続してコレクタ端から上記第２制御データに対応する逆方向電流ＩＲをシンクするものである、ことを特徴とする上述サンプリングパルス発生装置がある。
【００１５】
尚、本願発明手段は、所望により、上記解決手段における各要素手段を適宜組み合わせて、実用可能な他の構成手段としても良い。また、上記各要素に付与されている符号は、発明の実施の形態等に示されている符号に対応するものの、これに限定するものではなく、実用可能な他の均等物を適用した構成手段としても良い。
【００１６】
【発明の実施の形態】
以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係等が解決手段に必須であるとは限らない。更に、実施の形態で説明されている要素や接続関係等の形容／形態は、一例でありその形容／形態内容のみに限定するものではない。
【００１７】
本発明について、図２〜図４とを参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また必要がない限り同一符合の要素は説明を省略する。
【００１８】
図２は本発明のサンプリング装置の原理構成図である。この構成要素はサンプリングヘッドＳＨと、差動パルス発生／パルス遅延手段１００とを備える。
【００１９】
差動パルス発生／パルス遅延手段１００は微小遅延が可能な微小遅延手段と正負のサンプリングパルス供給手段を一体回路に構成したものである。図３は差動パルス発生／パルス遅延手段の具体的な構成例である。
【００２０】
図３の構成例に示す構成要素は差動パルス駆動回路１１０と、ＤＡ変換器１２１、１２２と、トランジスタＱ１〜Ｑ６と、抵抗Ｒ１、Ｒ２と、伝送線路Ｌ１〜Ｌ４と、ショート用コンデンサＣ１と、ステップリカバリ・ダイオードＤ１と、出力コンデンサＣ２、Ｃ３とを備える。
【００２１】
ステップリカバリ・ダイオード（ＳＲＤ）Ｄ１は、本回路構成により、対称的で急峻な正パルスＳＰ＋と負パルスＳＰ−とを発生させるものである。ここで、図２（ｂ）のＳＲＤが有する遅れ時間ｔｓの関係式と、図４の遅れ時間ｔｓの説明図について説明する。
遅れ時間ｔｓとは順方向電流ＩＦによってＳＲＤに蓄積された少数キャリアが消失するまでの時間である。図２（ｂ）に示す遅れ時間ｔｓのパラメータとしては、順方向電流ＩＦと逆方向電流ＩＲと少数キャリアライフタイムτと順方向伝達時間ｔｆとがあり、式１のような関係式となっている。特に、サンプリング装置に適用する場合、ｔｆ＞＞τの条件となる結果、遅れ時間ｔｓはＩＦとＩＲによってほぼ決まることになる。
【００２２】
図４（ａ）はＳＲＤへパルスを印加する原理図であり、図４（ｂ）はＳＲＤに流れる電流と遅れ時間ｔｓの関係を示す応答特性である。ＳＲＤに流れる電流量を変更することにより、遅れ時間ｔｓは図４Ｄ、Ｅ、Ｆの応答特性のように変化することが知られている。従って、ＳＲＤに流れる電流を外部から制御可能にすることにより、サンプリングパルスＳＰの発生タイミングを微調整することが可能となる。図３の構成例はその具体的な回路構成例である。また、遅れ時間ｔｓ経過後にＳＲＤは急激にＯＦＦする結果、ＳＲＤの両端には正負の急峻なステップ電圧が発生するので、従来のようなパルサー回路１４は不要である。
【００２３】
図３に戻り、差動パルス駆動回路１１０はトランジスタＱ１〜Ｑ４のＯＮ／ＯＦＦを制御するスイッチ信号の発生部であって、定常時はトランジスタＱ２、Ｑ３をＯＮ状態に制御して、ステップリカバリ・ダイオードＤ１に順方向電流ＩＦを流している。次に、基準クロックＲｃｌｋが立ち上がり（若しくは立下がり）に変化したら、トランジスタＱ２、Ｑ３をＯＦＦ状態に制御し、トランジスタＱ１、Ｑ４をＯＮ状態に制御して、ステップリカバリ・ダイオードＤ１に逆方向電流ＩＲを流すように切り替え制御する。これによれば、図３Ａの経路に示す順方向電流ＩＦが流れた後において、図３Ｂの経路に示す逆方向電流ＩＲが流れるが、この切替動作後、遅れ時間ｔｓの後にＳＲＤの両端からサンプリングパルスＳＰ＋、ＳＰ−が発生する。
尚、ＯＮされるトランジスタは、完全に飽和状態に制御してしまうと、高速なスイッチ動作に支障となってくるので、能動状態を維持できる程度（例えばコレクタ電流＞ｈＦＥ×ベース電流）のバイアス条件で当該トランジスタをＯＮ状態に制御することが望ましい。
【００２４】
トランジスタＱ１〜Ｑ４はステップリカバリ・ダイオードＤ１に流れる電流方向を切り替える為のスイッチであって、図３Ａの経路に示す順方向電流ＩＦを流すときにはトランジスタＱ３、Ｑ２をＯＮ状態にする。逆に、図３Ｂの経路に示す逆方向電流ＩＲを流すときにはトランジスタＱ１、Ｑ４をＯＮ状態にする。
【００２５】
次に、一方のＤＡ変換器１２１とトランジスタＱ５と抵抗Ｒ１とは第１の可変定電流源であって、ステップリカバリ・ダイオードＤ１に流す順方向電流ＩＦを規定するものである。即ち、ＤＡ変換器１２１が外部からの制御データを受けてこれに対応した直流電圧１２１ｓをトランジスタＱ５のベース端へ供給する。前記電圧とエミッタ端に接続されている抵抗Ｒ１とによって決まる定電流をコレクタ端でシンクできる。このシンク電流ＩＦｓはステップリカバリ・ダイオードＤ１に流れる順方向電流ＩＦとなる。
【００２６】
他方のＤＡ変換器１２２とトランジスタＱ６と抵抗Ｒ２とは第２の可変定電流源であって、ステップリカバリ・ダイオードＤ１に流す逆方向電流ＩＲを規定するものである。即ち、ＤＡ変換器１２２が外部からの制御データを受けてこれに対応した直流電圧１２２ｓをトランジスタＱ６のベース端へ供給する。前記電圧とエミッタ端に接続されている抵抗Ｒ２とによって決まる定電流をコレクタ端でシンクできる。このシンク電流ＩＲｓはステップリカバリ・ダイオードＤ１に流れる逆方向電流ＩＲとなる。
【００２７】
ここで、図４（ｃ）の遅延時間の特性例を説明する。図４Ａの試験条件は順方向電流ＩＦ＝１００〜２００ｍＡに変化させ、逆方向電流ＩＲ＝３００ｍＡ固定とした場合の遅延時間特性であり、図４Ｂの試験条件は順方向電流ＩＦ＝１７０ｍＡ固定とし、逆方向電流ＩＲ＝２５０〜３５０ｍＡに変化させた場合の遅延時間特性である。図の横軸はＩＦ／ＩＲの比率であり、縦軸が遅延時間（ｎｓ）である。
第１に、図４Ａの試験条件では、順方向電流ＩＦの変化に対して遅延時間は約５０ｐｓ／ｍＡの遅延変化を示している。第２に、図４Ｂの試験条件では、逆方向電流ＩＲの変化に対して遅延時間は約１５ｐｓ／ｍＡの遅延変化を示している。
【００２８】
ここで１０ｂｉｔのＤＡ変換器１２１、１２２を使用したときの分解能について試算する。一方のＤＡ変換器１２１の順方向電流ＩＦを０〜２５０ｍＡの範囲で変化できるとすると、電流設定値の分解能は約０．２４ｍＡとなる。したがって、遅延時間の分解能は３．６ｐｓとなる。他方のＤＡ変換器１２２の逆方向電流ＩＲを０〜５００ｍＡの範囲で変化できるとすると、電流設定値の分解能は約０．４９ｍＡとなり、遅延時間の分解能は２５ｐｓとなる。この結果、１０ｂｉｔ程度の分解能を持つＤ／Ａ変換回路により２５ｐｓ、および４ｐｓ程度という２つの遅延時間分解能を持つサンプリングパルス発生回路を実現することができる。
【００２９】
上記のことから、粗い時間分解能で遅延時間を調整したい場合には、順方向電流ＩＦを変化させるのが適当であり、逆に、細かい時間分解能で遅延時間を調整したい場合には、逆方向電流ＩＲを変化させるのが適当であることが判る。尚、図４（ｃ）において、両者による遅延量の総合可変範囲は５ｎｓ程度が実現できる。従って、被測定信号の周波数は２００ＭＨｚ（１／５ｎｓ）以上であれば、外部に可変遅延手段を必要としない。これは大きな利点である。
尚、上記総合可変範囲が不足する場合には、例えば５ｎｓ単位に遅延量を可変にできる遅延手段を外部に備えて、入力される基準クロックＲｃｌｋを５ｎｓ単位に遅延させても良い。
【００３０】
図３に戻り、伝送線路Ｌ１〜Ｌ４は、伝搬遅延量を付与する例えば５０Ωの特性インピーダンスの遅延線路である。伝送線路Ｌ２、Ｌ３は発生するサンプリングパルスＳＰの要求パルス幅に対応し、ＳＲＤ逆バイアス時の端子間容量も入れた伝搬遅延量が、例えば５０ピコ秒となるよう適用する。伝送線路Ｌ１、Ｌ４は５０Ωのインピーダンスで伝送線路Ｌ２、Ｌ３を駆動する為の線路であり、例えば数百ピコ秒程度の伝搬遅延量を適用する。
【００３１】
ショート用コンデンサＣ１は、ＳＲＤ両端に生じたパルスが通過できる程度に低いインピーダンス値にするものである。これによれば、ＳＲＤの遅れ時間ｔｓ経過後にＯＮからＯＦＦに急峻に電流変化した瞬間に、ＳＲＤの両端子から発生する正負の両ステップ電圧は各々伝送線路Ｌ２、Ｌ３を進行波として伝搬してショート用コンデンサＣ１へ到達し、正負の両パルスは当該ショート用コンデンサＣ１を各々通過した後、各々の伝送線路Ｌ２、Ｌ３を反射波として伝搬してＳＲＤの端子に到達する。
この結果、ＳＲＤの両端子の電圧は、当該端子のステップ電圧と伝送線路Ｌ２、Ｌ３の遅延時間後に到達する逆電圧の反射波の合成によって、例えば５０＋５０＝１００ピコ秒のパルス幅のインパルスが生成される。生成された急峻な正のインパルスＰ＋と負のインパルスＰ−は出力コンデンサＣ２、Ｃ３を介してサンプリングパルスＳＰ＋、ＳＰ−としてサンプリングヘッドＳＨへ供給される。
【００３２】
【発明の効果】
本発明は、上述の説明内容からして、下記に記載される効果を奏する。
上述説明した図３の発明構成例及び図４（ｃ）の特性例によれば、一方の１０ｂｉｔのＤＡ変換器１２１による順方向電流ＩＦの制御によって、例えば２５ｐｓ程度の遅延時間分解能の比較的粗い遅延時間の調整が可能であり、他方の１０ｂｉｔのＤＡ変換器１２２による逆方向電流ＩＲの制御によって、例えば４ｐｓ程度の遅延時間分解能の比較的細かい遅延時間の調整が可能となる大きな利点が得られることとなる。
更に、両者による遅延量の総合可変範囲は５ｎｓ程度が実現できるからして、被測定信号の周波数は２００ＭＨｚ（１／５ｎｓ）以上に適用できる結果、外部に可変遅延手段を備えること無く所望の位相へ遅延させてサンプリングすることが実用的に可能である。従って、簡単で安価な回路構成で高分解能で実用的な可変遅延手段が実現できる大きな利点が得られる。
従って、本発明の技術的効果は大であり、産業上の経済効果も大である。
【図面の簡単な説明】
【図１】従来のサンプリング装置の原理構成図である。
【図２】本発明のサンプリング装置の原理構成図と、ＳＲＤが有する遅れ時間ｔｓの関係式を説明する図である。
【図３】図２の差動パルス発生／パルス遅延手段の具体的な構成例である。
【図４】遅れ時間ｔｓの説明図と、遅延時間の特性例である。
【符号の説明】
Ｃ１ショート用コンデンサ
Ｄ１ステップリカバリ・ダイオード（ＳＲＤ）
Ｌ１，Ｌ２，Ｌ３，Ｌ４伝送線路
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６トランジスタ
Ｒ１，Ｒ２抵抗
Ｃ２，Ｃ３出力コンデンサ
１４パルサー回路
２０微小遅延手段（位相シフト手段）
１００差動パルス発生／パルス遅延手段
１１０差動パルス駆動回路
１２１，１２２ＤＡ変換器
ＩＦ順方向電流
ＩＲ逆方向電流
ＳＨサンプリングヘッド

Claims

サンプリング装置のサンプリングヘッドＳＨへ所定周期の正負の差動のサンプリングパルスを供給し、且つ該サンプリングパルスのタイミングを連続的に可変可能な遅延手段を備えるサンプリングパルス発生装置であって、ステップリカバリ・ダイオード（ＳＲＤ）と、所定パルス幅生成手段と、電流方向スイッチング手段と、順方向電流量可変手段と、逆方向電流量可変手段とを備え、
該ＳＲＤは流れる電流が順方向から逆方向に切替えた直後において、アノードとカソードの両端から極性の異なる急峻な正インパルスと負インパルスを発生するものであり、
該所定パルス幅生成手段は該ＳＲＤの両端で発生した正ステップパルスと負ステップパルスが伝送線路を進行波として各々伝搬させ、当該進行波が反射して戻ってくる反射波との合成波形に基づいて所定パルス幅のサンプリングパルスを生成するものであり、
該電流方向スイッチング手段は外部からサンプリング用の基準クロックを受けて当該基準クロックのハイ／ローレベルに対応して該ＳＲＤに流れる電流の方向を反転させるものであり、
該順方向電流量可変手段は該ＳＲＤに流れる順方向電流ＩＦの電流量を外部から可変可能に制御するものであり、
該逆方向電流量可変手段は該ＳＲＤに流れる逆方向電流ＩＲの電流量を外部から可変可能に制御するものである、ことを特徴とするサンプリングパルス発生装置。
該所定パルス幅生成手段は、第１伝送線路と第２伝送線路と第３伝送線路と第４伝送線路と第１コンデンサとを備え、
該電流方向スイッチング手段に基づいて２値の電圧レベルに切り替え制御する一方の第１電圧レベル切替端と他方の第２電圧レベル切替端との両端の間に対して第１伝送線路、第２伝送線路、ＳＲＤ、第３伝送線路、第４伝送線路の順番で直列接続し、
第１伝送線路と第２伝送線路の接続点と、第３伝送線路と第４伝送線路の接続点との間に、該ステップパルスに対するインピーダンスが十分に低い容量値の第１コンデンサを接続し、
該第２伝送線路と第３伝送線路とは生成すべきパルス幅の時間に対して１／２程の伝搬遅延量を示す所定特性インピーダンスの伝送線路であり、
該第１伝送線路と第４伝送線路とは該ＳＲＤへ直流電流を供給でき、且つ第２伝送線路又は第３伝送線路でステップパルスを反射させるときの反射波形に影響を与えない程度にハイインピーダンスの伝送線路である、ことを特徴とする請求項１記載のサンプリングパルス発生装置。
該電流方向スイッチング手段は、差動パルス駆動回路と第１トランジスタと第２トランジスタと第３トランジスタと第４トランジスタとを備え、
該差動パルス駆動回路は外部からサンプリング用の基準クロックを受けて、当該基準クロックがローレベルのときには該第２トランジスタと第３トランジスタとを動作状態にバイアスする所定バイアス電圧を発生し、当該基準クロックがハイレベルのときには該第１トランジスタと第４トランジスタとを動作状態にバイアスする所定バイアス電圧を発生するものであり、
該第１トランジスタのエミッタ端と第２トランジスタのコレクタ端とが接続されて伝送線路を介してＳＲＤのカソード端へ接続し、
該第３トランジスタのエミッタ端と第４トランジスタのコレクタ端とが接続されて伝送線路を介してＳＲＤのアノード端へ接続し、
該第１トランジスタと第３トランジスタのコレクタ端は正電源へ接続し、
該第２トランジスタのエミッタ端は該順方向電流量可変手段に接続し、
該第４トランジスタのエミッタ端は該逆方向電流量可変手段に接続し、
第２トランジスタと第３トランジスタとは動作状態にバイアスされているときにＳＲＤに対して順方向電流ＩＦが流れるように電流スイッチさせるものであり、
該第１トランジスタと第４トランジスタとは動作状態にバイアスされているときにＳＲＤに対して逆方向電流ＩＲが流れるように電流スイッチさせるものである、ことを特徴とする請求項１記載のサンプリングパルス発生装置。
該順方向電流量可変手段は、第１ＤＡ変換器と第５トランジスタと第１抵抗とを備え、
該第１ＤＡ変換器は外部からの第１制御データを受けて対応する直流電圧を発生するものであり、
該第５トランジスタはベース端に該直流電圧を受け、エミッタ端に第１抵抗を接続してコレクタ端から該第１制御データに対応する順方向電流ＩＦをシンクするものである、ことを特徴とする請求項１記載のサンプリングパルス発生装置。
該逆方向電流量可変手段は、第２ＤＡ変換器と第６トランジスタと第２抵抗とを備え、
該第２ＤＡ変換器は外部からの第２制御データを受けて対応する直流電圧を発生するものであり、
該第６トランジスタはベース端に該直流電圧を受け、エミッタ端に第２抵抗を接続してコレクタ端から該第２制御データに対応する逆方向電流ＩＲをシンクするものである、ことを特徴とする請求項１記載のサンプリングパルス発生装置。