JPS62232216A - パルス発生器 - Google Patents

パルス発生器

Info

Publication number
JPS62232216A
JPS62232216A JP62070156A JP7015687A JPS62232216A JP S62232216 A JPS62232216 A JP S62232216A JP 62070156 A JP62070156 A JP 62070156A JP 7015687 A JP7015687 A JP 7015687A JP S62232216 A JPS62232216 A JP S62232216A
Authority
JP
Japan
Prior art keywords
diode
current
pulse generator
resistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62070156A
Other languages
English (en)
Other versions
JPH0714141B2 (ja
Inventor
アゴストン・アゴストン
ジョン・エリック・カールソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JPS62232216A publication Critical patent/JPS62232216A/ja
Publication of JPH0714141B2 publication Critical patent/JPH0714141B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/33Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductor devices exhibiting hole storage or enhancement effect

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 C産業上の利用分野) 本発明は、ダイオードスイッチを利用して、負荷電流を
負荷抵抗器に供給することによりステップ出力電圧を発
生するパルス発生器に関する。
〔従来の技術〕
増幅器(または他の任意の電子デバイス)の周波数帯域
幅は入力信号の周波数を変化した場合の増幅器の出力を
測定することにより決定できるが、この測定方法は時間
がかかる。幸い、増幅器の周波数帯域幅は、矩形波信号
に対する応答特性を観測すればより迅速に決められる。
即ち、人力信号の急峻な立上りに応答する増幅器の立上
り時間(0はその増幅器の周波数帯域幅(f)に反比例
すること(ft=一定)が判っている。この方法による
測定精度は、入力矩形波信号の立上りが2峻であるかど
うか及び矩形波信号が立上り前後で平坦であるかどうか
によっても決まる。比較的高速な立上り信号を得る1つ
の方法として、ショットキーダイオードスイッチを用い
て、負荷抵抗器に流れる定電流を切り換える方法がある
。第2図に示すように、ダイオードスイッチは1対のシ
ョットキーダイオードDaとDbを含み、そのカソード
を共に電流源!sに結線している。ダイオードDbのア
ノードは負荷抵抗器Roを介して接地し、一方、ダイオ
ードDaのアノードは別の抵抗器Rを介して負電源−■
に結線し、更に高速スイッチSを介して正電fi+Vに
も結線している。スイッチSが開いている時、電源−■
は、ダイオードDaを逆バイアスし、ダイオードDbを
順バイアスしているので、抵抗器Roを流れる電流Is
による電圧降下により、出力端に負の出力電圧■0を生
じる。
スイッチSが閉じると、電源+VがダイオードDaを順
にバイアスし、ダイオードDbをバイアスするので、電
流Isは抵抗器RoとダイオードDbを介して接地から
ではなく、ダイオードスイッチSとダイオードDaを介
して電源+Vから流れることになる。スイッチSを閉じ
て、ダイオードDaに印加されるパルスの立上り時間が
速くなるにつれて負電位からゼロ電位へのVoの立上り
はより急峻となる。しかし、ダイオードDaとDbには
内部容量が存在する為、スイッチSから入力する矩形波
パルスの一部が微小電流信号となってダイオードDaと
Dbを通過して負荷抵抗器Roに印加される。この微小
電流信号が出力信号Voのリンギングの原因となる。ダ
イオードDaに印加するパルスの立上り時間が早くなる
につれて、出力Voの状態が切り換わった後のリンギン
グの量は増加する。従って、この回路のスイッチング速
度は立上り後の出力Voにおけるリンギングの許容量に
よって制限される。
〔発明が解決しようとする問題点〕
上述のように、矩形パルス発生器として望まれる特性は
、出力パルスの立上りが急峻で、かつ立上り後の出力パ
ルスが平坦でリンギングのないことである。
従って本発明の目的は、正電位又は負電位のどちらか一
方から選択してゼロ電位に向かって急峻に立上る(又は
立下る)出力パルスを発生させることのできる改良した
パルス発生器を提供することである。  ゛ 本発明の他の目的は、ゼロ電位に遷移した後の出力パル
スに含まれるリンギングが除去できる新規なパルス発生
器を提供することである。
c問題点を解決するための手段及び作用〕本発明の1つ
の側面は、1対の電流源を利用するパルス発生器であっ
て、1対のショットキーダイオードスイッチを介して互
いに逆極性の負荷電流を負荷抵抗器に供給している。負
荷電流により負荷抵抗器の両端に出力電圧が生じるが、
この電圧は1対の電流の差に比例している。このパルス
発生器の出力電圧は、互いに逆極性、等振幅、かつ急峻
に反転する1対の電圧パルスをショットキーダイオード
スイッチに印加することにより、ゼロ電位へと急激に遷
移する。このダイオードスイッチにより、負荷抵抗器の
負荷電流が互いに同時に切り変わる。1対の電圧パルス
は、等振幅且つ逆極性であるので、一方のダイオードス
イッチを通って負荷抵抗器に流れる電流によって生じる
出力のゼロ電位上のリンギングは、他方のダイオードス
イッチを通る逆極性の電流によって生じるリンギングと
挽性が逆で等振幅なので互いに打ち消される。それ故、
ゼロ電位に遷移した後の出力電圧は平坦でリンギングを
含まない。
本発明の別の側面は、各電流源から供給される電流の大
きさが調整できることである。このパルス発生器の出力
電圧の振幅は互いに逆極性の2電流の差に比例している
ので、ゼロ電位に遷移する前の出力電圧は正及び負の範
囲で調整可能である。
その結果、ゼロ電位へ遷移する際の出力信号を立上り又
は立下りいずれも任意に選択できる。
本発明の更に別の側面は、ステップ・リカバリー・ダイ
オードを順バイアスから逆バイアスに切り変えることに
より、ステップ・リカバリー・ダイオードの両端に等振
幅の急激に反転する電圧パルスを生じることである。ス
テップ・リカバリー・ダイオードを急激に逆バイアス状
態に切り変えると、急峻なエツジ(縁)を有する等振幅
の電圧パルスが生じ、その結果ダイオードスイッチによ
り、数ピコ秒程度の立上り(立下り)時間の出力パルス
を発生できる。
〔実施例〕
第1図は、本発明によるパルス発生器O1の好適実施例
を示す回路図である。このパルス発生器α[有]は、負
荷抵抗器Roの両端に振幅と極性が調整可能な出力電圧
Voを発生する。この定常電圧からゼロ電位に向かって
、電流源ODで生ずる制御電流Icが供給された後、急
峻に出力電圧を遷移させることができる。電流源all
がオフのとき、電流源(ロ)及びa旬から各々負荷抵抗
器Roを互いに逆向きに流れる2つの電流11とI2に
対応して出力電圧Voが発生する。即ち、vOの振幅1
1とI2の電流の差に比例しており、Voが接地電位に
対して負であるか正であるかは、I2と11の大小関係
によって決まる。
負荷抵抗器Roは一端を接地し、他端をショットキーダ
イオードD2のアノード及び別のショットキーダイオー
ドD4のカソードと結線している。
抵抗器R1をダイオードD2のカソードと電流源−との
間に接続し、一方、抵抗器R2をダイオードD4のアノ
ードと電流源aaとの間に接続してい・る、ダイオード
D2とD4が順バイアスされると、電流tA鰺の電流I
tは抵抗器R1、ダイオードD2、及び負荷抵抗器Ro
を通って流れ、−万雷流源aaの電流■2は抵抗器R2
、ダイオードD4及び負荷抵抗器ROを通って流れる。
出力電圧■0の振幅は、両党流■1と12の差に比例し
ており、I1と12は共に調整可能である。12の電流
値が11の電流値を超えれば、■0は接地に対し正電位
となり、rlの電流値がI2の電流値を超せば、V。
は接地に対し負電位となる。
ダイオードD2のカソードは別のショットキーダイオー
ドD1のカソードにも結線している。ダイオードDlと
Dlは、第1ダイオードスイツチQ19を構成し、その
共通端(ダイオードDI及びDlの接続点)から電流源
側へ電流IIを流す、即ち、どちらのダイオードが順バ
イアスされるかにより、電流11を負荷抵抗器Roとダ
イオードD2を通って流すか、ダイオードDIを通る別
の側から流す、ダイオードD4のアノードも別のショッ
トキーダイオードD3のアノードにも結線し、ダイオー
ドD3とD4が第2ダイオードスイツチα目を構成する
。即ち、どちらのダイオードが順バイアスされるかによ
り、その共通端(ダイオードD3及びD4の接続点)を
介し電流源avからの電流■2をダイオードD4を介し
て負荷抵抗器Roへ流すか、又はダイオードD3を介し
て別の側へ流す。
電流[1,!=12が共に負荷抵抗器ROを流れる定常
状態時には、ダイオードD1のアノードの電圧■1は、
ダイオードD2を順バイアスし、ダイオードD1を逆バ
イアスする為に低くなっている。
一方、ダイオードD3のカソードの電圧v2はダイオー
ドD4を順バイアスし、ダイオードD3を逆バイアスす
る為に高くなっている。反対に、出力電圧Voをゼロ電
位にする為に電流11とI2が負荷抵抗器Roを流れな
い時には、電圧■1は高くなり、電圧■2は低くなるの
で、ダイオードDiとD3は順バイアスされ、ダイオー
ドD2とD4は逆バイアスされる。電圧Vlと■2は平
衡を保っていて、スイッチング毎に交互に逆極性で等振
幅になる。
電圧Vlが低状態から高状態に変化すると、ダイオード
DIとDlが小さな内部容量を持っている為に、電圧■
1の変化に対応して生ずる微小リンギング信号がDl及
びDlを通過して負荷抵抗器ROに流れる。同時に、ダ
イオードD3とD4の微小内部容量の為に、電圧V2の
変化に対応して生ずる別の微小リンギング信号がD3及
びD4を通過して負荷抵抗器Roに流れる。1rL圧v
tとv2は平衡を保ち、互いに逆相関係で変化するので
、■1とv2の各々の変化の結果負荷抵抗器R。
に流れる2つの微小リンギング信号も等振幅で逆相の関
係であるから、互いに打ち消す結果となることに注目さ
れたい。従って、1対のダイオードスイ・7チOl及び
(1mを平衡制御電圧vlとV2で制?11−して、負
荷電流11とR2を負荷抵抗器Roに対して切り換える
ことにより、ダイオードスイッチαυとα匂を通過して
(るリンギング信号に起因するVoの接地電位上でのゆ
らぎ(リンギング)を打ち消し、本発明によるパルス発
生器O1の出力電圧Voの平坦な接地電位を実現してい
る。
制御電圧Vlと■2は、ステップ・リカバリー・ダイオ
ードD5のカソードとアノードに生ずる電圧から得てい
る。ダイオードD5のカソードは、キャパシタC3と短
い伝送線T1を介してダイオードDiのアノードと結線
し、一方、ダイオードD5のアノードは、キャパシタC
4と別の伝送線T2を介してダイオードD3のカソード
と結線している。
ダイオードD5が順バイアスのとき、Vlは低く、■2
は高くなるようバイアスされている。このとき、ダイオ
ードDIとD3が逆バイアスでダイオードD2とD4が
順バイアスとなり、電流IIとR2は、負荷抵抗器RO
を流れる。ダイオードD5が逆バイアスとなると、vl
は高く、■2は低くなりダイオードDIとD3が順バイ
アスでダイオードD2とD4が逆バイアスとなり、電流
+1と12は負荷抵抗器Roを流れず別経路を流れる。
ステップ・リカバリー・ダイオードD5は、順バイアス
時には、電荷を蓄えている。ダイオードに流れる:ま流
の方向が急に変わると、ダイオードD5は、蓄積してい
た電荷を放電させる短い時間だけ逆方向に電流を流す、
その蓄積電荷が放電されると、ステップ・リカバリー・
ダイオードD5は、急に逆方向電流を遮断し、ダイオー
ド両端の逆バイアス電圧が急激に立上り、70〜100
ピコ秒程度の立上り時間のパルスとなる。ダイオードD
5のカソードは、抵抗器R3を介して負電源−Eにも結
線し、一方ダイオードD5のアノードは、別の抵抗器R
4を介して正電源子Eにも結線している。この結果、正
電源子Eから負電源−Eに向かってダイオードD5の順
方向に連続して電流I3が流れ、ダイオードD5を通常
順バイアスしている。1対のスイッチング用電流源四及
び(22)は、互いに平衡して、ダイオードD5の逆方
向に電流■[を流すために設けである。電流I4がオフ
のとき、ダイオードD5は電流■3によって順バイアス
され、■1は低く、v2は高いままである。
電流14 (+3より大きい電流)がオンになると、ダ
イオードD5は瞬間的に逆方向に導通し、その後急に逆
方向電流を遮断し、急激にVlを高く、■2を低くする
。電圧v1及びv2の変化はダイオードスイッチO1及
びα乃を成すダイオードのバイアス状態を急激に変え、
その結果、出力電圧V。
の接地電位への遷移は急峻で、立上り(又は立下り)時
間は、数ピコ秒程度となる。
電流源f21は、NPN )ランジスタQ1とPNP 
トランジスタQ2を含み、それらはQ2のベースに供給
される制御電流1cによって制御される“準すイリスタ
゛スイッチ(24)を構成する。正電源子Eがトランジ
スタQ2のエミッタに結線され、Q2のベースは、抵抗
器R7を介して電源子Eと、更に直接トランジスタQl
のコレクタにも結線している。トランジスタQ1のベー
スは抵抗器R9を介して接地し、抵抗器RIOを介して
負電源−EとトランジスタQ2のコレクタにも結線して
いる。
抵抗器R5はトランジスタQ1のエミッタと負電源−E
との間を結線し、インダクタL1はトランジスタQlの
エミッタとキャパシタC3の間を結Icがオフのとき、
Q2のベースは高くなりQ2はオフになる。その時、Q
lのベース電位は分圧抵抗器R9とRIOとによって決
まる電圧で一定となる。その結果トランジスタQlはこ
のベース電圧とR5で決まる定電流を導通する。この電
流により抵抗器R7の両端に電圧降下を生じるが、それ
によってトランジスタQ2をオンさせることはない。定
常状態ではキャパシタC3を流れる電流■4はゼロであ
る。抵抗器R5を介して−Eボルトの電源はvlを下げ
て、ダイオードDIを逆バイアス、ダイオードD2を順
バイアスにして、電流11を負荷抵抗器Roに流してい
る。
制御電流1cがオンになると、トランジスタQ2のベー
ス電位が下がり、u2がオンになる。正勾配の電圧パル
スがトランジスタQ1のエミッタに生じ、このパルスは
インダクタL1により積分されて傾斜電流I4を生じ、
キャパシタC3を介してダイオードD5を逆方向に通過
する。電流■4の振幅は、電流I3の値より十分大きく
、ダイオードD5は蓄積電荷を放電後急激に電流を遮断
し電圧Vlを高くする。Vlが高くなると、ダイオード
Diは順バイアスに、ダイオードD2は逆バイアスにな
る。その時、電流■1はRoとダイオードD2からでは
なく、ダイオードD1を介してQlから流れる。
電流源(22)は電流源シ睡の“鏡像″回路であって、
制御電流ICがオンの時ダイオードD5に電流■4を流
し、制御電流1cがオフの時ダイオードD5に電流[4
を流さない為に設けられている。電流源(22)はPN
P )ランジスタQ3とNPN トランジスタQ4を含
み、Q4のベースに制御電流reを印加して制御する別
の“準サイリスタ”スイッチ(26)をQ3.Q4で構
成している。負電源−EがトランジスタQ4のエミッタ
と結線する。Q4のベースは抵抗器R8を介して負電源
−E、!:Q3のコレクタとに結線している。Q3のベ
ースは抵抗3i5rlllを介して接地し、抵抗器rl
12を介して正電H+ E及びQ4のコレクタと結線し
ている。
抵抗器R6はQ3のエミッタと正電源子Eとの間を結び
、一方インダクタL2はQ3のエミッタとキャパシタC
4の間を結ぶ。
制御電流1cがオフの時、Q4のベース電位が低くなり
Q4はオフとなる。Q3のベース電位は分圧抵抗器R1
1とR12により決まり、その結果Q3はこの分圧電圧
とR6によって決まる定電流を導通する。この電流によ
って抵抗器R8の両端で電圧降下を生じるが、それはト
ランジスタQ4をオンさせる程ではない。定常状態では
、キャパシタC4を流れる電流■4はゼロである。正電
源+Eが抵抗器R6を介して■2を上昇させ、ダイオー
ドD3を逆バイアスに、ダイオードD4を準バイアスに
する結果、電流■2は負荷抵抗器ROを流れる。制御電
流1cがオンすると、トランジスタQ4のベース電位が
上昇し、Q4をオンにする。
負勾配電圧パルスがQ3のエミッタに生じ、このパルス
がインダクタL2で積分されて、傾斜電流■4を生じ、
キャパシタC4を介してダイオードD5を逆方向に通過
する。ダイオードD5が逆方向バイアス状態にスイッチ
している時、電圧v2は低くなりダイオードD3は順バ
イアスに、ダイオードD4は逆バイアスにする。その時
、電流■2は、ダイオードD4を介して負荷抵抗器Ro
を流れず、ダイオードD3を介してトランジスタQ3へ
と流れる。
伝送線T1とT2は互いにインピーダンス及び長さが等
しく、抵抗器R1とR2の抵抗値は伝送線のインピーダ
ンスと等しく、その結果伝送線はその特性インピーダン
スで終端されていることになる。それ故、制御電圧パル
スv1及び■2は、伝送線TI及びT2を通過し、キャ
パシタC1と02を各々介して流れるがこの時反射は起
こらない。キャパシタC3と04は直流バイアス電流I
3を遮断している。
トランジスタQ1とQ3のエミッタに生じる電圧の立上
り時間はおよそ1ナノ秒であって、ステップ・リカバリ
ー・ダイオードD5が逆バイアス状態へ切り変わる時の
制御電圧■1と■2の立上り時間よりはるかに遅い。従
ってダイオードD5が状態を反転するまで、電圧■1が
ダイオードDiを順バイアスする程上昇しないように確
実に設定することが重要である。それ故、インダクタL
1及びL2の値は、トランジスタQ2とQ4がオンして
からステップ・リカバリー・ダイオードD5がまだ逆方
向に導通している間に、ダイオードD5の両端に生ずる
電圧を適当に制限するような値をとるようにする。これ
は、ステップ・リカバリー・ダイオードがスイッチする
までダイオードスイッチθQ及びOlの状態反転を起こ
させないようにする為である。
以上のように、本発明によるパルス発生器はゼロ電位へ
と急峻に遷移し、かつ振幅と極性が調整可能な出力電圧
パルスを発生する。平衡制御電圧vlと■2で制御する
1対のダイオードスイッチ019及び01を用いて、負
荷抵抗1iSRoに対して流れる負荷電流を切り換える
ことにより、本発明によるパルス発生器001はパルス
発生後の平坦な接地電位を保つ出力パルスを発生する。
即ち、ダイオードスイッチOI9とQlに含まれる内部
容量を通過する電流に起因する遷移後の出力のリンギン
グを打ち消すことができる。制御電圧v1及びv2のス
イッチングを制御するステップ・リカバリー・ダイオー
ドを用いることにより出力電圧Voの接地電位への遷移
を極めて急峻にすることができる。
以上本発明の好適実施例で説明してきたが、本発明の要
旨から逸脱することなく様々な変形及び変更を実施でき
ることは当業者にとって明らかであろう。
C発明の効果) 以上の説明で明らかなように、本発明によるパルス発生
器は極めてリンギングの少ない極めて急峻な立上り(又
は立下り)時間(数ピコ秒程度)のパルスを発生するこ
とができ、しかもパルスの遷移前の出力電圧を正負いず
れにも自由に任意レベルに設定できるのでパルスを様々
に応用及び利用する分野における基準パルス発生器とし
て極めて有用である。特に、増幅器等の周波数応答を迅
速に求める際の標準パルスとして好適である。
【図面の簡単な説明】
第1図は本発明におけるパルス発生器の好適実施例の回
路図、第2図は従来のパルス発生器の一例の回路図であ
る。 0υはスイッチング制御電流源、(転)及びQ4]は夫
々第1及び第211流源、Ol及び0乃は夫々第1及び
第2スイッチ手段、(至)、 (22)はスイッチング
用電流源、(24) 、 (26)は準サイリスクスイ
ッチ、Roは負荷抵抗器、Voは出力電圧、D5はステ
ップ・リカバリー・ダイオードである。

Claims (1)

  1. 【特許請求の範囲】 1、第1及び第2スイッチ手段の出力端を負荷抵抗器を
    介して基準電位源に接続して出力端子とし、上記第1及
    び第2スイッチ手段の各共通端に互いに逆向きの第1及
    び第2電流源を接続し、上記第1及び第2スイッチ手段
    の各入力端に平衡した制御パルスを印加するようにして
    成るパルス発生器。 2、上記第1及び第2スイッチ手段として、夫々互いに
    逆極性に直列接続したショットキー・ダイオードを用い
    ることを特徴とする特許請求の範囲第1項記載のパルス
    発生器。 3、上記第1及び第2定電流源の少くとも一方を調整可
    能にしたことを特徴とする特許請求の範囲第1項又は第
    2項記載のパルス発生器。 4、上記制御パルスは、ステップ・リカバリー・ダイオ
    ードを含む回路により発生することを特徴とする特許請
    求の範囲第1項、第2項又は第3項記載のパルス発生器
JP62070156A 1986-03-28 1987-03-24 パルス発生器 Expired - Lifetime JPH0714141B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/845,289 US4758736A (en) 1986-03-28 1986-03-28 Fast transition, flat pulse generator
US845289 1986-03-28

Publications (2)

Publication Number Publication Date
JPS62232216A true JPS62232216A (ja) 1987-10-12
JPH0714141B2 JPH0714141B2 (ja) 1995-02-15

Family

ID=25294871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62070156A Expired - Lifetime JPH0714141B2 (ja) 1986-03-28 1987-03-24 パルス発生器

Country Status (4)

Country Link
US (1) US4758736A (ja)
EP (1) EP0238745B1 (ja)
JP (1) JPH0714141B2 (ja)
DE (1) DE3685956T2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924110A (en) * 1988-09-08 1990-05-08 Tektronix, Inc. High speed step generator output circuit
US4996494A (en) * 1989-06-15 1991-02-26 The United States Of America As Represented By The Secretary Of The Air Force Droop compensated PFN driven transformer for generating high voltage, high energy pulses
DE4006018A1 (de) * 1990-02-26 1991-08-29 Thomson Brandt Gmbh Schaltungsanordnung zur erzeugung einer sperrspannung fuer schaltdioden
DE4431885C1 (de) * 1994-09-07 1996-01-04 Siemens Ag Anordnung zur Erzeugung einer hochfrequenten Nadelpulsfolge und einer dazu invertierten Nadelpulsfolge
US6433720B1 (en) 2001-03-06 2002-08-13 Furaxa, Inc. Methods, apparatuses, and systems for sampling or pulse generation
US6642878B2 (en) * 2001-06-06 2003-11-04 Furaxa, Inc. Methods and apparatuses for multiple sampling and multiple pulse generation
US7767433B2 (en) * 2005-04-22 2010-08-03 University Of Southern California High voltage nanosecond pulse generator using fast recovery diodes for cell electro-manipulation
DE102021104574B3 (de) * 2021-02-25 2022-06-15 Sick Ag Pulserzeugungsvorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51144564A (en) * 1975-06-06 1976-12-11 Toshiba Corp Diode gate circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2858434A (en) * 1956-09-25 1958-10-28 Collins Radio Co Precision step voltage generator
US2924711A (en) * 1956-11-21 1960-02-09 Bell Telephone Labor Inc Multilevel quantizer
DE1067059B (de) * 1957-05-08 1959-10-15 Daystrom Incorporated, Murray Hill, N. J. (V. St. A.) Torschaltung zur selektiven Zuführung eines zu schaltenden Gleichstromes an einen Belastungskreis
US3215860A (en) * 1962-11-23 1965-11-02 Epsco Inc Clock pulse controlled sine wave synthesizer
NL288320A (ja) * 1963-01-29
US3356956A (en) * 1965-06-07 1967-12-05 David S Willard Decimal counter and logic gate controlled step sawtooth generator
DE2459496C3 (de) * 1974-12-17 1979-04-26 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltungsanordnung zur Verstärkung von impulsförmigen Signalen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51144564A (en) * 1975-06-06 1976-12-11 Toshiba Corp Diode gate circuit

Also Published As

Publication number Publication date
JPH0714141B2 (ja) 1995-02-15
US4758736A (en) 1988-07-19
EP0238745B1 (en) 1992-07-08
DE3685956T2 (de) 1993-02-25
EP0238745A3 (en) 1989-02-22
EP0238745A2 (en) 1987-09-30
DE3685956D1 (de) 1992-08-13

Similar Documents

Publication Publication Date Title
JPS62232216A (ja) パルス発生器
US4362955A (en) Current boost circuit for a pulse generator output stage
US4182992A (en) Pulse width modulated signal amplifier
JPS62261186A (ja) 光パルス発生器
US3582807A (en) Amplifier gain control circuit including diode bridge
US5084632A (en) Asymmetrical signal generator circuit
US3585407A (en) A complementary transistor switch using a zener diode
US5736878A (en) Low cost, high speed track and hold circuit
US4450415A (en) Alterable mode oscillator
JPH09306193A (ja) サンプルホールド回路
US6157221A (en) Three input comparator
JPH01117382A (ja) レーザーパルス発生装置
EP0667057A1 (en) Active impedance termination
US3621299A (en) Monostable multivibrator having wide timing range
US3586885A (en) Square wave generator
SU1665503A1 (ru) Селектор бипол рных импульсов
JP2675742B2 (ja) ピーク検出機能付きクランプ回路
US3619643A (en) Low-power high-frequency divider
JPH029727B2 (ja)
JPH02205368A (ja) 発光素子駆動回路
JPS609215A (ja) 2極性パルス発生器
KR930006692Y1 (ko) 쇼트키 다이오드를 이용한 스위칭 시간 단축회로
JP2515290Y2 (ja) ドライバレベル可変回路
JPH05136662A (ja) パルス供給回路
JP2627214B2 (ja) 高速サンプル・ホールド回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080215

Year of fee payment: 13