JPH0866022A

JPH0866022A - 電流制限付き電力変換装置

Info

Publication number: JPH0866022A
Application number: JP7181897A
Authority: JP
Inventors: Bogdan Brakus; ブラークスボーグダン
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1994-07-18
Filing date: 1995-07-18
Publication date: 1996-03-08
Also published as: CN1128430A; EP0693819B1; DE59404962D1; ATE162018T1; EP0693819A1; US5631816A

Abstract

(57)【要約】【課題】電力変換装置において構成素子の製造偏差が
電流測定電圧のピーク値整流品質に悪影響を及ぼさない
ように改善を行うこと。【解決手段】制御回路の出力側と、前記２つの電子ス
イッチの制御入力側との間にパルス処理装置が配設され
ており、該パルス処理装置は、第２の電子スイッチが遅
くとも第１の電子スイッチと同時に遮断状態へ移行され
るように時間的にずらされた及び／又は成形されたパル
スを前記２つの電子スイッチに送出するように構成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電流制限付きクロ
ック制御式電力変換装置であって、第１の電子スイッチ
と、測定抵抗と、ピーク値整流装置とを有し、前記第１
の電子スイッチは主回路内に配設され、前記第１の電子
スイッチの制御入力側は制御回路の出力側に接続され、
該制御回路によって交互にオンオフ可能であり、前記測
定抵抗は前記第１の電子スイッチに直列に設けられてお
り、前記ピーク値整流装置は、測定抵抗と、放電回路を
備えたコンデンサとの間に配設され、第１の電子スイッ
チのそれぞれの投入接続フェーズ期間中に導通状態に制
御可能な第２の電子スイッチを有しており、前記第１の
電子スイッチは、制御回路によってピーク値整流装置の
出力電圧に依存して、主回路を流れるパルス電流を制限
するように制御可能である、電力変換装置に関する。

【０００２】

【従来の技術】この種の電力変換装置は既にＰＣＴ／Ｅ
Ｐ９１／００７２４号明細書から公知である。この公知
の電力変換装置は電流制限付きクロック制御される電力
変換装置である。この電力変換装置はその主回路に第１
の電子スイッチと、該スイッチに直列な測定抵抗を有し
ている。測定抵抗と、放電回路を備えたコンデンサとの
間には第２の電子スイッチが存在している。この第２の
電子スイッチを用いて電流に比例する測定電圧が評価さ
れる。コンデンサには制御回路が接続されている。この
制御回路は、コンデンサ電圧が所定の限界値を超えると
直ちに、主回路を流れるパルス電流を制限するように第
１の電子スイッチを制御する。それ以外では遮断された
第２の電子スイッチはそれぞれ第１の電子スイッチの投
入接続フェーズ期間中に導通状態に制御される。この第
２の電子スイッチは電界効果トランジスタのソース−ド
レーン区間によって形成されている。電界効果トランジ
スタのソース−ドレーン区間は次のように整流される。
すなわち電界効果トランジスタの逆方向ダイオードが測
定抵抗に生じる電圧に対して順方向で極性付けられるよ
うに整流される。測定抵抗は次のように選定される。す
なわち該抵抗における電圧降下が電界効果トランジスタ
の逆方向ダイオードの閾値電圧よりも小さくなるように
選定される。

【０００３】第２の電子スイッチは、第１の電子スイッ
チの全ての遮断フェーズ期間中に同様に遮断されるべき
である。また第２の電子スイッチは、第１の電子スイッ
チの全ての投入接続フェーズ期間中に同じように導通さ
れるべきである。電流測定電圧の蓄えるべきピーク値
は、第１の電子スイッチの導通フェーズの終端にて初め
て生じるので、第２の電子スイッチは場合によっては次
のように制御されてもよい。すなわち第２の電子スイッ
チが、主回路にある電子スイッチの投入接続フェーズの
時間的部分領域においてのみ導通状態に制御され、２つ
の電子スイッチが同時に導通状態から遮断状態へ移行す
るように制御されてもよい。このようにしてコンデンサ
の投入接続時の投入接続電流ピーク値を低減したり、主
回路を流れる電流パルスの開始時点に測定抵抗に生じる
電圧ピーク値を排除することが可能となる。

【０００４】ヨーロッパ特許公開第０４０４９９６号明
細書からは既にクロック制御された電力変換装置が公知
である。この電力変換装置は、主回路にある電子スイッ
チに対して付加的にさらにもう１つの電子スイッチを有
している。このさらなる電子スイッチは主回路にある測
定抵抗とＲＣ並列回路の間に配設されている。前記付加
的な電子スイッチは、最初の電子スイッチに対して遅延
されてオンオフされる。コンデンサの電圧は測定抵抗の
測定電圧に追従する。付加的な電子スイッチの遅延され
た遮断時点ではコンデンサは既に放電している。

【０００５】クロック制御された電力変換装置における
問題は、尾引き（制御作用の末尾領域）である。これは
制限作用を低減させるか消滅させる。これは構成素子の
破壊にまで結び付く恐れがある。この種の特性の原因
は、投入接続パルスの残留最小パルス幅にある。これは
縦続的制御構成における一連のむだ時間によって生じ
る。出力回路に、直列分岐にチョークコイル（リアクト
ル）を有し並列分岐にコンデンサを有するＬＣ回路が配
設され、（前記最小パルス幅に起因して）出力側チョー
クコイル（リアクトル）に印加される投入接続時の正の
電圧時間面が遮断フェーズ中の負の電圧時間面よりも大
きいならば、磁気エネルギと電流は周期毎に無制限に上
昇する。

【０００６】冒頭に述べたような公知の回路装置を用い
た場合、比較的高い出力電圧を有する電力変換装置にお
ける電流制限の際に問題となるいわゆる短絡時の尾引き
特性のリスクは次のことによって回避され得る。すなわ
ちピーク値整流装置の出力電圧により、主回路を流れる
パルス電流が制限されるように制御回路を制御すること
によって回避され得る。

【０００７】本発明の枠内でのテストにより明らかにな
ったところはいずれにせよ、２つの電子スイッチの種々
の制御特性が所望の電流制限の効果に悪影響を及ぼすこ
とである。構成素子の製造偏差に基づいて、つまり場合
によっては次のようなケースが生じる。すなわち第２の
電子スイッチは（これによってはパルス状の電流測定電
圧のピーク値整流を行わせるべきものである）、第１の
電子スイッチが遮断されて電流測定電圧が０に降下する
時点でもまだ導通状態にあるようなケースが生じる。

【０００８】

【発明が解決しようとする課題】本発明の課題は、冒頭
に述べたような形式の電力変換装置において、構成素子
の製造偏差が電流測定電圧のピーク値整流品質に悪影響
を及ぼさないように改善を行うことである。

【０００９】

【課題を解決するための手段】本発明によれば上記課題
は、制御回路の出力側と、前記２つの電子スイッチの制
御入力側との間にパルス処理装置が配設されており、該
パルス処理装置は、第２の電子スイッチが遅くとも第１
の電子スイッチと同時に遮断状態へ移行されるように時
間的にずらされた及び／又は成形されたパルスを前記２
つの電子スイッチに送出するように構成されて解決され
る。

【００１０】この場合第２のトランジスタは、第１のト
ランジスタの直前か又は第１のトランジスタと同時に遮
断される。

【００１１】

【発明の実施の形態】本発明の手段によれば、２つの電
子スイッチの特性値のばらつきにも依存することなく短
絡時において有効な電流制限が保証される、瞬時値電流
制限付き電力変換装置が得られる。

【００１２】本発明による別の有利な実施例は従属請求
項に記載される。

【００１３】

【実施例】次に本発明の実施例を図面に基づき詳細に説
明する。

【００１４】図１には本発明によるクロック制御された
電力変換装置が示されている。図１に示されているシン
グルパルス−導通形電力変換装置では入力電圧Ｕ１がコ
ンデンサ１に印加され、出力電圧Ｕ２はコンデンサ８か
ら送出される。コンデンサ１に対して並列に、一次側主
回路においては変圧器４の一次巻線４１と電界効果トラ
ンジスタ３のドレーン−ソース区間と測定抵抗２とから
形成される直列回路が設けられている。変圧器４の二次
巻線４２とコンデンサ８との間には整流ダイオード５が
設けられている。整流ダイオード５に続く並列分岐にお
いては還流ダイオード６が配設されている。還流ダイオ
ード６とコンデンサ８との間にはチョークコイル（リア
クトル）７が設けられている。

【００１５】測定抵抗２には評価装置が接続されてい
る。この評価装置は電界効果トランジスタ１０とコンデ
ンサ１１と抵抗１２とからなる。この場合測定抵抗２に
対して並列に、コンデンサ１１とドレイン−ソース区間
からなる直列回路が設けられている。抵抗１２はコンデ
ンサ１１に対して並列に設けられている。

【００１６】抵抗１２はコンデンサ１１に対する放電回
路を形成している。２つの電界効果トランジスタ３及び
１０（これらは電子スイッチとして用いられる）は、Ｎ
チャネルＭＯＳトランジスタである。電界効果トランジ
スタ３及び１０のソース電極は相互に直接接続されてい
る。電界効果トランジスタ１０のゲートは制御回路９の
制御出力側ａに直接接続されている。

【００１７】制御回路９の出力側ａと電界効果トランジ
スタ３のゲートの間にはＲＣ回路１３，１５とドライバ
１４からなるカスケード回路が設けられている。ドライ
バ１４は、基準電位端子を有している。この端子は入力
端子対にも出力端子対にも属し電界効果トランジスタ３
のソース電極に接続されている。ドライバ１４の、基準
電位端子に対して電圧供給を受ける入力端子は、ＲＣ回
路１３，１５の抵抗１５を介して制御回路９の制御出力
側ａに接続されている。ドライバ１４の、基準電位端子
に対して電圧供給を導く出力端子は、電界効果トランジ
スタ３のゲート電極に直接接続されている。

【００１８】ドライバ１４の、基準電位端子とは逆の電
圧供給を受ける入力端子と、電界効果トランジスタ３の
ソース電極との間にはＲＣ回路１３，１５のコンデンサ
１３が設けられている。ドライバ１４の供給電圧端子
と、電界効果トランジスタ３のソース電極との間には補
助電源１６が設けられている。ドライバとしては例えば
ＴＳＣ４２７型ＩＣを用いることができる。

【００１９】制御回路９は出力電圧Ｕ２を一定値に制御
するために用いられ、該制御回路の実際値入力側ｂは電
力変換装置の出力側に接続されている。制御回路９の制
御出力側ａからは、その入力側ｂに供給された実際値電
圧に所定の依存関係に従ってスイッチオンパルスを２つ
の電界効果トランジスタ３，１０のゲート端子に送出
し、前記スイッチオンパルスによって２つの電界効果ト
ランジスタ３，１０はそれぞれ導通状態に制御される。

【００２０】その他に前記制御回路９の制御入力側ｃ，
ｄは、コンデンサ１１に接続されている。この制御回路
はコンデンサ１１に供給される電圧を評価する。コンデ
ンサ電圧が所定の値を上回った場合には一次側主回路を
流れる電流ｉｌの制限が行われる。

【００２１】トランジスタ１０は制御回路９によって次
のように制御される。すなわちトランジスタ３のスイッ
チオンフェーズの期間中は導通状態に制御され、その他
は遮断されるように制御される。電界効果トランジスタ
１０を用いてコンデンサ１１は低抵抗に、すなわち迅速
かつ正確に、測定抵抗２に生じる電圧の最大値まで充電
される。この場合電界効果トランジスタ１０の、該トラ
ンジスタ中に必然的に含まれた図には示されていない比
較的緩慢な逆方向ダイオードは、実際には作用しない。
なぜなら順方向ではその閾値電圧に達しないからであ
る。

【００２２】遮断フェーズでは電界効果トランジスタ１
０は、非常に迅速に高抵抗となり、コンデンサ１１の逆
方向の放電は避けられる。コンデンサ１１は、所望の時
定数で抵抗１２を介して放電され得る。電界効果トラン
ジスタ１０の残留抵抗Ｒ_DSONは、放電抵抗１２の抵抗値
よりもはるかに小さいので、コンデンサ１１の電圧は非
常に正確に測定電流ｉｌの最大値に相応する。

【００２３】理想的には、２つの電界効果トランジスタ
３，１０の遮断の後でコンデンサ１１が抵抗１２のみを
介して時定数τ＝Ｒ１７・Ｃ１６に相応して緩慢に放電
されるべきである。但しこれは、電界効果トランジスタ
３が電界効果トランジスタ１０より時間的に前か又はこ
れと同時に遮断されることを前提とする。

【００２４】図３には瞬時値電流制限付きの公知のクロ
ック制御式電力変換装置に対する当該の問題を表わすた
めのパルスダイヤグラムが示されている。この図では本
発明はまだ実現されていない。図４〜図６のパルスダイ
ヤグラムは図２による電力変換装置に関するものであ
る。これらのパルスダイヤグラム中の符号が表わしてい
るものは以下の通りである。

【００２５】ＵＧ制御信号ＵＧ６電界効果トランジスタ６に対する制御信号ＵＧ１０電界効果トランジスタ１０に対する制御信
号ＵＧＳ３主トランジスタのスイッチング閾値ＵＧＳ１０整流トランジスタのスイッチング閾値Ｕｉ電流の測定値ＵＣ１蓄電コンデンサにおける電圧Ｕ＾ｉ測定電流の波高値ＵＣ１ＳＰ実際に蓄えられる測定値 Δｔａ電界効果トランジスタ３，１０のスイッチ
オフの時間差ｔｅスイッチオン期間ｔｅ３電界効果トランジスタ３のスイッチオン時
点ｔｅ１０電界効果トランジスタ１０のスイッチオン
時点ｔａスイッチオフ期間ｔａ３電界効果トランジスタ３のスイッチオフ時
点ｔａ１０電界効果トランジスタ１０のスイッチオフ
時点図３によるパルスダイヤグラムの根拠となる公知の電力
変換装置は、以下のことによって得られる。すなわち図
１による電力変換装置から出発して、回路手段１３と１
６を省き、回路手段１４と１５を直結構成に置き換える
ことによって得られる。この場合（テクノロジー又は部
材間のバラツキに起因して）トランジスタ３はその制御
特性の点で第２のトランジスタ１０と異なっていること
が考察される。すなわちトランジスタ３が比較的高いス
イッチング閾値を有していることである。

【００２６】制御回路の出力側ａから到来する制御電圧
ＵＧの切換エッジは緩やかな急峻度しか有していないの
で、トランジスタ３はトランジスタ１０よりも遅れてス
イッチオンされまたトランジスタ１０よりも早くスイッ
チオフされる。とりわけピーク値整流に対してクリティ
カルなのは期間Δｔａによって与えられるスイッチオフ
時点の違いである。なぜならこの期間中は蓄電コンデン
サ１１が、まだ導通しているトランジスタ１０と低抵抗
な抵抗２を介して強く放電されるからである。

【００２７】それに伴う整流時のレベル損失は、トラン
ジスタ３の不所望な早期再投入接続と、短絡時の特性ロ
スに結び付く。このことはまさに短絡電流制限によって
回避されるべきである。最悪のケースとしてコンデンサ
１１が完全に放電された場合には、測定値の蓄えは全く
行われない。

【００２８】それに対して図１によるクロック制御式電
力変換装置中に含まれる、パルス処理装置（これはＲＣ
回路１３，１５を含んでいる）は、次のことを保証す
る。すなわちトランジスタ１０が、トランジスタ３の直
前にスイッチオフされるか又はトランジスタ３と同時に
スイッチオフされることを保証する。図４によるパルス
ダイヤグラムと図５に示された図４からの抜粋図はこの
結果を表わしている。

【００２９】図４及び図５に示されたパルスダイヤグラ
ム中の符号が表わしているものは以下の通りである。

【００３０】ＵＧ制御回路９の出力電圧Ｕ１３コンデンサ１３における遅延信号ＵＧ３ドライバ１４の出力電圧ＵＧＳ３トランジスタ３のゲート／ソース電圧源ＵＧＳ１０トランジスタ１０のゲート／ソース電圧源ｔａ３′ 改善前のトランジスタ３のスイッチオフ時
点ｔａ１０改善前のトランジスタ１０のスイッチオフ
時点ｔａ３改善後のトランジスタ３のスイッチオフ時
点ＵＳ１４ドライバ１４の閾値電圧電圧ＵＧが充電トランジスタを直接制御しているのに対
して、ドライバ１４はＲＣ回路の遅延作用を介して遅れ
てオンオフされる。スイッチオン過程中のスイッチ時点
の対応関係は実際にはピーク値整流の場合重要ではな
い。それに対してトランジスタ３の、時点ｔａ３′から
時点ｔａ３へのスイッチオフ時点の遅延は、トランジス
タ１０がトランジスタ３の前にスイッチオフされること
を保証する。これによりピーク値は蓄えられ続ける。

【００３１】ＲＣ回路１３，１５によって形成される遅
延回路を用いて次のことが達成される。すなわちトラン
ジスタ３に供給されてトランジスタ３を導通状態に制御
するスイッチオンパルスが、トランジスタ１０に供給さ
れるスイッチオンパルスよりも遅延されることが達成さ
れる。

【００３２】コンデンサ１３のキャパシタンスと抵抗１
５の抵抗値は次のように選定される。すなわちＲＣ回路
１３，１５の時定数が、構成素子の許容偏差に基づいて
生じる図３の最大の時間差Δｔａとほぼ同じような大き
さになるように選定される。それにより以下の関係がな
りたつ。

【００３３】ＲＶ・ＣＶ≒Δｔａこのようにして、トランジスタ３が最も早くても電界効
果トランジスタ１０と同じ時点で遮断状態に移行するこ
とが達成される。コンデンサ１１の不所望な放電は確実
に避けられる。

【００３４】特にトランジスタ３のゲート端子と遅延素
子１３，１５との間に挿入されているドライバ１４は、
制御回路９内に含まれている図には示されていないドラ
イバに対して付加的に設けられている。ドライバ１４
は、ＲＣ回路によるオンオフ過程の遅延作用がスイッチ
ングロスの増加に結び付かないようにしている。

【００３５】ドライバ１４は、場合によっては抵抗１５
と電界効果トランジスタ３のゲート間の直接接続によっ
て置き換えてもよい。但しこの直結によってスイッチン
グロスの増加の危険がない場合に限る。

【００３６】図２による変換装置においては、電界効果
トランジスタ１０の適時の遮断が微分回路１７，１８を
用いた制御レベルシフトによって達成される。

【００３７】図２による変換装置はほぼ図１による装置
と一致している。唯一の相違はＲＣ回路１３，１５とド
ライバ１４の代わりに微分回路が設けられていることで
ある。この微分回路は抵抗１７とコンデンサ１８とから
なる。抵抗１７は電界効果トランジスタ１０のゲート−
ソース区間に対して並列に設けられている。コンデンサ
１８は、制御回路９と電界効果トランジスタ１０のゲー
トとの間に設けられている。電界効果トランジスタ３の
ゲートは制御出力側ａに直接接続されている。

【００３８】図６のダイヤグラムに示されているように
制御電圧ＵＧ１０は微分回路１７，１８の作用によって
制御信号ＵＧ３に対してシフトしている。この制御信号
ＵＧ３はトランジスタ３をより小さい値の方向に直接制
御する。それにより電界効果トランジスタ１０は、遅れ
てスイッチオンされ、電界効果トランジスタ３よりも早
くなる。その結果はコンデンサ１１における電流測定電
圧の実質上理想的に蓄えられるピーク値となる。

【００３９】この手段によれば比較的僅かなコストで高
い効果が得られる。なぜなら実際には約１〜２Ｖの比較
的小さいレベル差が約１０Ｖの振幅となるからである。

【００４０】微分回路の時定数τ＝ＲＤ・ＣＤは、特に
それが予期クロック周波数よりもはるかに大きくなるよ
うに選定される。時定数が少なくともほぼ第１の電界効
果トランジスタ３のスイッチオン期間に相応するように
選定されるならば、任意のオンオフ比も統御できる。図
７と図８には、スイッチオン期間が比較的短くスイッチ
オフ期間が比較的長い場合のパルスダイヤグラムが示さ
れている。

【００４１】図１と図２による電力変換装置は、電子ス
イッチとしてそれぞれ１つの電界効果トランジスタ３，
１０を含んでいる。相応にこれらの電界効果トランジス
タの代わりに場合によっては別の方式の電子スイッチ、
例えばバイポーラトランジスタ又はいわゆるＩＧＢＴ
（Insulated Gate Bipolar Transistor）を用いてもよ
い。

【００４２】図１及び図２による電力変換装置では制御
装置（制御回路）９が使用されている。この装置の実際
値入力側ｂは電力変換装置の出力側に接続され、該装置
の制御出力側ａからはスイッチオンパルスが送出され
る。このスイッチオンパルスは出力電圧Ｕ２をそれぞれ
調整するために、電力変換装置の２つの電子スイッチを
それぞれ導通状態に制御する。図９〜図１１には制御回
路９の有利な実施例がそれぞれ示されている。

【００４３】図９による制御回路は、電圧制御器２６
と、パルス幅変調器２４と論理回路２３とドライバ２２
を有している。

【００４４】図９による制御回路９では、論理回路２３
とパルス幅変調器２４がクロック発生器２５によって一
緒に制御されている。その他に論理回路２３の遮断入力
側は、コンパレータ２１の出力側に接続されている。こ
のコンパレータ２１は目標電圧発生器２０の目標電圧Ｕ
Ｓと、コンデンサ１１に供給される電圧ＵＣ１と網電圧
発生器１９の網電圧からなる和電圧とを比較する。網電
圧発生器１９は場合によっては実際値分岐内に置く代わ
りに目標値分岐内に置いて、作動領域の相応の選択の際
に短絡に置き換えられてもよい。

【００４５】ドライバ２２の出力電圧ＵＧは、電界効果
トランジスタ３，１０のゲート−ソース区間に供給され
るスイッチオンパルスからなる。電圧Ｕｉは測定抵抗３
において降下し、電力変換装置の主回路を流れる電流ｉ
ｌに相応する。コンデンサ１１においては電圧ＵＣ１が
生じる。コンパレータ２１の出力電圧ＵＫＡは矩形パル
スの連続である。上昇エッジは遮断信号の開始を表わ
し、下降エッジはレリーズ信号の開始を表わす。電流ｉ
ｌの緩やかな上昇に起因する、パルス開始時のコンデン
サ１１の短期間の放電は実際には問題にならない。なぜ
なら電流ｉｌのピーク値は導通フェーズの終端にて初め
て生じ、遮断後は蓄えられ続けるからである。

【００４６】コンデンサ１１における電圧は比較器を用
いて評価される。網電圧源１９は外部同期網信号を供給
する。この信号は電圧ＵＣ１に重畳される。この同期網
信号の重畳によっては一方では所定の切換基準が得ら
れ、他方では低調波領域における安定性が高まる。

【００４７】短絡の場合に抑圧されるパルスの数は、最
小パルス幅と、図１又は図２による帰還ダイオード６の
オン電圧に依存する。

【００４８】図１０による制御回路では、図９における
コンパレータ２１の代わりに演算増幅器２７が設けられ
ている。演算増幅器２７の出力側と電圧制御器２６の出
力側はそれぞれ１つのダイオード３０ないし３１を介し
てパルス幅変調器２８の入力側に接続されている。それ
によりいわゆるトリガ制御部が得られる。ドライバ２２
はパルス幅変調器２８と直接接続されている。

【００４９】この実施例では増幅された制御分岐がパル
ス幅変調器２８を制御し、動作点を調整する。短絡の場
合には、演算増幅器２７によって増幅された制御分岐が
必要に応じてパルス幅変調器２８を複数の周期に対して
遮断し、それによって制限作用が完全に維持され得る。

【００５０】制御回路９の図９に示された実施形態は、
特に高周波電力変換装置の場合に有理である。過負荷の
場合には演算増幅器２７が制御分岐ＵＳ−ＵＣ１を増幅
し、電圧制御される発信器３２を低周波方向に制御す
る。すなわち電流パルスのスイッチオン期間は一定に保
たれる。しかしながら常時周波数が低減されることによ
り所望の均衡状態は、電力変換装置の出力側端子の短絡
の際にも得られる。

【００５１】図９，図１０又は図１１による制御回路９
を備えた、図１ないし図２に示された電力変換装置は、
非常に広い周波数領域において用いることができる。な
ぜなら電界効果トランジスタが約５〜２０ｎｓのスイッ
チング期間を有する比較的小さなＭＯＳトランジスタで
よく、非常に僅かな寄生キャパシタンス（例えば５ｐ
Ｆ）しか生じないからである。この場合スイッチング周
波数は約１〜２ＭＨｚになり得る。

【００５２】電力変換装置は一定のクロック周波数を有
する通電形ないし阻止形電力変換装置か又は周波数変調
形電力変換装置として構成されてもよい。

【００５３】重畳式の電圧制御（電流−モード電圧制
御）による電流制御部（この場合電流の目標値として電
圧制御器の出力信号が使用される）は、電流測定抵抗３
における測定信号を用いることによって可能である。な
ぜなら低抵抗な測定抵抗３における信号は、実質上の制
御期間においても実際に誤られることがないからであ
る。

【図面の簡単な説明】

【図１】ピーク値の整流と遅延素子を介したパワースイ
ッチの制御のための装置を備えた、クロック制御式電力
変換装置を示した図である。

【図２】微分回路を介して制御されるピーク値整流装置
を備えたクロック制御式電力変換装置を示した図であ
る。

【図３】公知の電力変換装置に対するパルスダイヤグラ
ムである。

【図４】図１による電力変換装置に対するパルスダイヤ
グラムである。

【図５】図４によるパルスダイヤグラムからの抜粋図で
ある。

【図６】図２による電力変換装置に対するパルスダイヤ
グラムである。

【図７】図２による電力変換装置に対する別のパルスダ
イヤグラムである。

【図８】図７によるパルスダイヤグラムからの抜粋図で
ある。

【図９】コンパレータによって制御可能なパルス幅変調
器を備えた制御回路を示した図である。

【図１０】トリガ制御方式で制御可能なパルス幅変調器
を備えた制御回路を示した図である。

【図１１】トリガ制御方式で制御可能な発信器を備えた
制御回路を示した図である。

【符号の説明】

３第１の電子スイッチ９制御回路１０第２の電子スイッチ１４ドライバ２１コンパレータ２２ドライバ２３論理回路２４パルス幅変調器２５クロック発生器２７演算増幅器

Claims

【特許請求の範囲】

【請求項１】電流制限付きクロック制御式電力変換装
置であって、第１の電子スイッチ(３)と、測定抵抗（２）と、ピーク
値整流装置とを有し、前記第１の電子スイッチ（３）は主回路内に配設され、
前記第１の電子スイッチ（３）の制御入力側は制御回路
（９）の出力側（ａ）に接続され、該制御回路（９）に
よって交互にオンオフ可能であり、前記測定抵抗(２)は前記第１の電子スイッチ（３）に直
列に設けられており、前記ピーク値整流装置は、測定抵抗（２）と、放電回路
（１２）を備えたコンデンサ（１１）との間に配設さ
れ、第１の電子スイッチ（３）のそれぞれの投入接続フ
ェーズ期間中に導通状態に制御可能な第２の電子スイッ
チ（１０）を有しており、前記第１の電子スイッチ
（３）は、制御回路（９）によってピーク値整流装置の
出力電圧（ＵＣ１）に依存して、主回路を流れるパルス
電流を制限するように制御可能である、電力変換装置に
おいて、制御回路（９）の出力側と、前記２つの電子スイッチ
（３，１０）の制御入力側との間にパルス処理装置が配
設されており、該パルス処理装置は、第２の電子スイッ
チ（１０）が遅くとも第１の電子スイッチ（３）と同時
に遮断状態へ移行されるように時間的にずらされた及び
／又は成形されたパルスを前記２つの電子スイッチ
（３，１０）に送出することを特徴とする、電流制限付
き電力変換装置。
【請求項２】前記第２の電子スイッチ（１０）の制御
入力側は、制御回路（９）の出力側に直接接続されてお
り、前記制御回路（９）の出力側（ａ）と前記第１の電
子スイッチ（３）の制御入力側との間には、遅延回路
（１３，１５）が配設されている、請求項１記載の電流
制限付き電力変換装置。
【請求項３】前記遅延回路は、１つのＲＣ回路（１
３，１５）によって形成されており、前記ＲＣ回路の抵
抗（１５）は制御回路（９）の出力側と第１の電子スイ
ッチ（３）の制御入力側との間に設けられ、前記ＲＣ回
路のコンデンサ（１３）は、第１の電子スイッチ（３）
の制御入力側に対して並列に設けられている、請求項２
記載の電流制限付き電力変換装置。
【請求項４】前記ＲＣ回路(１３，１５)の時定数は、
第２の電子スイッチ（１０）が第１の電子スイッチ
（３）よりも早い時点で確実に遮断状態に切換移行され
るように選定されている、請求項３記載の電流制限付き
電力変換装置。
【請求項５】前記第１の電子スイッチ（３）はドライ
バ（１４）を備えており、さらに前記第１の電子スイッ
チ（３）の制御区間と、入力側及び出力側からなるドラ
イバ（１４）の端子対（ｅ，ｆ）とから形成される直列
回路が前記ＲＣ回路（１３，１５）のコンデンサ（１
３）に対して並列に設けられている、請求項２〜４いず
れか１項記載の電流制限付き電力変換装置。
【請求項６】前記制御回路（９）と前記第２の電子ス
イッチ（１０）の制御入力側との間に微分回路（１７，
１８）が配設されている、請求項１記載の電流制限付き
電力変換装置。
【請求項７】前記微分回路（１７，１８）の時定数
は、予測されるべき最大のパルス繰返し周波数よりも遥
かに大きくなるように選定され、前記パルス繰返し周波
数でもってスイッチオンパルスが順次連続する、請求項
６記載の電流制限付き電力変換装置。
【請求項８】前記微分回路（１７，１８）の時定数
は、少なくともほぼ前記第１の電子スイッチ（３）のス
イッチオン期間に相応するように選定される、請求項７
記載の電流制限付き電力変換装置。
【請求項９】前記２つの電子スイッチ（３，１０）
は、同じ導電性タイプの電界効果トランジスタであり、
前記２つの電界効果トランジスタの同種の端子（ソー
ス）と電流測定抵抗（２）は相互に接続されており、前
記２つの電界効果トランジスタ（３，１０）のゲート電
極はパルス処理装置に接続されている、請求項８記載の
電流制限付き電力変換装置。