JPH08275383A - 突入電流防止回路 - Google Patents
突入電流防止回路Info
- Publication number
- JPH08275383A JPH08275383A JP7069232A JP6923295A JPH08275383A JP H08275383 A JPH08275383 A JP H08275383A JP 7069232 A JP7069232 A JP 7069232A JP 6923295 A JP6923295 A JP 6923295A JP H08275383 A JPH08275383 A JP H08275383A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- pulse signal
- frequency pulse
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】小形化に有利で、ETSI等の規格に容易に適
合可能な電源回路に用いる突入電流防止回路を提供す
る。 【構成】発振回路7は、入力電圧を印加すると同時に高
周波パルス信号を出力する。駆動回路6は、高周波パル
ス信号を入力し制御電圧を出力する。MOSFET5
は、制御電圧に従って入力電圧をスイッチングする。ス
イッチングされた入力電圧がコイル8へ加わるとMOS
FET5の導通期間のみMOSFET5に電流が流れ、
コンデンサ10を充電する。MOSFET5の非導通期
間は、コンデンサ10への充電は停止しコイル8の電流
は、コイル8とダイオード9を循環しながら減少する。
前記高周波パルス信号毎にコンデンサ10が充電され、
この充電電流のピーク値Ipは徐々に小さくなり、コン
デンサ10の充電完了で0となる。この電流のピーク値
Ipを包絡する曲線が突入電流の波形となる。
合可能な電源回路に用いる突入電流防止回路を提供す
る。 【構成】発振回路7は、入力電圧を印加すると同時に高
周波パルス信号を出力する。駆動回路6は、高周波パル
ス信号を入力し制御電圧を出力する。MOSFET5
は、制御電圧に従って入力電圧をスイッチングする。ス
イッチングされた入力電圧がコイル8へ加わるとMOS
FET5の導通期間のみMOSFET5に電流が流れ、
コンデンサ10を充電する。MOSFET5の非導通期
間は、コンデンサ10への充電は停止しコイル8の電流
は、コイル8とダイオード9を循環しながら減少する。
前記高周波パルス信号毎にコンデンサ10が充電され、
この充電電流のピーク値Ipは徐々に小さくなり、コン
デンサ10の充電完了で0となる。この電流のピーク値
Ipを包絡する曲線が突入電流の波形となる。
Description
【0001】
【産業上の利用分野】本発明は突入電流防止回路に関
し、特に電源回路用突入電流防止回路に関する。
し、特に電源回路用突入電流防止回路に関する。
【0002】
【従来の技術】電子機器等に用いる電源回路は、瞬時的
な突入電流が与えられると不安定な電圧を出力し、この
電源回路を用いている電子機器等を誤動作させる恐れが
ある。このため、従来種々の突入電流防止回路が提案さ
れている。
な突入電流が与えられると不安定な電圧を出力し、この
電源回路を用いている電子機器等を誤動作させる恐れが
ある。このため、従来種々の突入電流防止回路が提案さ
れている。
【0003】図5は、従来の突入電流防止回路の一例を
示すブロック図である。同図の突入電流防止回路は、電
源入力端子1に接続された抵抗15と、抵抗15に並列
に接続されたリレーの接点16と、リレーの接点16を
駆動する駆動回路17とから構成され、抵抗15の一端
が電源部12へ導かれ電源部12内のコンデンサ10と
電源回路11の入力ラインへ接続されている。
示すブロック図である。同図の突入電流防止回路は、電
源入力端子1に接続された抵抗15と、抵抗15に並列
に接続されたリレーの接点16と、リレーの接点16を
駆動する駆動回路17とから構成され、抵抗15の一端
が電源部12へ導かれ電源部12内のコンデンサ10と
電源回路11の入力ラインへ接続されている。
【0004】入力電圧が電源入力端子1,2間に加えら
れた直後は、リレーの接点16が駆動回路17により開
状態になるように制御されるため、電源入力端子1とコ
ンデンサ10との間に抵抗15が接続されることとな
る。このため、入力電流は、この抵抗15を介してコン
デンサ10を充電することになり、この結果、突入電流
が防止される。
れた直後は、リレーの接点16が駆動回路17により開
状態になるように制御されるため、電源入力端子1とコ
ンデンサ10との間に抵抗15が接続されることとな
る。このため、入力電流は、この抵抗15を介してコン
デンサ10を充電することになり、この結果、突入電流
が防止される。
【0005】図6は、他の従来の突入電流防止回路の例
を示すブロック図である。同図の突入電流防止回路は、
図5の抵抗15及びリレーの接点16の代りにMOSF
ET18を用いリレーの接点16を駆動する駆動回路1
7の替わりにMOSFET18を駆動する駆動回路19
を用いて構成され、MOSFET18のソースが電源入
力端子1に、ドレインが電源部12内のコンデンサ10
と電源回路11の入力ラインにそれぞれ接続されてい
る。
を示すブロック図である。同図の突入電流防止回路は、
図5の抵抗15及びリレーの接点16の代りにMOSF
ET18を用いリレーの接点16を駆動する駆動回路1
7の替わりにMOSFET18を駆動する駆動回路19
を用いて構成され、MOSFET18のソースが電源入
力端子1に、ドレインが電源部12内のコンデンサ10
と電源回路11の入力ラインにそれぞれ接続されてい
る。
【0006】入力電圧が電源入力端子1,2間に加えら
れた直後は、MOSFET18のドレインとソース間の
抵抗値を制御する駆動回路19によりMOSFET18
は、非導通となるように制御される。この後、駆動回路
19によりMOSFET18は、そのゲート電圧が徐々
に上昇され、MOSFET18のドレインとソース間の
抵抗値がゆっくり低下するように制御される。
れた直後は、MOSFET18のドレインとソース間の
抵抗値を制御する駆動回路19によりMOSFET18
は、非導通となるように制御される。この後、駆動回路
19によりMOSFET18は、そのゲート電圧が徐々
に上昇され、MOSFET18のドレインとソース間の
抵抗値がゆっくり低下するように制御される。
【0007】このため、MOSFET18のドレインと
ソース間の抵抗値が十分高い状態の内に入力電流による
コンデンサ10への充電が完了するように駆動回路19
を設定することにより突入電流が防止される。
ソース間の抵抗値が十分高い状態の内に入力電流による
コンデンサ10への充電が完了するように駆動回路19
を設定することにより突入電流が防止される。
【0008】
【発明が解決しようとする課題】上述した図5の従来の
突入電流防止回路は、入力電圧印加時の突入電流を防止
するために抵抗を用いている。この抵抗で発熱があり、
その許容損失を考慮すると抵抗の形状を大きくする必要
があるため、突入電流防止回路の小形化に不利であっ
た。
突入電流防止回路は、入力電圧印加時の突入電流を防止
するために抵抗を用いている。この抵抗で発熱があり、
その許容損失を考慮すると抵抗の形状を大きくする必要
があるため、突入電流防止回路の小形化に不利であっ
た。
【0009】また、図6の突入電流防止回路は、入力電
圧印加時の突入電流の防止に抵抗ではなくMOSFET
18を使用している。このため、小形化には有利である
が、入力電圧を印加した後駆動回路19によりMOSF
ET18のドレインとソース間の抵抗値をゆっくり低下
させることにより入力電流を徐々に大きくするよう制御
するため、図7のETSI規格における突入電流に示す
ように、入力電圧印加直後に大きな電流(0.1sec
後に最大電流の90%、0.2sec後に最大電流の6
5%)を流す特性のETSI(European Te
lecommnicatons Standards
Institlte)等の規格への適合は困難であっ
た。
圧印加時の突入電流の防止に抵抗ではなくMOSFET
18を使用している。このため、小形化には有利である
が、入力電圧を印加した後駆動回路19によりMOSF
ET18のドレインとソース間の抵抗値をゆっくり低下
させることにより入力電流を徐々に大きくするよう制御
するため、図7のETSI規格における突入電流に示す
ように、入力電圧印加直後に大きな電流(0.1sec
後に最大電流の90%、0.2sec後に最大電流の6
5%)を流す特性のETSI(European Te
lecommnicatons Standards
Institlte)等の規格への適合は困難であっ
た。
【0010】本発明の目的はこのような従来の欠点を除
去するためMOSFETまたはバイポーラトランジスタ
とコイルとダイオードとを用いて突入電流の波形を変え
ることにより、入力電圧印加直後に大きな電流を流す特
性のETSI等の規格へ適合し、更に抵抗を用いないこ
とにより小型化に有利な突入電流防止回路を提供するこ
とにある。
去するためMOSFETまたはバイポーラトランジスタ
とコイルとダイオードとを用いて突入電流の波形を変え
ることにより、入力電圧印加直後に大きな電流を流す特
性のETSI等の規格へ適合し、更に抵抗を用いないこ
とにより小型化に有利な突入電流防止回路を提供するこ
とにある。
【0011】
【課題を解決するための手段】本発明の突入電流防止回
路は、入力ラインとアースとの間に設けたフィルタ用コ
ンデンサに接続した電源回路のための突入電流防止回路
において、電源入力端子に入力電圧が印加されるとパル
ス幅と周波数とを一定にするかまたは変化させて高周波
パルス信号を出力するとともにある一定時間経過後に前
記高周波パルス信号の発信を停止する発振回路と、第一
の出力端子と第二の出力端子とを有し前記発振回路から
前記高周波パルス信号を受けてこの高周波パルス信号と
同期してそれら端子間に制御電圧を出力する駆動回路
と、前記電源入力端子と前記駆動回路の第一の出力端子
とに接続したソースと前記駆動回路の第二の出力端子に
接続したゲートとドレインとを有し前記駆動回路の出力
である制御電圧に従って導通または非導通となるMOS
FETと、前記MOSFETのドレインと一端を接続し
他端を前記電源回路の入力ラインに接続したコイルと、
前記コイルと並列接続するよう前記MOSFETのドレ
インに接続したカソードと前記電源回路の入力ラインに
接続したアノードとを有するダイオードとを備えて構成
されている。
路は、入力ラインとアースとの間に設けたフィルタ用コ
ンデンサに接続した電源回路のための突入電流防止回路
において、電源入力端子に入力電圧が印加されるとパル
ス幅と周波数とを一定にするかまたは変化させて高周波
パルス信号を出力するとともにある一定時間経過後に前
記高周波パルス信号の発信を停止する発振回路と、第一
の出力端子と第二の出力端子とを有し前記発振回路から
前記高周波パルス信号を受けてこの高周波パルス信号と
同期してそれら端子間に制御電圧を出力する駆動回路
と、前記電源入力端子と前記駆動回路の第一の出力端子
とに接続したソースと前記駆動回路の第二の出力端子に
接続したゲートとドレインとを有し前記駆動回路の出力
である制御電圧に従って導通または非導通となるMOS
FETと、前記MOSFETのドレインと一端を接続し
他端を前記電源回路の入力ラインに接続したコイルと、
前記コイルと並列接続するよう前記MOSFETのドレ
インに接続したカソードと前記電源回路の入力ラインに
接続したアノードとを有するダイオードとを備えて構成
されている。
【0012】また、本発明の突入電流防止回路は、入力
ラインとアースとの間に設けたフィルタ用コンデンサに
接続した電源回路のための突入電流防止回路において、
電源入力端子に入力電圧が印加されるとパルス幅と周波
数とを一定にするかまたは変化させて高周波パルス信号
を出力するとともにある一定時間経過後に前記高周波パ
ルス信号の発信を停止する発振回路と、第一の出力端子
と第二の出力端子とを有し前記発振回路から前記高周波
パルス信号を受けてこの高周波パルス信号と同期してそ
れら端子間に制御電圧を出力する駆動回路と、前記電源
入力端子に接続したコレクタと前記駆動回路の第一の出
力端子に接続したベースと前記駆動回路の第二の出力端
子に接続したエミッタとを有し前記駆動回路の出力であ
る制御電圧に従って導通または非導通となるバイポーラ
トランジスタと、前記バイポーラトランジスタのエミッ
タと一端を接続し他端を前記電源回路の入力ラインに接
続したコイルと、前記コイルと並列接続するよう前記バ
イポーラトランジスタのエミッタに接続したカソードと
前記電源回路の入力ラインに接続したアノードとを有す
るダイオードとを備えて構成されている。
ラインとアースとの間に設けたフィルタ用コンデンサに
接続した電源回路のための突入電流防止回路において、
電源入力端子に入力電圧が印加されるとパルス幅と周波
数とを一定にするかまたは変化させて高周波パルス信号
を出力するとともにある一定時間経過後に前記高周波パ
ルス信号の発信を停止する発振回路と、第一の出力端子
と第二の出力端子とを有し前記発振回路から前記高周波
パルス信号を受けてこの高周波パルス信号と同期してそ
れら端子間に制御電圧を出力する駆動回路と、前記電源
入力端子に接続したコレクタと前記駆動回路の第一の出
力端子に接続したベースと前記駆動回路の第二の出力端
子に接続したエミッタとを有し前記駆動回路の出力であ
る制御電圧に従って導通または非導通となるバイポーラ
トランジスタと、前記バイポーラトランジスタのエミッ
タと一端を接続し他端を前記電源回路の入力ラインに接
続したコイルと、前記コイルと並列接続するよう前記バ
イポーラトランジスタのエミッタに接続したカソードと
前記電源回路の入力ラインに接続したアノードとを有す
るダイオードとを備えて構成されている。
【0013】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【0014】図1は、本発明の突入電流防止回路の一実
施例を示すブロック図である。図1には、本実施例の突
入電流防止回路と、この突入電流防止回路に接続される
電源部12とが示してある。図1に示す本実施例の突入
電流防止回路は、電源入力端子1,2間に入力電圧を印
加すると高周波パルス発信を開始しそのパルス幅と周波
数を一定にするかまたは変化させて高周波パルス信号を
出力し、ある一定時間経過後に高周波パルス信号がHI
GHレベルの状態で停止する発振回路7と、発振回路7
から高周波パルス信号を受けてこの高周波パルス信号と
同期して第一の出力端子61と第二の出力端子62間に
制御電圧を出力する駆動回路6と、前記電源入力端子1
と前記駆動回路6の第一の出力端子61とをソースにま
た前記駆動回路6の第二の出力端子62をゲートにそれ
ぞれ接続し前記駆動回路6の出力である制御電圧に従っ
て導通または非導通となるMOSFET5と、MOSF
ET5のドレインと一端を接続し他端を前記電源部12
の入力ラインに接続したコイル8と、コイル8と並列接
続するよう前記MOSFET5のドレインに接続したカ
ソードと前記電源部12の入力ラインに接続したアノー
ドとを有するダイオード9とにより構成されている。前
記電源部12は入力ラインとアース間に設けたフィルタ
用コンデンサ10と、入力ラインに接続された電源回路
11とにより構成されている。
施例を示すブロック図である。図1には、本実施例の突
入電流防止回路と、この突入電流防止回路に接続される
電源部12とが示してある。図1に示す本実施例の突入
電流防止回路は、電源入力端子1,2間に入力電圧を印
加すると高周波パルス発信を開始しそのパルス幅と周波
数を一定にするかまたは変化させて高周波パルス信号を
出力し、ある一定時間経過後に高周波パルス信号がHI
GHレベルの状態で停止する発振回路7と、発振回路7
から高周波パルス信号を受けてこの高周波パルス信号と
同期して第一の出力端子61と第二の出力端子62間に
制御電圧を出力する駆動回路6と、前記電源入力端子1
と前記駆動回路6の第一の出力端子61とをソースにま
た前記駆動回路6の第二の出力端子62をゲートにそれ
ぞれ接続し前記駆動回路6の出力である制御電圧に従っ
て導通または非導通となるMOSFET5と、MOSF
ET5のドレインと一端を接続し他端を前記電源部12
の入力ラインに接続したコイル8と、コイル8と並列接
続するよう前記MOSFET5のドレインに接続したカ
ソードと前記電源部12の入力ラインに接続したアノー
ドとを有するダイオード9とにより構成されている。前
記電源部12は入力ラインとアース間に設けたフィルタ
用コンデンサ10と、入力ラインに接続された電源回路
11とにより構成されている。
【0015】次に、本発明の突入電流防止回路の動作を
図3,図4を参照して説明する。
図3,図4を参照して説明する。
【0016】図3は、発振回路7の出力である高周波パ
ルス信号と、MOSFET5に流れる電流との関係を示
した図で、(A)は発振回路7の出力(tは時間、Vは
電圧、Tはパルス幅)、(B)はMOSFET5に流れ
る電流(tは時間、Iは電流、aは波形の傾き、Ipは
パルス幅Tの期間の電流の最大値)、をそれぞれ示して
いる。
ルス信号と、MOSFET5に流れる電流との関係を示
した図で、(A)は発振回路7の出力(tは時間、Vは
電圧、Tはパルス幅)、(B)はMOSFET5に流れ
る電流(tは時間、Iは電流、aは波形の傾き、Ipは
パルス幅Tの期間の電流の最大値)、をそれぞれ示して
いる。
【0017】図4は、発振回路7の出力と、突入電流を
時間軸方向に拡大した突入電流拡大波形と、電源部に流
れ込む電源部入力電流との関係を示した図で、(A)は
発振回路7の出力(tは時間、Vは電圧、Tはパルス
幅、t1はコンデンサ10の充電完了時間、t2は発振
回路7が発信を停止し出力をHIGH状態でホールドす
る時間)、(B)は突入電流拡大波形(tは時間、Iは
電流、aは波形の傾き、Ipはパルス幅Tの期間の電流
の最大値)、(C)は電源部入力電流(tは時間、Iは
電流、t3は電源回路が起動する時間)、をそれぞれ示
している。
時間軸方向に拡大した突入電流拡大波形と、電源部に流
れ込む電源部入力電流との関係を示した図で、(A)は
発振回路7の出力(tは時間、Vは電圧、Tはパルス
幅、t1はコンデンサ10の充電完了時間、t2は発振
回路7が発信を停止し出力をHIGH状態でホールドす
る時間)、(B)は突入電流拡大波形(tは時間、Iは
電流、aは波形の傾き、Ipはパルス幅Tの期間の電流
の最大値)、(C)は電源部入力電流(tは時間、Iは
電流、t3は電源回路が起動する時間)、をそれぞれ示
している。
【0018】図1で、発振回路7は、電源入力端子1,
2に入力電圧を印加すると同時に高周波パルス発信を開
始し、予め設定したパルス幅および発信周期の高周波パ
ルス信号を駆動回路6に出力する。駆動回路6は、発振
回路7から高周波パルス信号を入力しこの高周波パルス
信号と同期して第一の出力端子61と第二の出力端子6
2間に前記入力電圧をスイッチングするための制御電圧
をMOSFET5に出力する。MOSFET5は、駆動
回路6の出力である制御電圧に従って導通あるいは非導
通し前記入力電圧をスイッチングする。
2に入力電圧を印加すると同時に高周波パルス発信を開
始し、予め設定したパルス幅および発信周期の高周波パ
ルス信号を駆動回路6に出力する。駆動回路6は、発振
回路7から高周波パルス信号を入力しこの高周波パルス
信号と同期して第一の出力端子61と第二の出力端子6
2間に前記入力電圧をスイッチングするための制御電圧
をMOSFET5に出力する。MOSFET5は、駆動
回路6の出力である制御電圧に従って導通あるいは非導
通し前記入力電圧をスイッチングする。
【0019】このスイッチングされた入力電圧がコイル
8へ加わるとMOSFET5の導通時間が短かくコイル
8のインダクタンスが大きい場合、図3のように、MO
SFET5の導通期間(発振回路7の出力がHIGH状
態の期間)のみMOSFET5に電流が流れ、この電流
が時間軸に対して直線的に増加しコンデンサ10を充電
する。MOSFET5の非導通期間はコイル8への入力
電圧が遮断されMOSFET5に流れる電流が0となる
ため、コンデンサ10への充電は停止しコイル8の電流
はダイオード9を流れ、コイル8とダイオード9を循環
しながら減少する。
8へ加わるとMOSFET5の導通時間が短かくコイル
8のインダクタンスが大きい場合、図3のように、MO
SFET5の導通期間(発振回路7の出力がHIGH状
態の期間)のみMOSFET5に電流が流れ、この電流
が時間軸に対して直線的に増加しコンデンサ10を充電
する。MOSFET5の非導通期間はコイル8への入力
電圧が遮断されMOSFET5に流れる電流が0となる
ため、コンデンサ10への充電は停止しコイル8の電流
はダイオード9を流れ、コイル8とダイオード9を循環
しながら減少する。
【0020】ここで、発振回路7の出力である高周波パ
ルス信号の1回のパルス信号において、コンデンサ10
に流れる(MOSFET5に流れる)電流のピーク値I
pをもとめてみる。
ルス信号の1回のパルス信号において、コンデンサ10
に流れる(MOSFET5に流れる)電流のピーク値I
pをもとめてみる。
【0021】コイル8に流れる電流をi、コイル8のイ
ンダクタンスをLとすると、コイルの両端に発生する電
圧はVL=L・(di/dt)となる。このため、高周
波パルス信号のパルス幅Tが短時間の場合、di=I
p,VL=Vin−Vc(Vin:入力電圧,Vc:コ
ンデンサ10の前回の高周波パルス信号期間での充電後
の電圧),dt=Tと置け、パルス幅Tの期間での電流
のピーク値は Ip=a・T ここでa=(Vin−Vc)/L ・・・・・(1) となる。
ンダクタンスをLとすると、コイルの両端に発生する電
圧はVL=L・(di/dt)となる。このため、高周
波パルス信号のパルス幅Tが短時間の場合、di=I
p,VL=Vin−Vc(Vin:入力電圧,Vc:コ
ンデンサ10の前回の高周波パルス信号期間での充電後
の電圧),dt=Tと置け、パルス幅Tの期間での電流
のピーク値は Ip=a・T ここでa=(Vin−Vc)/L ・・・・・(1) となる。
【0022】従って、図3(B)の波形のピーク値はI
p=a・T ここでa=(Vin−Vc)/Lとなる。
p=a・T ここでa=(Vin−Vc)/Lとなる。
【0023】発振回路7の出力である高周波パルス信号
毎にコンデンサ10が充電されコンデンサ10の電圧V
cが増加するので、(Vin−Vc)の値がそのたびに
減少し、MOSFET5に流れる電流のピーク値Ipは
徐々に小となり、コンデンサ10の充電完了(Vin=
Vc)の時点t1で0となる。この電流のピーク値Ip
を包絡する曲線が図4(C)中のおおまかな突入電流の
波形となる。その後、t2の時点で発振回路7は出力を
HIGH状態とし発信を停止し、t3の時点で電源回路
が起動し、電源部に定常電流が流れる。
毎にコンデンサ10が充電されコンデンサ10の電圧V
cが増加するので、(Vin−Vc)の値がそのたびに
減少し、MOSFET5に流れる電流のピーク値Ipは
徐々に小となり、コンデンサ10の充電完了(Vin=
Vc)の時点t1で0となる。この電流のピーク値Ip
を包絡する曲線が図4(C)中のおおまかな突入電流の
波形となる。その後、t2の時点で発振回路7は出力を
HIGH状態とし発信を停止し、t3の時点で電源回路
が起動し、電源部に定常電流が流れる。
【0024】以上のように、図4では発振回路7の発振
周期やパルス幅Tが一定の場合の動作を説明したが、こ
れらを変化させることで、突入電流の波形を変ることが
可能となる。また、突入電流防止回路を小型化するため
コイル8の形状を小さくする場合コイル8のインダクタ
ンスLが小となり、図4の(B)に示す波形の傾きaが
大となるが、この場合は発振周期を大にし電流のピーク
値Ipを包絡する点を細かくとれば前述と同様に発振回
路7の発振周期やパルス幅Tを変更させることにより、
突入電流の波形を変ることが可能となる。
周期やパルス幅Tが一定の場合の動作を説明したが、こ
れらを変化させることで、突入電流の波形を変ることが
可能となる。また、突入電流防止回路を小型化するため
コイル8の形状を小さくする場合コイル8のインダクタ
ンスLが小となり、図4の(B)に示す波形の傾きaが
大となるが、この場合は発振周期を大にし電流のピーク
値Ipを包絡する点を細かくとれば前述と同様に発振回
路7の発振周期やパルス幅Tを変更させることにより、
突入電流の波形を変ることが可能となる。
【0025】従って、突入電流の波形を図7の波形に適
合するように発振回路7の発振周期やパルス幅Tを設定
することによりETSIの規格に適合が可能となる。ま
た、抵抗を用いていないので小型化にも有利である。
合するように発振回路7の発振周期やパルス幅Tを設定
することによりETSIの規格に適合が可能となる。ま
た、抵抗を用いていないので小型化にも有利である。
【0026】図2は、本発明の突入電流防止回路の他の
実施例を示すブロック図である。同図は、図1のMOS
FET5の代りにバイポーラトランジスタ13を、また
駆動回路6の代りにバイポーラトランジスタ13を駆動
する駆動回路14を使用した例であり、前記電源入力端
子1をバイポーラトランジスタ13のコレクタに、前記
コイル8の一端をバイポーラトランジスタ13のエミッ
タに、また駆動回路14の第一の出力端子141をベー
スに、第二の出力端子142をエミッタにそれぞれ接続
して構成されている。従って、図2の本発明の突入電流
防止回路は、図1の一部の構成要素とその接続を若干変
更したのみであり、その動作は前述した図1の本発明の
突入電流防止回路の動作と全く同様である。
実施例を示すブロック図である。同図は、図1のMOS
FET5の代りにバイポーラトランジスタ13を、また
駆動回路6の代りにバイポーラトランジスタ13を駆動
する駆動回路14を使用した例であり、前記電源入力端
子1をバイポーラトランジスタ13のコレクタに、前記
コイル8の一端をバイポーラトランジスタ13のエミッ
タに、また駆動回路14の第一の出力端子141をベー
スに、第二の出力端子142をエミッタにそれぞれ接続
して構成されている。従って、図2の本発明の突入電流
防止回路は、図1の一部の構成要素とその接続を若干変
更したのみであり、その動作は前述した図1の本発明の
突入電流防止回路の動作と全く同様である。
【0027】以上の説明では、発振回路7の出力がHI
GH状態のときMOSFET5またはバイポーラトラン
ジスタ13が導通しLOW状態のとき非導通となり、t
3の時点に発振回路7は出力をHIGH状態とし発信を
停止するとしたが、HIGH状態とLOW状態とを逆に
してもよい。
GH状態のときMOSFET5またはバイポーラトラン
ジスタ13が導通しLOW状態のとき非導通となり、t
3の時点に発振回路7は出力をHIGH状態とし発信を
停止するとしたが、HIGH状態とLOW状態とを逆に
してもよい。
【0028】
【発明の効果】以上説明したように、本発明の突入電流
防止回路によれば、突入電流を防止するための抵抗を用
いる必要がないため、突入電流防止回路を小形化でき、
更にMOSFETまたはバイポーラトランジスタとコイ
ルとダイオードとにより入力電圧をスイッチングしスイ
ッチング時間内での突入電流の最大値を包絡することに
より、突入電流の波形を変えることができるので、入力
電圧印加直後に大きな電流を流す特性のETSI等の規
格への適合も可能となる。
防止回路によれば、突入電流を防止するための抵抗を用
いる必要がないため、突入電流防止回路を小形化でき、
更にMOSFETまたはバイポーラトランジスタとコイ
ルとダイオードとにより入力電圧をスイッチングしスイ
ッチング時間内での突入電流の最大値を包絡することに
より、突入電流の波形を変えることができるので、入力
電圧印加直後に大きな電流を流す特性のETSI等の規
格への適合も可能となる。
【図1】本発明の突入電流防止回路の一実施例を示すブ
ロック図
ロック図
【図2】本発明の突入電流防止回路の他の実施例を示す
ブロック図
ブロック図
【図3】本発明の突入電流防止回路の発信回路7とMO
SFET5に流れる電流の関係を示す波形図
SFET5に流れる電流の関係を示す波形図
【図4】本発明の突入電流防止回路の一実施例の波形図
【図5】従来例の突入電流防止回路のブロック図
【図6】他の従来例の突入電流防止回路のブロック図
【図7】ETSI規格における突入電流を示す図
1 電源入力端子 2 グランド側の電源入力端子 3 出力端子 4 グランド側の出力端子 5 MOSFET 6 駆動回路 7 発振回路 8 コイル 9 ダイオード 10 コンデンサ 11 電源回路 12 電源部 13 バイポーラトランジスタ 14 駆動回路 15 抵抗 16 リレーの接点 17 駆動回路 18 MOSFET 19 駆動回路 61 駆動回路6の第1の出力端子 62 駆動回路6の第2の出力端子 141 駆動回路14の第1の出力端子 142 駆動回路14の第2の出力端子
Claims (2)
- 【請求項1】 入力ラインとアースとの間に設けたフィ
ルタ用コンデンサに接続した電源回路のための突入電流
防止回路において、 電源入力端子に入力電圧が印加されるとパルス幅と周波
数とを一定にするかまたは変化させて高周波パルス信号
を出力するとともにある一定時間経過後に前記高周波パ
ルス信号の発信を停止する発振回路と、 第一の出力端子と第二の出力端子とを有し前記発振回路
から前記高周波パルス信号を受けてこの高周波パルス信
号と同期してそれら端子間に制御電圧を出力する駆動回
路と、 前記電源入力端子と前記駆動回路の第一の出力端子とに
接続したソースと前記駆動回路の第二の出力端子に接続
したゲートとドレインとを有し前記駆動回路の出力であ
る制御電圧に従って導通または非導通となるMOSFE
Tと、 前記MOSFETのドレインと一端を接続し他端を前記
電源回路の入力ラインに接続したコイルと、 前記コイルと並列接続するよう前記MOSFETのドレ
インに接続したカソードと前記電源回路の入力ラインに
接続したアノードとを有するダイオードとを備えたこと
を特徴とする突入電流防止回路。 - 【請求項2】 入力ラインとアースとの間に設けたフィ
ルタ用コンデンサに接続した電源回路のための突入電流
防止回路において、 電源入力端子に入力電圧が印加されるとパルス幅と周波
数とを一定にするかまたは変化させて高周波パルス信号
を出力するとともにある一定時間経過後に前記高周波パ
ルス信号の発信を停止する発振回路と、 第一の出力端子と第二の出力端子とを有し前記発振回路
から前記高周波パルス信号を受けてこの高周波パルス信
号と同期してそれら端子間に制御電圧を出力する駆動回
路と、 前記電源入力端子に接続したコレクタと前記駆動回路の
第一の出力端子に接続したベースと前記駆動回路の第二
の出力端子に接続したエミッタとを有し前記駆動回路の
出力である制御電圧に従って導通または非導通となるバ
イポーラトランジスタと、 前記バイポーラトランジスタのエミッタと一端を接続し
他端を前記電源回路の入力ラインに接続したコイルと、 前記コイルと並列接続するよう前記バイポーラトランジ
スタのエミッタに接続したカソードと前記電源回路の入
力ラインに接続したアノードとを有するダイオードとを
備えたことを特徴とする突入電流防止回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7069232A JPH08275383A (ja) | 1995-03-28 | 1995-03-28 | 突入電流防止回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7069232A JPH08275383A (ja) | 1995-03-28 | 1995-03-28 | 突入電流防止回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08275383A true JPH08275383A (ja) | 1996-10-18 |
Family
ID=13396793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7069232A Pending JPH08275383A (ja) | 1995-03-28 | 1995-03-28 | 突入電流防止回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08275383A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015125793A1 (ja) * | 2014-02-18 | 2015-08-27 | 矢崎総業株式会社 | 突入電流抑制回路 |
DE102016201506A1 (de) | 2015-02-04 | 2016-08-04 | Yazaki Corporation | Einschaltstrom-Unterdrückungsschaltung |
US10381847B2 (en) | 2016-11-07 | 2019-08-13 | Samsung Sdi Co., Ltd. | Battery pack and vacuum cleaner including the same |
EP3751737A1 (de) * | 2019-06-13 | 2020-12-16 | GEZE GmbH | Türöffner |
WO2024018710A1 (ja) * | 2022-07-20 | 2024-01-25 | Kyb株式会社 | 電源制御回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02131322A (ja) * | 1988-11-04 | 1990-05-21 | Fujitsu Ltd | 過電流保護回路 |
JPH06284564A (ja) * | 1993-03-30 | 1994-10-07 | Jidosha Kiki Co Ltd | 負荷駆動回路の過電流保護装置 |
-
1995
- 1995-03-28 JP JP7069232A patent/JPH08275383A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02131322A (ja) * | 1988-11-04 | 1990-05-21 | Fujitsu Ltd | 過電流保護回路 |
JPH06284564A (ja) * | 1993-03-30 | 1994-10-07 | Jidosha Kiki Co Ltd | 負荷駆動回路の過電流保護装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015125793A1 (ja) * | 2014-02-18 | 2015-08-27 | 矢崎総業株式会社 | 突入電流抑制回路 |
CN105917540A (zh) * | 2014-02-18 | 2016-08-31 | 矢崎总业株式会社 | 浪涌电流抑制电路 |
DE102016201506A1 (de) | 2015-02-04 | 2016-08-04 | Yazaki Corporation | Einschaltstrom-Unterdrückungsschaltung |
JP2016144351A (ja) * | 2015-02-04 | 2016-08-08 | 矢崎総業株式会社 | 突入電流抑制回路 |
US10128651B2 (en) | 2015-02-04 | 2018-11-13 | Yazaki Corporation | Inrush current inhibiting circuit including a control part that controls a switching element |
DE102016201506B4 (de) * | 2015-02-04 | 2019-11-28 | Yazaki Corporation | Einschaltstrom-Unterdrückungsschaltung |
US10381847B2 (en) | 2016-11-07 | 2019-08-13 | Samsung Sdi Co., Ltd. | Battery pack and vacuum cleaner including the same |
EP3751737A1 (de) * | 2019-06-13 | 2020-12-16 | GEZE GmbH | Türöffner |
WO2024018710A1 (ja) * | 2022-07-20 | 2024-01-25 | Kyb株式会社 | 電源制御回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5479089A (en) | Power converter apparatus having instantaneous commutation switching system | |
US6081432A (en) | Active reset forward converter employing synchronous rectifiers | |
US6856525B2 (en) | Apparatus and method for controlling voltage regulator and power supply apparatus | |
JPH04331458A (ja) | 充電量可変のチャージポンプ直流昇圧回路 | |
CA2081335C (en) | Direct-current converter with current limiting | |
CN112994421B (zh) | 过流保护电路、dc/dc转换器及电源管理芯片 | |
US20040178777A1 (en) | Method of forming a power system and structure therefor | |
US6756623B2 (en) | Semiconductor device and method of driving transistors | |
JPH0866022A (ja) | 電流制限付き電力変換装置 | |
JPH08275383A (ja) | 突入電流防止回路 | |
CN115102384B (zh) | 软启动控制电路及其控制方法和供电电路 | |
EP0507398B1 (en) | Circuit arrangement | |
JPS593892A (ja) | 低電圧白熱電球等の負荷に対する電源装置 | |
US7095184B2 (en) | Electronic ballast for a lamp to be operated using iterative voltage pulses | |
EP0312606B1 (en) | Pre-drive circuit | |
EP0791239B1 (en) | Power supply apparatus with improved efficiency | |
JPH11353038A (ja) | 電源装置の突入電流防止回路 | |
JPH0260093B2 (ja) | ||
EP0425039B1 (en) | Power supply circuit for direct voltage regulators with step-up configuration | |
EP0627871B1 (en) | Electronic supply for igniting and operating a high-pressure discharge lamp | |
US6636087B2 (en) | Spike current reducing circuit | |
JP3172261B2 (ja) | パワーmosfetを用いたスイッチング回路 | |
KR100228263B1 (ko) | 스위치드 리럭턴스 모터 구동회로의 영전압 스위칭을 위한 회로 | |
US5463282A (en) | Electronic supply for igniting and operating a high/pressure discharge lamp | |
JPS6115523A (ja) | 突入電流抑制回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971209 |