JP4818032B2 - パルス電源装置 - Google Patents

パルス電源装置 Download PDF

Info

Publication number
JP4818032B2
JP4818032B2 JP2006242736A JP2006242736A JP4818032B2 JP 4818032 B2 JP4818032 B2 JP 4818032B2 JP 2006242736 A JP2006242736 A JP 2006242736A JP 2006242736 A JP2006242736 A JP 2006242736A JP 4818032 B2 JP4818032 B2 JP 4818032B2
Authority
JP
Japan
Prior art keywords
power supply
pulse
output
converter
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006242736A
Other languages
English (en)
Other versions
JP2008067503A (ja
Inventor
昌康 土井
浩 岩永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006242736A priority Critical patent/JP4818032B2/ja
Publication of JP2008067503A publication Critical patent/JP2008067503A/ja
Application granted granted Critical
Publication of JP4818032B2 publication Critical patent/JP4818032B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、パルス電源一般にかかわり、特にレーダの送受信用モジュールにパルス電圧を与えるパルス電源装置に関する。
従来、パルス電源にレーダ装置を負荷として接続すると、そのレーダが使用している繰り返し周波数で負荷電流が流れるので、接続したパルス電源装置の電圧にそのリップルが生じ、さらに上流の一次電源装置までリップルが戻り、一次電源の高周波損や送受信の波形歪みを生ずることがある。この一次電源装置までリップルが戻ることを跳ね返りリップル電流と呼ぶ。この跳ね返りリップル電流は、周波数が高いものでは数kHzにもなる。
従来、このような跳ね返りリップル電流の問題を解決するために、電源に、高価なチョークコイルと大型で低インピーダンスの大容量コンデンサから構成されたフィルタを配置して、リップルの影響を低減してきた。しかし、このような電源を用いるとパルス電源装置が大型化してしまうといった欠点があった。
レーダ装置の送受信時にリップル電流が生ずるのを防止する技術として、特許文献1に開示されているように、レーダ装置の送受信時に、スイッチで切替えて大容量のコンデンサから電力供給を行うものがある。しかし、このような装置では上述したように低インピーダンスで容量の大きなコンデンサを用意する必要があり、低価格化や小型化に適していない。また容量の大きなコンデンサを配置することは装置が大型化し、本質的な解決策ではなかった。
特許第2726356号公報
本発明は、上記のような従来のパルス電源装置の問題点に鑑みてなされたもので、その目的とするところは、小型でしかも上流の電源装置への跳ね返りリップル電流が少ないパルス電源装置を提供することにある。
前記課題を解決するために、本発明の請求項1によれば、外部の電源に入力端子を接続され、定電流リミタ回路を有する定電圧電源と、定電圧電源の出力端子に入力端子を接続され、出力端子はレーダ装置を駆動するための負荷に接続されるパルス電源と、前記レーダ装置からの出力トリガ信号を入力として平滑化しその出力を前記定電流リミタ回路に入力するパルス平均化回路と、を備え、前記定電流リミタ回路は、前記パルス平均化回路の出力に応じて電流リミッタ値を出力し、前記定電圧電源から前記パルス電源に供給される最大電流値を制限することを特徴とするパルス電源装置を提供する。
本発明によれば、出力パルス電流が入力側に戻ることが大幅に軽減され、小型かつ廉価で、入力電圧源に高周波リップル電流を戻さない、高性能なパルス電源装置が得られる効果がある。
以下、本発明の実施形態について図面を用いて説明する。図1に本発明一実施形態の全体構成を示す。この実施形態のパルス電源装置は、例えば交流電流を平滑化した直流電源である入力電源11に入力端子を接続される定電圧電源12と、この定電圧電源の出力端子に入力端子を接続され、外部レーダ装置出力のトリガ信号がトリガ端子TLから入力された信号に対応してパルス電流を、出力端子に接続された外部の負荷13に出力するパルス電源14と、このパルス電源14への出力トリガ信号を同時に入力され、その平均化した信号を定電圧電源12に出力するパルス平均化回路15とから成る。負荷13は、レーダ装置を駆動するための負荷である。
定電圧電源12は、定電流制限付きチョッパ回路を形成しており、入力電源11に入力端子を接続されこの電源から供給される電流を供給されるDC/DCコンバータ16と、このDC/DCコンバータを制御する定電流リミタ回路17とから成っている。パルス電源14は、DC/DCコンバータ16の出力端子に並列に接続されたコンデンサ18と、DC/DCコンバータ19とから成っている。
定電圧電源12内では、パルス平均化回路15を通ってきた信号は、定電流リミタ回路17に入力され、その出力である電流リミット値LVを変化させる。この電流リミット値LVは、DC/DCコンバータ16において出力電流の最大値(電流リミット値)を制限する。
パルス電源14内では、トリガ端子TLから送られてくるトリガ信号IpによりDC/DCコンバータ19の出力のON、OFFを行い、負荷13へ電力をパルス的に供給する。パルス電源14の入力側にはコンデンサ18を有しており、パルス的な電流をこのDC/DCコンバータ19に供給する。
次にこのパルス電源装置の動作を図2に示す波形図を参照して説明する。図2(a)はトリガ端子TLにレーダ装置から供給されるトリガ信号Ipを示しており、図2(b)はDC/Cコンバータ19から負荷13に供給される出力パルス電流Ioを示す。
また、図2(c)はパルス電源14のコンデンサ18の電圧V1を示し、図2(d)は定電圧電源12のDC/DCコンバータ16の出力電流Iaを示し、図2(e)は定電圧電源12のDC/DCコンバータ16への入力電流Iinを示している。
レーダ装置から供給されるトリガ信号Ipは、図2(a)に示すように最初(左側の部分)は、周期がT1で、そのt1時間のみONとなる信号であり、したがってそのパルスデューティ比PD1はt1/T1となる。そして、その後(右側の部分)、トリガ信号Ipは、周期がT2でそのt2時間のみONとなる信号となる。このときのパルスデューティ比PD2はt2/T2となる。
これらのパルスデューティ比の関係はPD2>PD1とする。このトリガ信号Ipはパルス平均化回路15に入力されている。
したがって、トリガ信号IpのパルスデューティPDが小さいときには、定電流リミタ回路17からDC/DCコンバータ16に出力される電流リミット値LVは小さく設定されるので、図2(c)の前半に示されているようにDC/DCコンバータ16の出力電流Iaの値も小さく抑えられる。パルス電源14のコンデンサ18の電圧V1は、トリガ信号IpがONのときに低下し、OFFになったときにゆっくりと回復する。
一方、トリガ信号IpのパルスデューティPDが大きくなると、定電流リミタ回路17出力の電流リミット値LVは大きくなり、DC/DCコンバータ16の出力電流Iaが大きくなる。
したがって、負荷13の出力電流Ioは、コンデンサ18から電流を供給するが、定電圧電源12から大きな電流を供給してOFFのときには、以前の電圧まで復帰させることができればよい。
このような条件は、パルスデューティPD1のときのパルス電源14への入力平均電流をI1とし、パルスデューティPD2のときのパルス電源14の入力平均電流をI2とすると、I1≦Ia1、I2≦Ia2、及び(t1/T1)×Ip≦LVなる条件を満たせばよい。ここで、Ia1,Ia2は、パルスデューティPD1,PD2のときのDC/DCコンバータ16の出力電流のリミット値である。
即ち、パルス電源14のDC/DCコンバータ16の入力平均電流が、定電圧電源12のDC/DCコンバータ19の出力電流のリミット値以下であり、かつ前記駆動パルス信号のパルスデューティ比t/Tと前記駆動パルス信号の最大電流値I1との積が、ほぼ、前記定電流リミタ回路17の電流リミット値LV以下になるように、設定すればよい。そうすればコンデンサ18から流出する電流より、定電圧電源12からコンデンサ18に供給される電流が大きくなり、コンデンサ18の電圧V1は、周期的に復帰する。
このように、パルス平均化回路15に入力されるトリガ信号Ipのパルスデューティ比が低いときには、DC/DCコンバータ16の出力の最大電流値を下げ、またこの電流IPのパルスデューティ比が高いときにはDC/DCコンバータ16の出力の最大電流値を上げることにより、いずれの場合にも入力側へのリップル電流の跳ね返りを低減できることになる。
本発明は上記実施形態に限定されるものではなく、本発明の技術思想の範囲内で種々変形して実施可能である。
本発明一実施形態による全体の構成を示す図。 本発明一実施形態の各部における波形を示す図。
符号の説明
11・・・入力電源、
12・・・定電圧電源、
13・・・負荷、
14・・・パルス電源、
15・・・パルス平均化回路、
16,19・・・DC/DCコンバータ、
17・・・定電流リミタ回路、
18・・・コンデンサ、
Ip・・・トリガ信号、
TL・・・トリガ端子、
Io・・・出力パルス電流、
PD,PD1,PD2・・・パルスデューティ比、
LV・・・電流リミット値。

Claims (2)

  1. 外部の電源に入力端子を接続され、定電流リミタ回路を有する定電圧電源と、
    定電圧電源の出力端子に入力端子を接続され、出力端子はレーダ装置を駆動するための負荷に接続されるパルス電源と、
    前記レーダ装置からの出力トリガ信号を入力として平滑化しその出力を前記定電流リミタ回路に入力するパルス平均化回路と、を備え、
    前記定電流リミタ回路は、前記パルス平均化回路の出力に応じて電流リミット値を出力し、前記定電圧電源から前記パルス電源に供給される最大電流値を制限することを特徴とするパルス電源装置。
  2. 外部の電源に入力端子を接続された第1のDC/DCコンバータと、
    この第1のDC/DCコンバータの出力端子に入力端子を接続され、その出力端子にはレーダ装置を駆動するための負荷が接続される第2のDC/DCコンバータと、
    この第2のDC/DCコンバータの入力端子に並列に接続されるコンデンサと、
    前記レーダ装置からの出力トリガ信号を入力として平滑化するパルス平均化回路と、
    このパルス平均化回路の出力を入力とし、電流リミット値を前記第1のDC/DCコンバータに入力し前記第1のDC/DCコンバータの出力電流を制限する定電流リミタ回路と、
    を備えることを特徴とするパルス電源装置。
JP2006242736A 2006-09-07 2006-09-07 パルス電源装置 Expired - Fee Related JP4818032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006242736A JP4818032B2 (ja) 2006-09-07 2006-09-07 パルス電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006242736A JP4818032B2 (ja) 2006-09-07 2006-09-07 パルス電源装置

Publications (2)

Publication Number Publication Date
JP2008067503A JP2008067503A (ja) 2008-03-21
JP4818032B2 true JP4818032B2 (ja) 2011-11-16

Family

ID=39289700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006242736A Expired - Fee Related JP4818032B2 (ja) 2006-09-07 2006-09-07 パルス電源装置

Country Status (1)

Country Link
JP (1) JP4818032B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5361447B2 (ja) * 2009-02-26 2013-12-04 株式会社東芝 フェイズドアレイレーダ
JP6699888B2 (ja) * 2016-06-22 2020-05-27 株式会社東芝 電源制御装置および電源制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570117B2 (ja) * 1993-06-30 1997-01-08 日本電気株式会社 パルス発生装置
JPH1039937A (ja) * 1996-07-22 1998-02-13 Toshiba Corp 電源装置
JP2001103733A (ja) * 1999-09-30 2001-04-13 Toshiba Corp 直流電源装置
JP2002159177A (ja) * 2000-11-17 2002-05-31 Mitsubishi Electric Corp パルス負荷用電源装置
JP3639217B2 (ja) * 2001-03-08 2005-04-20 株式会社東芝 パルス負荷用電源装置

Also Published As

Publication number Publication date
JP2008067503A (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
US20210249951A1 (en) Power supply device and control method for power supply device
US9491314B2 (en) Voltage boost for ET modulator
US7705674B2 (en) Amplifier driver
US8836309B2 (en) Control device for buck-boost converter
TWI271021B (en) PWM switching regulator
JP2009508458A (ja) 制御されたe級直流−交流変換器
US7911273B2 (en) Reduction of power consumption and EMI of a switching amplifier
JP5584463B2 (ja) スイッチングレギュレータの制御回路およびそれを利用した電源装置、電子機器
US20120056552A1 (en) Multi-mode dimming circuit
JP4818032B2 (ja) パルス電源装置
TW201304367A (zh) 低雜訊降壓轉換電路及低雜訊電壓供應總成
US8704599B2 (en) Switching power supply circuit
JP2006149107A (ja) 多出力電源回路
WO2017063571A1 (zh) 不间断电源直流母线的放电装置及放电方法
WO2021143045A1 (zh) 谐振电路的控制方法、装置、电子设备
JP6040647B2 (ja) スイッチング電源装置
TWI544728B (zh) 電壓產生電路及預驅動訊號產生模組
JP4097543B2 (ja) スイッチング電源装置
JP2004072964A (ja) Dc−dcコンバータ
JP5760715B2 (ja) Dc−dcコンバータ、及び、電子装置
US10186968B2 (en) Direct current converter
CN113381614A (zh) 控制电路、llc谐振电路的控制系统及开关电源
JP2006238603A (ja) スイッチングレギュレータ装置
JP2005020922A (ja) チャージポンプ回路
JP2002369509A (ja) スイッチング電源

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees