JP2001103733A - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JP2001103733A JP2001103733A JP27821499A JP27821499A JP2001103733A JP 2001103733 A JP2001103733 A JP 2001103733A JP 27821499 A JP27821499 A JP 27821499A JP 27821499 A JP27821499 A JP 27821499A JP 2001103733 A JP2001103733 A JP 2001103733A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- bias
- circuit
- switch
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Radar Systems Or Details Thereof (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 パルス負荷変動への応答性を損なうことなく
電力損失を低減する。 【解決手段】 ＤＣ／ＤＣコンバータ１１の送信パルス
生成回路Ｚへの出力電圧の供給ラインをバイアス回路１
２及びオンオフスイッチ１３を介して接地し、スイッチ
制御回路１４により、送信パルス生成回路Ｚのパルス生
成タイミング情報に基づいて各パルスの前後一定期間を
除き、オンオフスイッチ１３をオフ状態とすることで、
急激な負荷変動が生じるパルス立ち上がり、立ち下がり
の前後でバイアス電流を流し、それ以外の期間ではバイ
アス電流を流さないようにする。
電力損失を低減する。 【解決手段】 ＤＣ／ＤＣコンバータ１１の送信パルス
生成回路Ｚへの出力電圧の供給ラインをバイアス回路１
２及びオンオフスイッチ１３を介して接地し、スイッチ
制御回路１４により、送信パルス生成回路Ｚのパルス生
成タイミング情報に基づいて各パルスの前後一定期間を
除き、オンオフスイッチ１３をオフ状態とすることで、
急激な負荷変動が生じるパルス立ち上がり、立ち下がり
の前後でバイアス電流を流し、それ以外の期間ではバイ
アス電流を流さないようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばパルスレー
ダ等のように、パルス生成に伴って負荷が大きく変化す
るパルス負荷回路に直流電圧を供給する直流電源装置に
関する。
ダ等のように、パルス生成に伴って負荷が大きく変化す
るパルス負荷回路に直流電圧を供給する直流電源装置に
関する。
【０００２】
【従来の技術】従来のパルスレーダにおける送信パルス
生成にあっては、図３に示すような直流電源装置が用い
られている。この直流電源装置は、ＤＣ／ＤＣコンバー
タ１１により昇圧された直流電圧を送信パルス生成回路
Ｚに出力するが、送信パルス生成回路１２のパルス生成
に伴ってその立ち上がり時及び立ち下がり時に大きな負
荷変動を生じる。このとき、負荷変動への応答性を確保
するため、出力ラインにバイアス回路１２を接続して、
常にバイアス電流を流すようにしている。
生成にあっては、図３に示すような直流電源装置が用い
られている。この直流電源装置は、ＤＣ／ＤＣコンバー
タ１１により昇圧された直流電圧を送信パルス生成回路
Ｚに出力するが、送信パルス生成回路１２のパルス生成
に伴ってその立ち上がり時及び立ち下がり時に大きな負
荷変動を生じる。このとき、負荷変動への応答性を確保
するため、出力ラインにバイアス回路１２を接続して、
常にバイアス電流を流すようにしている。
【０００３】しかしながら、上記の用途に使用される従
来の直流電源装置では、図４に示すように、パルス生成
の有無にかかわらず、常にバイアス電流を流しているた
め、電力損失が大きいという問題がある。
来の直流電源装置では、図４に示すように、パルス生成
の有無にかかわらず、常にバイアス電流を流しているた
め、電力損失が大きいという問題がある。
【０００４】
【発明が解決しようとする課題】以上述べたように、従
来のパルス負荷回路に直流電圧を供給する直流電源装置
にあっては、パルス負荷変動への応答性を確保するた
め、出力ラインに常にバイアス電流を流すようにしてお
り、電力損失が大きいという問題があった。
来のパルス負荷回路に直流電圧を供給する直流電源装置
にあっては、パルス負荷変動への応答性を確保するた
め、出力ラインに常にバイアス電流を流すようにしてお
り、電力損失が大きいという問題があった。
【０００５】本発明は上記の問題を解決し、パルス負荷
変動への応答性を損なうことなく電力損失を低減するこ
とのできる直流電源装置を提供することを目的とする。
変動への応答性を損なうことなく電力損失を低減するこ
とのできる直流電源装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、パルス負荷回路に直流電圧を供給する
直流電源装置において、前記直流電圧の出力経路にバイ
アス電流を流して負荷変動に対する応答性を高めるバイ
アス回路と、前記パルス負荷回路で生成される各パルス
の前後一定期間を含めて前記バイアス回路をオン状態と
し、その他の期間をオフ状態とするバイアス・オンオフ
手段とを具備することを特徴とする。
めに、本発明は、パルス負荷回路に直流電圧を供給する
直流電源装置において、前記直流電圧の出力経路にバイ
アス電流を流して負荷変動に対する応答性を高めるバイ
アス回路と、前記パルス負荷回路で生成される各パルス
の前後一定期間を含めて前記バイアス回路をオン状態と
し、その他の期間をオフ状態とするバイアス・オンオフ
手段とを具備することを特徴とする。
【０００７】上記構成によれば、負荷が大きく変動する
各パルスの前後一定期間でバイアス電流が流れるように
し、その他の期間でバイアス・オフ状態としているの
で、パルス負荷変動への応答性を損なうことなく電力損
失を低減することができるようになる。
各パルスの前後一定期間でバイアス電流が流れるように
し、その他の期間でバイアス・オフ状態としているの
で、パルス負荷変動への応答性を損なうことなく電力損
失を低減することができるようになる。
【０００８】または、上記バイアス・オンオフ手段にお
いて、前記パルス負荷回路で生成される各パルスの立ち
上がり及び立ち下がりの前後一定期間で前記バイアス回
路をオン状態とし、その他の期間でオフ状態とすること
を特徴とする。
いて、前記パルス負荷回路で生成される各パルスの立ち
上がり及び立ち下がりの前後一定期間で前記バイアス回
路をオン状態とし、その他の期間でオフ状態とすること
を特徴とする。
【０００９】上記構成によれば、負荷が大きく変動する
各パルスの立ち上がり及び立ち下がりの前後一定期間で
バイアス電流が流れるようにし、その他の期間でバイア
ス・オフ状態としているので、パルス負荷変動への応答
性を損なうことなく、さらに電力損失を低減することが
できるようになる。
各パルスの立ち上がり及び立ち下がりの前後一定期間で
バイアス電流が流れるようにし、その他の期間でバイア
ス・オフ状態としているので、パルス負荷変動への応答
性を損なうことなく、さらに電力損失を低減することが
できるようになる。
【００１０】
【発明の実施の形態】以下、図１〜図２を参照して本発
明の実施の形態を詳細に説明する。但し、図１におい
て、図３と同一部分には同一符号を付して示し、ここで
は異なる部分を詳細に説明する。
明の実施の形態を詳細に説明する。但し、図１におい
て、図３と同一部分には同一符号を付して示し、ここで
は異なる部分を詳細に説明する。
【００１１】図１は前述のパルスレーダにおける送信パ
ルス生成回路に用いる直流電源装置に本発明を適用した
場合の構成を示すもので、ＤＣ／ＤＣコンバータ１１の
出力電圧は送信パルス生成回路Ｚに供給される。この出
力電圧の供給ラインはバイアス回路１２及びオンオフス
イッチ１３を介して接地される。オンオフスイッチ１３
はスイッチ制御回路１４によりオンオフ制御される。ス
イッチ制御回路１４は、送信パルス生成回路Ｚのパルス
生成タイミング情報を受け取り、そのタイミング情報に
基づいて各パルスの前後一定期間を除き、オンオフスイ
ッチ１３をオフ状態とするものである。スイッチ制御回
路１４自体は送信パルス生成回路Ｚ内の制御回路に組み
込まれる。
ルス生成回路に用いる直流電源装置に本発明を適用した
場合の構成を示すもので、ＤＣ／ＤＣコンバータ１１の
出力電圧は送信パルス生成回路Ｚに供給される。この出
力電圧の供給ラインはバイアス回路１２及びオンオフス
イッチ１３を介して接地される。オンオフスイッチ１３
はスイッチ制御回路１４によりオンオフ制御される。ス
イッチ制御回路１４は、送信パルス生成回路Ｚのパルス
生成タイミング情報を受け取り、そのタイミング情報に
基づいて各パルスの前後一定期間を除き、オンオフスイ
ッチ１３をオフ状態とするものである。スイッチ制御回
路１４自体は送信パルス生成回路Ｚ内の制御回路に組み
込まれる。
【００１２】上記構成において、以下、図２を参照して
その動作を説明する。
その動作を説明する。
【００１３】いま、送信パルス生成回路Ｚで図２（ａ）
に示すようなタイミングでパルスが生成されているとす
る。このとき、スイッチ制御回路１４は、送信パルス生
成回路Ｚのパルス生成タイミング情報から、図２（ｂ）
に示すように、各パルスの前後に渡る一定期間をオン、
それ以外をオフとするオンオフ制御信号を生成し、この
制御信号によりスイッチ１３をオンオフする。これによ
り、送信パルス生成回路Ｚへの直流電流は図２（ｃ）に
示すようになる。このとき、負荷が急激に変動するパル
スの立ち上がり及び立ち下がり前後ではバイアス電流が
流れているため、応答速度には問題ない。
に示すようなタイミングでパルスが生成されているとす
る。このとき、スイッチ制御回路１４は、送信パルス生
成回路Ｚのパルス生成タイミング情報から、図２（ｂ）
に示すように、各パルスの前後に渡る一定期間をオン、
それ以外をオフとするオンオフ制御信号を生成し、この
制御信号によりスイッチ１３をオンオフする。これによ
り、送信パルス生成回路Ｚへの直流電流は図２（ｃ）に
示すようになる。このとき、負荷が急激に変動するパル
スの立ち上がり及び立ち下がり前後ではバイアス電流が
流れているため、応答速度には問題ない。
【００１４】ここで、送信パルス生成回路Ｚのパルス生
成にかかわらず、バイアス回路１２をオンし続けた場
合、出力電圧をＶ0 、バイアス電流をＩBIAS 、送信パ
ルス繰り返し周期をＴS とすると、送信パルス間隔の電
力損失ＰLOSS は、 ＰLOSS ＝Ｖ0 ×ＩBIAS ×ＴS ／ＴS となる。これに対し、本実施形態では、パルス幅ＴW の
パルスに対し、その前後一定期間ΔＴを含むようにスイ
ッチ１３をオンとするため（オン期間ＴON ＝ＴW＋２Δ
Ｔ）、送信パルス間隔の電力損失ＰLOSS は、 ＰLOSS ＝Ｖ0 ×ＩBIAS ×ＴON ／ＴS となる。両者を比較して明らかなように、本実施形態の
バイアス・オンオフ制御によれば、電力損失を低減する
ことができる。このことは、特に送信繰り返し周期が長
い場合に有効である。
成にかかわらず、バイアス回路１２をオンし続けた場
合、出力電圧をＶ0 、バイアス電流をＩBIAS 、送信パ
ルス繰り返し周期をＴS とすると、送信パルス間隔の電
力損失ＰLOSS は、 ＰLOSS ＝Ｖ0 ×ＩBIAS ×ＴS ／ＴS となる。これに対し、本実施形態では、パルス幅ＴW の
パルスに対し、その前後一定期間ΔＴを含むようにスイ
ッチ１３をオンとするため（オン期間ＴON ＝ＴW＋２Δ
Ｔ）、送信パルス間隔の電力損失ＰLOSS は、 ＰLOSS ＝Ｖ0 ×ＩBIAS ×ＴON ／ＴS となる。両者を比較して明らかなように、本実施形態の
バイアス・オンオフ制御によれば、電力損失を低減する
ことができる。このことは、特に送信繰り返し周期が長
い場合に有効である。
【００１５】ところで、上記送信パルス生成回路Ｚで生
成されるパルスの幅が比較的広い場合、パルスが立ち上
がってから立ち下がるまで、負荷変動はほとんど生じな
い。そこて、図２（ｄ）に示すように、各パルスの立ち
上がり及び立ち下がりの前後一定期間だけスイッチ１３
をオン状態とし、その他の期間ではオフ状態とする。こ
の場合、立ち上がり前後のスイッチオン期間をＴR 、立
ち下がり前後のスイッチオン期間をＴF とすれば、送信
パルス間隔の電力損失ＰLOSS は、 ＰLOSS ＝Ｖ0 ×ＩBIAS ×（ＴR ＋ＴF ）／ＴS となる。ＴON ＞ＴR ＋ＴF であるから、この場合のオ
ンオフ制御によれば、さらに効果的に電力損失を低減す
ることが可能である。
成されるパルスの幅が比較的広い場合、パルスが立ち上
がってから立ち下がるまで、負荷変動はほとんど生じな
い。そこて、図２（ｄ）に示すように、各パルスの立ち
上がり及び立ち下がりの前後一定期間だけスイッチ１３
をオン状態とし、その他の期間ではオフ状態とする。こ
の場合、立ち上がり前後のスイッチオン期間をＴR 、立
ち下がり前後のスイッチオン期間をＴF とすれば、送信
パルス間隔の電力損失ＰLOSS は、 ＰLOSS ＝Ｖ0 ×ＩBIAS ×（ＴR ＋ＴF ）／ＴS となる。ＴON ＞ＴR ＋ＴF であるから、この場合のオ
ンオフ制御によれば、さらに効果的に電力損失を低減す
ることが可能である。
【００１６】したがって、上記構成による直流電源装置
によれば、パルス負荷変動への応答性を損なうことなく
電力損失を低減することができる。
によれば、パルス負荷変動への応答性を損なうことなく
電力損失を低減することができる。
【００１７】尚、上記実施形態では、パルスレーダの送
信パルス生成回路をパルス負荷回路として説明したが、
本発明はこれに限定されるものではない。例えば、コン
ピュータでＣＰＵ駆動回路等においても同様な問題が生
じており、その駆動回路の電源部に本発明を適用すれ
ば、応答性を維持しつつ電力損失を低減することがで
き、省エネルギー対策に貢献することができる。
信パルス生成回路をパルス負荷回路として説明したが、
本発明はこれに限定されるものではない。例えば、コン
ピュータでＣＰＵ駆動回路等においても同様な問題が生
じており、その駆動回路の電源部に本発明を適用すれ
ば、応答性を維持しつつ電力損失を低減することがで
き、省エネルギー対策に貢献することができる。
【００１８】
【発明の効果】以上のように本発明によれば、パルス負
荷変動への応答性を損なうことなく電力損失を低減する
ことのできる直流電源装置を提供することができる。
荷変動への応答性を損なうことなく電力損失を低減する
ことのできる直流電源装置を提供することができる。
【図１】本発明に係る直流電源装置の実施の形態の構成
を示すブロック回路図。
を示すブロック回路図。
【図２】同実施形態のバイアス制御方法を説明するため
の波形図。
の波形図。
【図３】従来の直流電源装置の構成を示すブロック回路
図。
図。
【図４】従来の直流電源装置の電力損失を説明するため
の波形図。
の波形図。
１１…ＤＣ／ＤＣコンバータ １２…バイアス回路 １３…オンオフスイッチ １４…スイッチ制御回路 Ｚ…送信パルス生成回路
Claims (2)
- 【請求項１】パルス負荷回路に直流電圧を供給する直流
電源装置において、 前記直流電圧の出力経路にバイアス電流を流して負荷変
動に対する応答性を高めるバイアス回路と、 前記前記パルス負荷回路で生成される各パルスの前後一
定期間を含めて前記バイアス回路をオン状態とし、その
他の期間をオフ状態とするバイアス・オンオフ手段とを
具備することを特徴とする直流電源装置。 - 【請求項２】パルス負荷回路に直流電圧を供給する直流
電源装置において、 前記直流電圧の出力経路にバイアス電流を流して負荷変
動に対する応答性を高めるバイアス回路と、 前記パルス負荷回路で生成される各パルスの立ち上がり
及び立ち下がりの前後一定期間で前記バイアス回路をオ
ン状態とし、その他の期間でオフ状態とするバイアス・
オンオフ手段とを具備することを特徴とする直流電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27821499A JP2001103733A (ja) | 1999-09-30 | 1999-09-30 | 直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27821499A JP2001103733A (ja) | 1999-09-30 | 1999-09-30 | 直流電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001103733A true JP2001103733A (ja) | 2001-04-13 |
Family
ID=17594202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27821499A Pending JP2001103733A (ja) | 1999-09-30 | 1999-09-30 | 直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001103733A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008067503A (ja) * | 2006-09-07 | 2008-03-21 | Toshiba Corp | パルス電源装置 |
| JP2011172410A (ja) * | 2010-02-19 | 2011-09-01 | Mitsubishi Electric Corp | デジタル制御電源装置 |
-
1999
- 1999-09-30 JP JP27821499A patent/JP2001103733A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008067503A (ja) * | 2006-09-07 | 2008-03-21 | Toshiba Corp | パルス電源装置 |
| JP2011172410A (ja) * | 2010-02-19 | 2011-09-01 | Mitsubishi Electric Corp | デジタル制御電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4784491B2 (ja) | モータ駆動装置 | |
| JP2008134604A (ja) | ランプドライバ付きの高電圧ゲート駆動ｉｃ | |
| JP2001103733A (ja) | 直流電源装置 | |
| JP2737452B2 (ja) | 電源システム | |
| JP2003047242A (ja) | スイッチング電源装置 | |
| JP2007300773A (ja) | 磁気トルカ駆動装置 | |
| JPH1141077A (ja) | 誤動作防止機能を備えた制御回路 | |
| JP2006269930A (ja) | パルス制御回路 | |
| JPH04321318A (ja) | 突入電流防止回路 | |
| JP2008065145A (ja) | 蛍光表示管駆動回路 | |
| JPH0965694A (ja) | 可変電流型モータ駆動制御回路 | |
| JPH11112826A (ja) | 水平ドライブ回路 | |
| JPS62100196A (ja) | ステツピングモ−タ駆動回路 | |
| JPS61157298A (ja) | パルスモ−タ駆動装置 | |
| JPH09191644A (ja) | 直流高電圧発生装置 | |
| JP2005261060A (ja) | スイッチングレギュレータ | |
| JPH02160418A (ja) | 放電加工装置 | |
| JP2674864B2 (ja) | スイッチング電源 | |
| JPH1141925A (ja) | スイッチング電源 | |
| CN110649806A (zh) | 一种dc-dc电路及其控制方法 | |
| JPH1014221A (ja) | 電源回路 | |
| WO1999029033A1 (fr) | Procede de commande d'attaque pour controleur d'attaque de moteur et controleur d'attaque de moteur | |
| JPH03108304A (ja) | ソレノイド駆動方法 | |
| JPH05260798A (ja) | ステッピングモータトルク制御回路 | |
| KR930020851A (ko) | 출력회로 |