JPH04321318A - 突入電流防止回路 - Google Patents
突入電流防止回路Info
- Publication number
- JPH04321318A JPH04321318A JP3090119A JP9011991A JPH04321318A JP H04321318 A JPH04321318 A JP H04321318A JP 3090119 A JP3090119 A JP 3090119A JP 9011991 A JP9011991 A JP 9011991A JP H04321318 A JPH04321318 A JP H04321318A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- input
- pseudo
- input clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 claims abstract 3
- 230000002265 prevention Effects 0.000 claims description 6
- 208000010201 Exanthema Diseases 0.000 abstract 1
- 201000005884 exanthem Diseases 0.000 abstract 1
- 206010037844 rash Diseases 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は突入電流防止回路に関し
、特に入力クロック断時におけるＣＭＯＳ回路の急激な
電流の変動を防止するための突入電流防止回路に関する
。
、特に入力クロック断時におけるＣＭＯＳ回路の急激な
電流の変動を防止するための突入電流防止回路に関する
。
【０００２】
【従来の技術】従来の入力クロックによって動作するＣ
ＭＯＳ回路を有する電気回路では、図３に示すように、
入力クロック信号１０１が直接にＣＭＯＳ回路５に入力
されており、クロック断検出回路６にてクロック断検出
を行なっており、クロック断復旧時にＣＭＯＳ回路５に
急激な電流変動が生じるのを防止する回路を有していな
い。
ＭＯＳ回路を有する電気回路では、図３に示すように、
入力クロック信号１０１が直接にＣＭＯＳ回路５に入力
されており、クロック断検出回路６にてクロック断検出
を行なっており、クロック断復旧時にＣＭＯＳ回路５に
急激な電流変動が生じるのを防止する回路を有していな
い。
【０００３】
【発明が解決しようとする課題】上述したように従来の
入力クロックによって動作するＣＭＯＳ回路を有する電
気回路では、ＣＭＯＳ回路５の消費電流は入力クロック
の周波数（変化点の頻度）に比例するので、入力クロッ
ク断からの回復時に急激な電流変動が起こり電源電圧が
瞬時に降下するという問題点がある。この問題点は、特
に高速クロック入力で使用される場合に顕著であり、ク
ロックの高速化に伴ない電源供給回路の出力の負荷変動
耐力を強化する必要がある。
入力クロックによって動作するＣＭＯＳ回路を有する電
気回路では、ＣＭＯＳ回路５の消費電流は入力クロック
の周波数（変化点の頻度）に比例するので、入力クロッ
ク断からの回復時に急激な電流変動が起こり電源電圧が
瞬時に降下するという問題点がある。この問題点は、特
に高速クロック入力で使用される場合に顕著であり、ク
ロックの高速化に伴ない電源供給回路の出力の負荷変動
耐力を強化する必要がある。
【０００４】
【課題を解決するための手段】本発明の突入電流防止回
路は、入力クロックをＣＭＯＳ回路に導く経路中に挿入
されており、周波数が時間と共に増加する擬似クロック
を入力クロック断回復後に出力する擬似クロック発生回
路と、入力クロック断情報により制御されるタイミング
信号を出力し前記擬似クロックの選択時間を制御するタ
イミング回路と、前記タイミング信号に応答して前記入
力クロックと前記擬似クロックとの選択を行ない前記Ｃ
ＭＯＳ回路へ出力するクロック選択回路とを有する。
路は、入力クロックをＣＭＯＳ回路に導く経路中に挿入
されており、周波数が時間と共に増加する擬似クロック
を入力クロック断回復後に出力する擬似クロック発生回
路と、入力クロック断情報により制御されるタイミング
信号を出力し前記擬似クロックの選択時間を制御するタ
イミング回路と、前記タイミング信号に応答して前記入
力クロックと前記擬似クロックとの選択を行ない前記Ｃ
ＭＯＳ回路へ出力するクロック選択回路とを有する。
【０００５】
【実施例】次に本発明について図面を参照にして説明す
る。
る。
【０００６】図１は本発明の一実施例のブロック図であ
る。同図に於ける参照符号１は突入電流防止回路を示し
、これは擬似クロック発生回路２，タイミング回路３，
クロック選択回路（ＳＥＬ）４によって構成されている
。クロック（ＣＬＫ）入力信号１０１が遮断されると、
クロック断検出回路６によってクロック断検出が行われ
、擬似クロック発生回路２，タイミング回路３へ入力ク
ロック断信号１０２が入力される。図２に示すように、
擬似クロック発生回路２は、入力クロック断信号１０２
のパルス立ち上がりと同期して時間Ｔ３の経過中に周波
数０から入力クロックの周波数ｆ０ へと周波数変化す
る擬似クロック信号１０４を出力する。タイミング回路
３は、擬似クロック信号１０４の選択時間の制御を行う
ため、入力クロック断信号１０２のパルス立ち上がりと
同期してクロック断時間Ｔ１より時間Ｔ２だけ長いタイ
ミング信号１０３を出力する。ＳＥＬ４では、タイミン
グ信号１０３によって入力クロック信号１０１と擬似ク
ロック信号１０４との出力選択が行われ、入力クロック
断が生じた直後の時間（Ｔ１＋Ｔ２）では擬似クロック
信号１０４がＣＭＯＳ回路５に出力され、その後では入
力クロックがＣＭＯＳ回路５へと出力される。ここで、
時間Ｔ２およびＴ３は（１） 式
る。同図に於ける参照符号１は突入電流防止回路を示し
、これは擬似クロック発生回路２，タイミング回路３，
クロック選択回路（ＳＥＬ）４によって構成されている
。クロック（ＣＬＫ）入力信号１０１が遮断されると、
クロック断検出回路６によってクロック断検出が行われ
、擬似クロック発生回路２，タイミング回路３へ入力ク
ロック断信号１０２が入力される。図２に示すように、
擬似クロック発生回路２は、入力クロック断信号１０２
のパルス立ち上がりと同期して時間Ｔ３の経過中に周波
数０から入力クロックの周波数ｆ０ へと周波数変化す
る擬似クロック信号１０４を出力する。タイミング回路
３は、擬似クロック信号１０４の選択時間の制御を行う
ため、入力クロック断信号１０２のパルス立ち上がりと
同期してクロック断時間Ｔ１より時間Ｔ２だけ長いタイ
ミング信号１０３を出力する。ＳＥＬ４では、タイミン
グ信号１０３によって入力クロック信号１０１と擬似ク
ロック信号１０４との出力選択が行われ、入力クロック
断が生じた直後の時間（Ｔ１＋Ｔ２）では擬似クロック
信号１０４がＣＭＯＳ回路５に出力され、その後では入
力クロックがＣＭＯＳ回路５へと出力される。ここで、
時間Ｔ２およびＴ３は（１） 式
【０００７】Ｔ２〉Ｔ３ …………（１）となる
よう設定してあり、擬似クロック信号１０４は（Ｔ１＋
Ｔ３＋α）（α〉０）時間後に再び“Ｌ”レベルの状態
に戻る。
よう設定してあり、擬似クロック信号１０４は（Ｔ１＋
Ｔ３＋α）（α〉０）時間後に再び“Ｌ”レベルの状態
に戻る。
【０００８】
【発明の効果】以上説明したように本発明によれば、Ｃ
ＭＯＳ回路において、入力クロック断からの回復時に急
激な電流変動が起こり電圧が瞬時に降下するのを、ＣＭ
ＯＳ回路へのクロック入力を急激に加えるのではなく、
漸次周波数を増加させる事により、防止することができ
る。この結果、電源供給回路の出力の負荷変動耐力を軽
減でき、安価で簡単化された電源供給回路を使用するこ
とができる。
ＭＯＳ回路において、入力クロック断からの回復時に急
激な電流変動が起こり電圧が瞬時に降下するのを、ＣＭ
ＯＳ回路へのクロック入力を急激に加えるのではなく、
漸次周波数を増加させる事により、防止することができ
る。この結果、電源供給回路の出力の負荷変動耐力を軽
減でき、安価で簡単化された電源供給回路を使用するこ
とができる。
【図１】本発明の一実施例のブロック図。
【図２】本発明の実施例のタイムチャート。
【図３】従来回路のブロック図。
１ 突入電流防止回路
２ 擬似クロック発生回路
３ タイミング回路
４ クロック選択回路（ＳＥＬ）５ ＣＭ
ＯＳ回路 ６ クロック断検出回路
ＯＳ回路 ６ クロック断検出回路
Claims (1)
- 【請求項１】 入力クロックをＣＭＯＳ回路に導く経
路中に挿入されており、周波数が時間と共に増加する擬
似クロックを入力クロック断回復後に出力する擬似クロ
ック発生回路と、入力クロック断情報により制御される
タイミング信号を出力し前記擬似クロックの選択時間を
制御するタイミング回路と、前記タイミング信号に応答
して前記入力クロックと前記擬似クロックとの選択を行
ない前記ＣＭＯＳ回路へ出力するクロック選択回路とを
有することを特徴とする突入電流防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3090119A JP3006133B2 (ja) | 1991-04-22 | 1991-04-22 | 突入電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3090119A JP3006133B2 (ja) | 1991-04-22 | 1991-04-22 | 突入電流防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04321318A true JPH04321318A (ja) | 1992-11-11 |
| JP3006133B2 JP3006133B2 (ja) | 2000-02-07 |
Family
ID=13989628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3090119A Expired - Lifetime JP3006133B2 (ja) | 1991-04-22 | 1991-04-22 | 突入電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006133B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851350A (ja) * | 1994-08-05 | 1996-02-20 | Nec Corp | 負荷急変防止回路 |
| WO2008029554A1 (fr) * | 2006-09-06 | 2008-03-13 | Panasonic Corporation | Circuit semiconducteur de commande d'entrée/sortie |
| JP2008219250A (ja) * | 2007-03-01 | 2008-09-18 | Nec Corp | クロック制御回路及びクロック制御方法 |
| US9473118B2 (en) | 2014-09-08 | 2016-10-18 | Fujitsu Limited | Semiconductor device and method of controlling semiconductor device |
-
1991
- 1991-04-22 JP JP3090119A patent/JP3006133B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851350A (ja) * | 1994-08-05 | 1996-02-20 | Nec Corp | 負荷急変防止回路 |
| WO2008029554A1 (fr) * | 2006-09-06 | 2008-03-13 | Panasonic Corporation | Circuit semiconducteur de commande d'entrée/sortie |
| JPWO2008029554A1 (ja) * | 2006-09-06 | 2010-01-21 | パナソニック株式会社 | 半導体入出力制御回路 |
| JP4524315B2 (ja) * | 2006-09-06 | 2010-08-18 | パナソニック株式会社 | 半導体入出力制御回路 |
| US7868680B2 (en) | 2006-09-06 | 2011-01-11 | Panasonic Corporation | Semiconductor input/output control circuit |
| JP2008219250A (ja) * | 2007-03-01 | 2008-09-18 | Nec Corp | クロック制御回路及びクロック制御方法 |
| US9473118B2 (en) | 2014-09-08 | 2016-10-18 | Fujitsu Limited | Semiconductor device and method of controlling semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3006133B2 (ja) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6363031B2 (en) | Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit | |
| TW525345B (en) | Output buffer circuit and control method therefor | |
| JPH07154211A (ja) | クロック制御された論理回路用のクロック発生回路 | |
| US6741107B2 (en) | Synchronous clock generator for integrated circuits | |
| JPH04321318A (ja) | 突入電流防止回路 | |
| KR19990078285A (ko) | Ｄｒａｍ과 같은 다중-전압 발생기 칩내의 전압 발생기 제어 장치 | |
| US5587675A (en) | Multiclock controller | |
| US8479033B2 (en) | Power supply detection circuitry and method | |
| JPH0851350A (ja) | 負荷急変防止回路 | |
| CN111682873A (zh) | 一种低功耗输出缓冲器电路 | |
| KR100582954B1 (ko) | 전류 구동회로 및 이를 이용한 전류 부스팅 방법 | |
| JPH1195877A (ja) | コントローラ用パワーシーケンス回路装置 | |
| US6515527B2 (en) | Method for smoothing dI/dT noise due to clock transitions | |
| KR100712806B1 (ko) | 전자파 특성을 개선한 출력 드라이버 | |
| JP3098493B2 (ja) | Ｄａ変換装置 | |
| US6753715B2 (en) | System for symmetric pulse generator flip-flop | |
| JP2723050B2 (ja) | 消費電力安定化方式 | |
| KR100808577B1 (ko) | 클럭발생회로 | |
| US20030042929A1 (en) | Driver circuit | |
| JP2001103733A (ja) | 直流電源装置 | |
| JPH07320483A (ja) | 半導体記憶装置 | |
| KR19990050275A (ko) | 반도체의 출력버퍼회로 | |
| KR20060012702A (ko) | 클럭 발생 장치 | |
| JPH0310199B2 (ja) | ||
| JP2002132375A (ja) | クロック信号制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991026 |