KR19990050275A - 반도체의 출력버퍼회로 - Google Patents

반도체의 출력버퍼회로 Download PDF

Info

Publication number
KR19990050275A
KR19990050275A KR1019970069355A KR19970069355A KR19990050275A KR 19990050275 A KR19990050275 A KR 19990050275A KR 1019970069355 A KR1019970069355 A KR 1019970069355A KR 19970069355 A KR19970069355 A KR 19970069355A KR 19990050275 A KR19990050275 A KR 19990050275A
Authority
KR
South Korea
Prior art keywords
output
constant voltage
clock signal
vcc
inverter
Prior art date
Application number
KR1019970069355A
Other languages
English (en)
Other versions
KR100280409B1 (ko
Inventor
김경생
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970069355A priority Critical patent/KR100280409B1/ko
Priority to US09/166,959 priority patent/US6194922B1/en
Priority to JP10352885A priority patent/JPH11251894A/ja
Publication of KR19990050275A publication Critical patent/KR19990050275A/ko
Application granted granted Critical
Publication of KR100280409B1 publication Critical patent/KR100280409B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 VCC의 증가에 관계없이 출력레벨을 일정하게 유지하고, 출력스피드를 개선할 수 있는 출력버퍼회로에 관한 것이다.
이를 위하여 본 발명은 가변 VCC를 입력받아 일정 레벨의 상수전압을 발생하는 상수전압발생회로와, 상수전압발생회로에서 출력된 상수전압과 제1,제2클럭신호에 따라 데이터를 출력하는 인버터와, 인버터의 출력데이타와 상기 제1클럭신호에 따라 소정폭을 갖는 제3클럭신호를 발생하는 클럭신호발생기와, 상기 클럭신호발생기의 제3클럭신호에 따라 하이레벨의 출력데이타를 일정레벨로 풀-업시키는 쿨-업트랜지스터로 구성된다.

Description

반도체의 출력버퍼회로
본 발명은 출력버퍼회로에 관한 것으로서, 특히, 가변 VCC레벨에 관계없이 출력레벨을 일정하게 유지함과 동시에 출력스피드를 개선할 수 있는 출력버퍼에 관한 것이다.
도 1은 종래 출력버퍼회로의 블록도에서, 출력제어회로(10)와, 엔모스트랜지스터들로 구성된 인버터(11),(12)로 구성되며, 그 동작은 다음과 같다.
출력제어회로(10)로부터 하이레벨의 클럭신호(NU1),(NU2)와 로우레벨의 클럭신호(ND1),(ND2)가 입력되면, 인버더(11),(12)는 하이레벨의 데이터를 출력하고, 로우레벨의 클럭신호(NU1),(NU2)와 하이레벨의 클럭신호(ND1),(ND2)가 입력되면 인버터(11),(12)는 로우레벨의 데이터를 출력한다.
이때, 하이레벨의 데이타를 출력하기 위한 클럭신호(NU1),(NU2)는 그 역할이 서로 다르다.
즉, 클럭신호(NU1)는 빠른 출력데이타를 얻기 위하여 사용되며, 클럭신호(NU2)는 클럭신호(NU1)에 비하여 지연된 클럭신호로서, 출력데이타를 하이레벨로 유지시키는 역할과, 도 2와 같이 출력이 하이레벨일 때 나타나는 순간적인 피크전류(Ipc)를 줄여, 피크전류에 의한 노이즈를 개선하여 출력스피드를 향상시킨다.
그리고, 종래의 출력버퍼회로는 풀-업 엔모스트랜지스터(NM1),(NM3)를 이용하여 하이레벨의 출력데이타를 VCC-Vth레벨로 유지함으로써, 하이레벨에서 충전되는 전체 충전양을 감소시켜 하이레벨에서 로우레벨로 천이될 때 발생되는 노이즈를 줄일 수 있게 된다.
그러나, 종래의 출력버퍼회로는 엔모스트랜지스터를 이용하여 출력레벨을 Vcc-Vth 로 낮추기 때문에, 만약 Vcc가 △V만큼 높아지면 출력레벨도 △V만큼 높아지게 된다.
그 결과 Vcc의 증가에 따라 출력레벨이 증가되어 노이즈가 증가되며, 노이즈의 증가에 따라 출력 스피드가 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 가변 VCC에 대하여 일정 레벨의 상수전압을 출력하는 상수전압발생회로를 구현하고, 그 상수전압발생회로에서 출력된 상수전압을 이용하여 가변 VCC레벨에 관계없이 출력레벨을 일정하게 유지하고, 데이터의 출력스피드를 개선할 수 있는 출력버퍼회로를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은 가변 VCC를 입력받아 일정 레벨의 상수전압을 발생하는 상수전압발생회로와, 상수전압발생회로에서 출력된 상수전압과 제1,제2클럭신호에 따라 데이터를 출력하는 인버터와, 인버터의 출력데이타와 상기 제1클럭신호에 따라 소정폭을 갖는 제3클럭신호를 발생하는 클럭신호발생기와, 상기 클럭신호발생기의 제3클럭신호에 따라 하이레벨의 출력데이타를 일정레벨로 풀-업 시키는 풀-업트랜지스터를 포함하는 것을 특징으로 한다.
제1도는 종래 출력버퍼회로의 구성도
제2도는 제1도에 있어서, 각 부의 입출력 파형도.
제3도는 본 발명에 따른 출력버퍼회로의 구성도.
제4도는 제3도에 있어서, 상수전압발생회로(GVGC)의 제1실시예.
제5도는 제3도에 있어서, 상수전압발생회로(GVGC)의 제2실시예.
제6도는 제4도에 있어서, 가변 VCC에 의한 각 노드의 출력전압을 나타낸 도면.
제7도는 제5도에 있어서, 가변 VCC에 의한 각 노드의 출력전압을 나타낸 도면.
제8도는 제7도에 있어서, 가변 VCC가 VCT이상일때 각 노드의 출력전압을 상세하게 도시한 도면.
제9도는 제3도에 있어서 클럭신호의 입력 파형도.
*도면의 주요부분에 대한 부호설명
100,100' : 상수전압발생회로(CVGC) 200 : 인버터
300 : 클럭신호발생부 400 : 풀-업엔모스트랜지스터
본 발명에 따른 출력버퍼회로는 도 3에 도시된 바와같이, 가변(Variant)VCC를 입력받아 일정 레벨의 상수전압(VC)를 발생하는 상수전압발생회로(CVGC : Constant Voltage Generation Circuit)(100)와, 그 상수전압발생회로(100)에서 출력된 상수 전압(CV)과 클럭신호(PU1),(PD1)에 따라 데이터를 출력하는 인버터(200)와, 그 인버터(200)의 출력데이타와 하이레벨의 클럭신호(PU1)에 따라 클럭신호(P1)를 발생하는 클럭신호발생기(300)와, 상기 클럭신호발생기(300)의 클럭신호(P1)에 따라 하이레벨의 출력데이타를 일정 레벨로 풀-업(Pull-up)시키는 풀-업트랜지스터(400)로 구성된다.
이때, 상기 인버터(200)는 가변 VCC와 접지사이에 직렬연결되어 상수전압(CV), 클럭신호(PU1),(PD1)를 각각 입력받는 3개의 엔모스트랜지스터(NM10-NM12)로 구성되고, 클럭신호발생기(300)는 클럭신호(PU1)를 지연시키는 인버터(11)와, 상기 인버터(200)의 출력을 순차 지연시키는 인버터(12),(13)와, 상기 인버터(I1),(I3)의 출력을 노아링하여 클럭신호(P1)를 발생하는 노아게이트(NR1)로 구성된다.
도 4는 상수전압발생회로(100)의 제1실시예로서, 가변 VCC와 접지사이에 저항(R1),(R2), 피모스트랜지스터(PM1)를 직렬연결하고, 저항(R1),(R2)의 접점과 접지사이에 드레인이 출력단자(CV)를 형성하는 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM16)를 순차병렬 접속하며, 저항(R1),(R2)의 접점과 엔모스트랜지스터(NM16)의 게이트사이에 드레인과 게이트가 접속된 엔모스트랜지스터(NM13-NM15)들을 순차 접속한다.
그리고, 도 5는 본 발명에 따른 상수전압발생회로의 제2실시예로서, 단위블럭의 출력이 다음 단위블럭의 입력이 되는 복수의 단위블럭(102),(103),(104)들로 구성되며, 각 단위블럭들은 가변 VCC와 접지사이에 제1저항, 3개의 엔모스트랜지스터, 제2저항을 직렬접속한다.
먼저, 상수전압발생회로의 제1실시예(100)의 동작은 다음과 같다.
로우레벨의 상수전압 제어신호(CS)에 의해 피코스트랜지스터(PM1),(PM2)가 인에이블되면, 노드(V4)의 전압은 VCC가 엔모스트랜지스터(NM16)의 문턱전압인 VCT전압이 될 때까지 블럭(101)을 디스에이블시켜며, 피모스트랜지스터(PM1)와 노드(V1)사이의 유효저항은 R2가 되어, 도 6과 같이 노드(V1)의 전압 V1(A)은 저항(R1),(R2)에 의해 분배된다.
이후, VCC가 계속 증가되면 노드(V2),(V3).(V4)의 전압은 엔모스트랜지스터(NM13),(NM14),(NM15)의 문턱전압(Vth)특성에 의해 도 6과 같이 되며, VCC가 더욱 증가되어 VCT전압이상이 되면 엔모스트랜지스터(NM16)가 턴온되어 V1노드와 접지사이의 유효저항이 변하게 된다.
이때, 저항(R1)은 엔모스트랜지스터(NM16)의 유효저항에 비하여 매우 크기 때문에 전압강하는 대부분 저항(R1)에 의하여 나타나며, VCT전압이상의 노드(V1)의 전압 V1(B)는 도 6과 같이 VCC의 변화에 대하여 상대적으로 변화폭이 작은 일정한 상수전압(CV)을 유지하게 된다.
이어서, 상수전압발생회로의 제2실시예(100')의 동작은 다음과 같다.
먼저, VCC가 접지상태에서 증가되면, VCC의 레벨에 따라 엔모스트랜지스터(NM20),(NM21),(NM22)가 차례로 턴온되는데, VCC가 VCT이하인 경우 단위블럭(102)의 출력전압(VC1)은 도 7에 도시된 바와같이 VCC가 되고, VCC가 VCT이상인 경우는엔모스트랜지스터(NM20),(NM21),(NM22)가 모두 턴온되어 VCC와 접지사이에 전류(1)가 흐르게 된다.
이때, 단위블럭(102)의 출력전압(VC1)은 VCC에 VCC와 접지사이의 총 등가저항에 대한 저항 (R11)의 비를 곱한 값이 된다.
결국, VCC가 VCT이상이 될 때 단위블럭(102),(103),(104)를 모두 고려하면, 도 7에 도시된 바와같이, 단위블럭(102)의 출력전압(VC1)은 저항(R11)에 의하여 I×R11만큼 강하된 값이며, 단위블럭(103)의 출력전압(VC2)은 단위블럭(102)의 출력전압(VC1)에서 I×R21만큼 강하된 값이며, 단위블럭(104)의 출력전압(VC3)은 단위블럭(103)의 출력전압(VC2)에서 I×R31만큼 강하된 값이 된다. 그 결과, 출력전압(VC1),(VC2),(VC3)는 VCC의 증가에 대하여 아주 작은 변화를 갖는 것을 알 수 있다.
그리고, 도 8은 VCC가 VCT이상이 될 때 단위블럭(102),(103),(104)들의 출력전압(VC1),(VC2),(VC3)을 상세하게 도시한 것으로서, Ratio는 VCT이상의 VCC값에서 도통된 VCC와 접지사이의 총 등가저항에 대한 R11의 저항비를 나타낸다.
따라서, VCC의 최대값을 Vp라 할 때, 단위블럭(102)의 출력전압(VC1)은 Vp×Ratio가 되고, 단위블럭(103)의 출력전압(VC2)은 Vp×(Ratio)2가 되며, 단위블럭(104)의 출력전압(VC3)은 Vp×(Ratio)3가 되며, 출력전압(VC3)은 일정레벨의 상수전압(CV)이 된다.
또한, 본 발명은 상수전압발생회로의 제1, 제실시예에서 저항대신에 턴온된 트랜지스터를 사용할 수 있다.
즉, 본 발명에서 가변 VCC를 입력받아 일정한 레벨의 출력전압을 발생하는 상수전압발생회로(100),(100')는 캐폐시터의 특성을 이용하지 않고, 저항특성과 엔모스트랜지스터에 의한 문턱전압특성을 이용하기 때문에, 빠른 시간에 상수전압을 출력할 수 있으며, 응답시간에 무관하게 파워소모를 줄일 수 있다.
이후, 본 발명에 따른 출력버퍼회로의 동작을 설명하면 다음과 같다.
먼저, 상수전압발생회로(100) 또는 상수전압발생회로(100')에서 출력된 상수전압(CV)에 의해 엔모스트랜지스터(NM10)가 턴온된다. 이때, 상수전압(CV)이 CV ＞ VCC-Vth1보다 크면 엔모스트랜지스터(NM10)의 드레인전압은 VCC가 되고, CV ＜ VCC-Vth보다 크면 엔모스트랜지스터(NM10)의 드레인전압은 VCC와 관계없이 상수전압(CV)가 된다.
이후, 제어회로(미도시)로부터 로우레벨의 클럭신호(PU1)와 하이레벨의 클럭신호(PD1)가 입력되면, 엔모스트랜지스터(NM11)(400)는 턴오크, 엔모스트랜지스터(NM12)를 턴온되어 로우레벨의 데이터가 출력되며, 하이레벨의 클럭신호(PU1)와 로우레벨의 클럭신호(PD1)가 입력되면 엔모스트랜지스터(NM11),(400)는 턴온, 엔모스트랜지스터(NM12)를 턴오프되어 하이레벨의 데이터가 출력된다.
이때, 하이레벨의 데이터를 출력하기 위하여 클럭신호(PU1)가 로우레벨에서 하이레벨로 천이하면, 펄스신호생부(300)는 도 9B와 같이, 인버터(I1)와 인버터(I2),(I3)의 지연차에 해당하는 펄스폭을 갖는 펄스신호(P1)를 발생시켜 풀-업 엔모스트랜지스터(400)를 턴온시킨다.
그 결과, 출력데이터는 풀-업 엔모스트랜지스터(400)에 의해 펄스신호(P1)가 하이레벨인동안 VCC 로 풀-업되며, 이 후 펄스신호(P1)가 로우레벨이 되어 풀-업 엔모스트랜지스터(400)가 턴오프되어도 엔모스트랜지스터(NM11)가 하이레벨의 펄스신호(PU1)에 의해 계속 턴온되기 때문에 하이레벨의 출력데이터를 유지한다.
즉, 하이레벨의 데이터출력신호인 클럭신호(PU1)가 인에이블되면, 펄스신호(P1)의 하이레벨구간동안 풀-업 엔모스트랜지스터(400)에 의해 출력을 풀-업시킨 후 엔모스트랜지스터(NM11)에 의해 하이레벨의 출력 데이터를 유지함으로써, VCC가 증가시 하이레벨에서 충전(Charging)되는 전체 충전양을 줄여 노이즈를 줄이고, 출력데이타의 스피드를 향상시킬 수 있게 된다.
그런데, 출력데이터는 클럭신호(PU1)와 상수전압(CV)의 전압값에 따라 레벨이 결정된다.
즉, 상전압(CV)이 CV ＜ VCC-Vth1, 클럭신호(PU1)의 하이레벨 ＞ CV-Vth2이면 출력데이터는 CV가 되어, VCC가 변하더라도 일정한 출력레벨을 유지할 수 있다.
그리고, 상수전압(CV)가 CV ＞ VCC-Vth1[Vth1는 엔모스트랜지스터 (NM10)의 문턱전압], 틀럭신호(PU1)의 하이레벨 ＞ CV-Vth2[Vth2는 풀-업 엔모스트랜지스터(400)의 문턱전압]이면, 하이레벨의 출력데이터는 VCC-Vth1로 유지되어, 하이레벨에서 충전되는 전체 충전양을 감소시킴으로써, 출력 데이터가 하이레벨에서 로우레벨로 천이될 때 발생되는 노이즈를 줄여 출력스피드를 빠르게 할 수 있다.
그 결과, 본 발명은 가변 VCC의 증가에 관계없이 출력레벨을 VCC-Vth1 또는 CV레벨로 유지하고, 풀-업 엔모스트랜지스터에 의해 데이터의 출력스피드를 개선할 수 있게 된다.
그리고, 본 발명의 기재는 단지 한 실시예로서 청구범위를 한정하지 않으며, 여러가지의 대안, 수정 및 변경들이 통상의 지식을 갖춘자에게 자명한 것이 될 것이다.
상기에서 상세히 설명한 바와같이, 본 발명은 저항특성과 엔모스트랜지스터의 문턱전압강하특성을 이용하여, 가변 VCC에 대하여 일정한 상수전압을 발생하는 상수전압발생회로를 구현함으로써, 빠른 시간에 상수전압을 출력할 수 있으며 파워소모를 줄일 수 있는 효과가 있다.
그리고, 본 발명은 VCC의 증가에 관계없이 출력데이타의 레벨을 일정하게 유지할 수 있다.
또한, 본 발명은 하이레벨의 데이터 출력시, VCC레벨의 펄스신호에 의해 제어되는 풀업트렌지스터를 사용함으로써, VCC가 증가시 하이레벨에서 충전(Charging)되는 전체 충전양을 줄임으로써, 노이즈를 줄여 출력스피드를 향상시킬 수 있는 효과가 있다.
청구항 1-2는 가변 VCC에 대하여 일정한 상수전압을 발생할 수 있으며, 발생된 상수전압에 따라 VCC의 증가에 무관하게 출력데이타를 일정하게 유지하고, 하이레벨에서 충전(Charging)되는 전체 충전양을 줄여 출력스피드를 향상시킬 수 있는 효과가 있다.
청구항 3-4는 제1클럭신호가 하이레벨일 때 제3인버터의 지연율을 폴스폭으로 갖는 VCC레벨의 제3클럭신호를 발생할 수 있는 효과가 있다.
청구항 5-6은 VCC의 증가에 무관하게 출력데이타를 VCC-Vth1또는 CV레벨로 유지할 수 있으며, 하이레벨에서 충전(Charging)되는 전체 충전양을 줄여 출력스피드를 증가시킬 수 있는 효과가 있다.
청구항 7-9은 저항특성과 엔모스트랜지스터의 문턱전압강하특성을 이용하여 가변 VCC에 대하여 일정한 상수전압을 발생하는 상수전압발생회로를 구현함으로써, 빠른 시간에 상수전압을 출력할 수 있으며 파워소모를 줄일 수 있는 효과가 있다.

Claims (9)

  1. 가변 VCC를 입력받아 일정 레벨의 상수전압을 발생하는 상수전압발생회로와;
    가변 VCC와 접지사이에 연결되어, 상기 상수전압발생회로에서 출력된 상수전압과 제1,제2클럭신호에 따라 데이터를 출력하는 인버터와;
    인버터의 출력데이타와 상기 제1클럭신호에 따라 제3클럭신호를 발생하는 클럭신호발생기와; 그리고
    가변 VCC와 상기 인버터의 출력단자사이에 연결되어, 상기 제3클럭신호에 따라 출력을 풀-업시키는 풀-업트랜지스터;로 구성된 것을 특징으로 하는 반도체의 출력버퍼회로.
  2. 제1항에 있어서, 상기 인버터는 가변 VCC와 접지사이에 직렬연결되어, 상수전압과 제1,제2클럭신호를 각각 입력받는 제1-제3 엔모스트랜지스터로 구성된 것을 특징으로 하는 반도체의 출력버퍼회로.
  3. 제1항에 있어서, 상기 클럭신호발생기는 제1클럭신호를 지연시키는 제1인버터와, 상기 인버터의 출력을 순차 지연시키는 제2,제3인버터와, 상기 제1,제3인버터의 출력을 노아링하여 제3클럭신호를 발생하는 노아게이트로 구성된 것을 특징으로 하는 반도체의 출력버퍼회로.
  4. 제3항에 있어서, 상기 클럭신호발생기는 제1클럭신호가 하이레벨일 때, 제3인버터의 지연율을 펄스폭으로 갖는 제3클럭신호를 발생하는 것을 특징으로 하는 반도체의 출력버퍼회로.
  5. 제2항에 있어서, 상기 인버터의 출력은 상수전압이 VCC-Vth1보다 크고, 제3클럭신호의 하이레벨이 상수전압-Vth2보다 작을 때, VCC-Vth1가 되는 것을 특징으로 하는 반도체의 출력버퍼회로.
  6. 제2항에 있어서, 상기 인버터의 출력은 상수전압이 VCC-Vth1보다 작고, 제3클럭신호의 하이레벨이 상수전압-Vth2보다 클 때, 상수전압이 되는 것을 특징으로 하는 반도체의 출력버퍼회로.
  7. 제1항에 있어서, 상기 상수전압발생회로는 가변 VCC와 접지사이에 순차 접속된 제1,제2저항 및 제1피모스트랜지스터와 상기 제1,제2저항의 접점과 접지사이에 병렬 연결된 제2 피모스트랜지스터 및 제4엔모스트랜지스터와, 상기 제1,제2저항의 접점과 상기 제4엔모스트랜지스터의 게이트사이에 순차접속되고, 드레인과 게이트가 접속된 복수의 엔모스트랜지스터로 구성된 것을 특징으로 하는 반도체의 출력버퍼회로.
  8. 제1항에 있어서, 상기 상수전압발생회로는 단위블럭의 출력이 다음 단위블럭의 입력이 되는 복수의 단위블럭들로 구성되고,
    각 단위블럭들은 일측단자가 가변 VCC에 접속되는 제3저항과; 드레인은 상기 제3저항의 타측단자에 접속되고 게이트에는 가변 VCC가 입력되는 제1엔모스트랜지스터와, 상기 제1엔모스트랜지스터의 소스에 접속된 복수의 엔모스트랜지스터와, 상기 복수의 엔모스트랜지스터와 접지사이에 연결된 제4저항으로 구성된 것을 특징으로 하는 반도체의 출력버퍼회로.
  9. 제8항에 있어서, 상기 단위블럭들은 제3저항과 제4저항을 턴온된 트랜지스터로 대치할 수 있는 것을 특징으로 하는 반도체의 출력버퍼회로.
KR1019970069355A 1997-12-16 1997-12-16 반도체의 출력버퍼회로 KR100280409B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970069355A KR100280409B1 (ko) 1997-12-16 1997-12-16 반도체의 출력버퍼회로
US09/166,959 US6194922B1 (en) 1997-12-16 1998-10-06 Output buffer circuit for semiconductor device
JP10352885A JPH11251894A (ja) 1997-12-16 1998-12-11 出力バッファ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069355A KR100280409B1 (ko) 1997-12-16 1997-12-16 반도체의 출력버퍼회로

Publications (2)

Publication Number Publication Date
KR19990050275A true KR19990050275A (ko) 1999-07-05
KR100280409B1 KR100280409B1 (ko) 2001-02-01

Family

ID=19527491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069355A KR100280409B1 (ko) 1997-12-16 1997-12-16 반도체의 출력버퍼회로

Country Status (3)

Country Link
US (1) US6194922B1 (ko)
JP (1) JPH11251894A (ko)
KR (1) KR100280409B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521759B1 (ko) * 2003-03-27 2005-10-17 학교법인 인하학원 모서리 감지 종료 회로 및 이를 이용한 고속의 비동기파이프라인 회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020083061A1 (en) * 2000-12-21 2002-06-27 Larry Russell Method of providing tradeshow information

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533399B2 (ja) * 1990-05-25 1996-09-11 三菱電機株式会社 センスアンプ
US5495195A (en) * 1994-11-17 1996-02-27 Advanced Micro Devices, Inc. Output buffer for a high density programmable logic device
JP2870464B2 (ja) * 1996-01-22 1999-03-17 日本電気株式会社 可変遅延回路
US5898315A (en) * 1996-05-17 1999-04-27 Cypress Semiconductor Corp. Output buffer circuit and method having improved access

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521759B1 (ko) * 2003-03-27 2005-10-17 학교법인 인하학원 모서리 감지 종료 회로 및 이를 이용한 고속의 비동기파이프라인 회로

Also Published As

Publication number Publication date
KR100280409B1 (ko) 2001-02-01
JPH11251894A (ja) 1999-09-17
US6194922B1 (en) 2001-02-27

Similar Documents

Publication Publication Date Title
US7839197B2 (en) Level shift circuit
US20060017496A1 (en) Step-down power supply
US7812660B2 (en) Level shift circuit
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
JPH0584597B2 (ko)
US5130569A (en) Power-on reset circuit
US7142024B2 (en) Power on reset circuit
KR100724559B1 (ko) 레벨 쉬프터
US7102439B2 (en) Low voltage differential amplifier circuit and a sampled low power bias control technique enabling accommodation of an increased range of input levels
KR0157885B1 (ko) 전원 공급 감지 회로
US5786723A (en) Voltage switching circuit for a semiconductor memory device
KR0159324B1 (ko) 데이터 출력회로
KR100280409B1 (ko) 반도체의 출력버퍼회로
JP2006526318A (ja) 改良された共振線駆動回路
US7372321B2 (en) Robust start-up circuit and method for on-chip self-biased voltage and/or current reference
US20060145749A1 (en) Bias circuit having reduced power-up delay
US6166582A (en) Method and apparatus of an output buffer for controlling the ground bounce of a semiconductor device
KR930008658B1 (ko) 전압레벨 검출회로
JP3233069B2 (ja) 高耐圧レベル検出回路
KR100230408B1 (ko) 저전력 비교기 회로 및 비교기의 제어방법
KR0154728B1 (ko) 고전압 발생기를 가지는 반도체 메모리 장치의 초기 충전회로
KR100396831B1 (ko) 절전형인버터회로
KR100243263B1 (ko) Rc 오실레이터용 슈미트트리거 회로
JP3588533B2 (ja) 電圧監視回路
CN117369580A (zh) 电压源输出电路及控制方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee