JP3588533B2 - 電圧監視回路 - Google Patents
電圧監視回路 Download PDFInfo
- Publication number
- JP3588533B2 JP3588533B2 JP12528697A JP12528697A JP3588533B2 JP 3588533 B2 JP3588533 B2 JP 3588533B2 JP 12528697 A JP12528697 A JP 12528697A JP 12528697 A JP12528697 A JP 12528697A JP 3588533 B2 JP3588533 B2 JP 3588533B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- node
- charging
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- General Engineering & Computer Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電圧監視回路に係り、特に半導体メモリ装置において電源投入後の初期低電圧による内部回路の誤動作を防止するために、適正電圧レベル以上に電圧が上昇した状態で内部回路へ電源電圧が伝達されるようにするための制御信号を発生する電圧監視回路に関する。
【０００２】
【従来の技術】
一般に、半導体回路では電源投入後、内部回路の全ての部位に電源電圧が適正電圧レベルまで達する過渡区間が存在する。従って、この区間の間は内部回路の誤動作を防止するために内部回路への電源電圧の印加を遮断する。
【０００３】
図６を参照すると、従来の電圧監視回路は、外部電源電圧によって充電されて充電電圧を発生する充電手段１０と、この充電手段１０の充電電圧のレベルが所定のレベルに達すると、出力状態が反転する監視電圧検出手段２０と、この監視電圧検出手段２０の出力信号を反転させるインバータ３０とから構成されている。
【０００４】
図６において、外部電源電圧が投入（パワーオン）されると、充電手段１０のＰＭＯＳトランジスタ１２がターンオンされ、第１ノードＮ１に連結されたキャパシタ１４への電荷蓄積が始まって充電される。キャパシタ１４の充電電圧、即ち第１ノードＮ１の電圧レベルが監視電圧検出手段２０、すなわちＰＭＯＳトランジスタ２２及びＮＭＯＳトランジスタ２４からなるインバータのトリップポイント（ｔｒｉｐ ｐｏｉｎｔ）に達すると、第２ノードＮ２の電圧レベルが高レベルから低レベルに状態遷移し始める。このため、第２ノードＮ２に連結されているインバータ３０の出力φＶＣＣＨは低レベルから高レベルに状態遷移する。
【０００５】
即ち、インバータ３０の出力が低レベルから高レベルに状態遷移する時点は、ダイオードとして動作するＰＭＯＳトランジスタ１２の抵抗の大きさ、キャパシタ１４の容量、及び２つのインバータ２０，３０のトリップポイントの調整で決定される。
【０００６】
しかし、上述した従来の電圧監視回路では、パワーオン以降、第１ノードＮ１の電圧レベルが電源電圧レベルに上昇する際の傾きが緩やかな場合には、所望の電圧レベル時点より一層低い電圧レベルから出力φＶＣＣＨが状態遷移してしまうために、内部回路の誤動作を誘発する恐れがあるという短所をもっていた。
【０００７】
また、インバータ３０の出力状態遷移時点、即ち監視電圧検出レベルがインバータ２０のＮＭＯＳトランジスタ２４のしきい電圧Ｖｔレベルに限定されるので、更に高い電圧レベルから出力状態遷移が起こるようにすることは不可能であった。
【０００８】
図７の電圧監視回路は前述のような図６の電圧監視回路に比べて監視電圧検出レベルをさらに高めることができるように補完された回路の構成を示す。
【０００９】
図７の回路の特徴は、監視電圧検出手段４０におけるＮＭＯＳトランジスタ４４のソースと接地との間に監視電圧調整手段５０をさらに備えているところである。
【００１０】
監視電圧調整手段５０は、ゲートとドレインが連結されたＮＭＯＳトランジスタ５２のダイオード構成でなされている。即ち、監視電圧調整手段５０はＮＭＯＳトランジスタのしきい電圧Ｖｔだけインバータのトリップポインタを上昇させるように働く。
【００１１】
図８の従来の電圧監視回路は前記図７を応用したものであって、図７の回路と異なり、監視電圧レベルをｎＶｔだけ高めるために、監視電圧検出手段６０をｎ個のインバータ端から構成し、各インバータ端と接地との間には監視電圧調整手段７０をそれぞれ連結している。監視電圧調整手段７０はインバータ端の数が増加するほどに各インバータに連結されるダイオードの数が減少する。
【００１２】
しかし、図８の電圧監視回路はパワーのオン／オフが繰り返された場合、インバータ端（６２，６４）（６６，６８）の第２ノードＮ２、第３ノードＮ３が完全に０Ｖに放電せず、１Ｖのしきい電圧Ｖｔのレベルにまでしか落ちないので、後端のインバータが弱くターンオンされ、電源電圧から接地への直流電流経路が形成されるために電力を消耗する。これは半導体装置の低電力化に逆行してしまう。
【００１３】
また、ｎ個のしきい電圧Ｖｔだけ第２ノードＮ２の状態遷移時点を上げるためにＮ−１個のインバータ端が追加されるので、設計上難しくなり、レイアウトの面積が増えることになる。特にダイオードは温度に敏感なので、温度変化と工程変化につれ出力状態遷移時点も影響を受けて回路の安定度が低下するという問題点も発生する。
【００１４】
【発明が解決しようとする課題】
本発明はかかる従来の技術の問題点を解決するためのもので、その目的は監視電圧検出レベルを適正レベルに調整することができ、且つ温度及び工程の変化に対して安定した回路特性を有する電圧監視回路を提供することにある。
【００１５】
本発明の他の目的は、電力消耗の少ない電圧監視回路を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明の電圧監視回路は、外部電源電圧によって充電されて充電電圧を発生する充電手段と、前記充電手段の充電電圧のレベルが所定レベルに達すると出力状態が反転する監視電圧検出手段と、前記監視電圧検出手段の出力信号をラッチするラッチ手段と、前記充電手段の充電電圧が前記所定のレベルに達するまで前記ラッチ手段をリセットするリセット手段とを備えることを特徴とする。
【００１７】
前記充電手段は、前記外部電源電圧と第１ノードとの間に連結された順方向ダイオード連結のＰＭＯＳトランジスタと、前記第１ノードと接地との間に連結されたキャパシタと、前記第１ノードと前記外部電源電圧との間に連結された逆方向ダイオード連結のＰＭＯＳトランジスタと、前記接地と前記第１ノードとの間に連結された逆方向ダイオード連結のＮＭＯＳトランジスタとを備えることを特徴とする。
【００１８】
前記監視電圧検出手段は、第２ノードと第３ノートとの間に連結され、前記充電手段の充電電圧に応じてスイッチングされるＮＭＯＳトランジスタと、前記第３ノードと接地との間に直列に連結された複数のダイオード連結のＮＭＯＳトランジスタとを備えることを特徴とする。
【００１９】
前記ラッチ手段は、前記外部電源電圧と前記監視電圧検出手段の出力との間に連結され、前記ラッチ手段の出力に応じてスイッチングされる第１ＰＭＯＳトランジスタと、前記外部電源電圧と前記ラッチ手段の出力との間に連結され、前記監視電圧検出手段の出力に応じてスイッチングされる第２ＰＭＯＳトランジスタとを備える。
【００２０】
前記リセット手段は、前記充電手段の充電電圧のレベルがトリップポイントに達すると出力が反転するインバータと、前記ラッチ手段の出力と接地との間に連結され、前記前記インバータの出力に応じてスイッチングされるＮＭＯＳトランジスタとを備えることを特徴とする。
【００２１】
前記電圧監視回路は、ラッチ手段の出力をバッファリングして出力する出力バッファ手段をさらに備え、前記出力バッファ手段は、前記ラッチ手段の出力を反転させる第１インバータと、前記第１インバータの出力を反転させる第２インバータと、出力ノードと前記外部電源電圧との間に連結された逆方向ダイオード連結のＰＭＯＳトランジスタと、前記接地と前記出力ノードとの間に連結された逆方向ダイオード連結のＮＭＯＳトランジスタを備えることを特徴とする。
【００２２】
【発明の実施の形態】
以下、添付した図面に基づいて本発明による実施形態をさらに詳しく説明する。
【００２３】
図１は本発明の第１実施形態に係る電圧監視回路の回路図を示す。
【００２４】
電圧監視回路は充電手段１１０と、監視電圧検出手段１２０と、ラッチ手段１３０と、リセット手段１４０とを含んでいる。
【００２５】
図１において、前記充電手段１１０は、外部電源電圧ＶＣＣと接地ＶＳＳとの間に連結された順方向ダイオード連結のＰＭＯＳトランジスタＰＭ１と、第１ノードＮ１と接地ＶＳＳとの間に連結されたキャパシタＣとから構成されている。
【００２６】
ＰＭＯＳトランジスタＰＭ１は外部電源電圧と充電電圧との差がしきい電圧以下となればオフされる。
【００２７】
前記監視電圧検出手段１２０は、第２ノードＮ２と第３ノードＮ３との間に連結され、前記充電手段１１０の充電電圧に応じてスイッチングされるＮＭＯＳトランジスタＮＭ１と、第３ノードＮ３と接地ＶＳＳとの間に直列に連結された複数のダイオード連結のＮＭＯＳトランジスタＮＭ２，ＮＭ３とを備えている。即ち、充電電圧がＶｇｓ（ＮＭ１）＋２Ｖｔになると、ＮＭＯＳトランジスタＮＭ１がターンオンされて第２ノードＮ２の電位がＶＣＣから２Ｖｔに落ちる。これにより、監視電圧はＶｇｓ（ＮＭ１）＋２Ｖｔに決定される。従って、監視電圧は直列連結されたダイオード連結のＮＭＯＳトランジスタの個数で調整することができる。
【００２８】
前記ラッチ手段１３０は、外部電源電圧ＶＣＣと監視電圧検出手段１２０の出力との間に連結され、ラッチ手段１３０の出力φＶＣＣＨに応じてスイッチングされるＰＭＯＳトランジスタＰＭ２と、外部電源電圧ＶＣＣとラッチ手段１３０の出力との間に連結され、監視電圧検出手段１２０の出力に応じてスイッチングされるＰＭＯＳトランジスタＰＭ３とを備えている。したがって、例えばφＶＣＣＨがロー状態の場合にはＰＭＯＳトランジスタＰＭ２がターンオンされて第２ノードＮ２の電位をＶＣＣにすることになる。この際、ＰＭＯＳトランジスタＰＭ３は第２ノードＮ２がＶＣＣに保持されるので、ターンオフ状態を保持する。このような状態で第２ノードＮ２の電位が上述したように監視電圧検出手段１２０によってＶｇｓ（ＮＭ１）＋２Ｖｔに落ちると、ＰＭＯＳトランジスタＰＭ３がターンオンされてφＶＣＣＨがハイ状態になるので、ＰＭＯＳトランジスタＰＭ２はターンオフされて第２ノードに電流供給が遮断される。よって、監視電圧検出手段１２０を通して直流電流パスが形成されないので電力消耗を防止することができる。
【００２９】
前記リセット手段１４０は、充電手段１１０の充電電圧のレベルがトリップポイントに達すると出力が反転するインバータＧ１と、ラッチ手段１３０の出力と接地ＶＳＳとの間に連結され、インバータＧ１の出力に応じてスイッチングされるＮＭＯＳトランジスタＮＭ４とを備えている。即ち、電源投入の初期に充電電圧がインバータＧ１のトリップポイントである１Ｖを超える前には第４ノードＮ４をＶＣＣに保持してＮＭＯＳトランジスタＮＭ４をターンオンさせてφＶＣＣＨをロー状態にすることにより、ラッチ手段１３０をリセットさせる。充電電圧がインバータＧ１のトリップポイント以上に増加すると、第４ノードＮ４をロー状態に保持してＮＭＯＳトランジスタＮＭ４をターンオフさせることにより、Ｖｇｓ（ＮＭ１）＋２Ｖｔの監視電圧になった時、監視電圧検出手段１２０の出力がラッチ手段１３０にラッチされるようにする。
【００３０】
次に、図２は本発明の第２実施形態に係る電圧監視回路の回路図を示す。第２実施形態に係る電圧監視回路は、充電手段１１０のＰＭＯＳトランジスタＰＭ１と第１ノードＮ１との間に、ゲートが第１ノードに連結されたＰＭＯＳトランジスタＰＭ４をさらに備え、且つ第１ノードＮ１と前記外部電源電圧ＶＣＣとの間に連結された逆方向ダイオード連結のＰＭＯＳトランジスタＰＭ５、及び前記接地ＶＳＳと前記第１ノードＮ１との間に連結された逆方向ダイオード連結のＮＭＯＳトランジスタＮＭ５をさらに含んでいる。
【００３１】
ＰＭＯＳトランジスタＰＭ５は第１ノードの電位がＶＣＣよりしきい電圧だけ高くなった場合にＶＣＣにバイパスさせる役割を果たし、ＮＭＯＳトランジスタＮＭ５は第１ノードの電位が接地ＶＳＳよりしきい電圧だけ低い電位に落ちた場合に接地ＶＳＳにバイパスさせる役割を果たすことにより、異常電圧から素子を保護する。
【００３２】
また、前記インバータＧ１は外部電源電圧ＶＣＣと第４ノードＮ４との間に連結され、充電電圧に応じてスイッチングされるＰＭＯＳトランジスタＰＭ６と、前記第４ノードと接地ＶＳＳとの間に直列に連結され、前記充電電圧に応じて同時にスイッチングされる複数のＮＭＯＳトランジスタＮＭ６，ＮＭ７とから構成されている。このようなインバータＧ１の構成は１つのＮＭＯＳトランジスタから構成した場合に比べてインバータのトリップポイントを一層高めることができる。
【００３３】
尚、第２実施形態に係る電圧監視回路ではラッチ手段１３０の出力をバッファリングして出力する出力バッファ手段１５０をさらに備えている。前記出力バッファ手段１５０は、ラッチ手段１３０の出力を反転させる第１インバータＧ２と、前記第１インバータＧ２の出力を反転させる第２インバータＧ３と、出力φＶＣＣＨと前記外部電源電圧ＶＣＣとの間に連結された逆方向ダイオード連結のＰＭＯＳトランジスタＰＭ９と、接地ＶＳＳと出力φＶＣＣＨとの間に連結された逆方向ダイオード連結のＮＭＯＳトランジスタＮＭ１１とを含んでいる。ここで、ＰＭ９とＮＭ１１は上述したＰＭ５及びＮＭ５と同じ素子保護の役割を果たす。
【００３４】
前記第１インバータＧ２はインバータＧ１と同様に、外部電源電圧ＶＣＣと第５ノードＮ５との間に連結され、前記ラッチ手段１３０の出力に応じてスイッチングされるＰＭＯＳトランジスタＰＭ７と、第５ノードＮ５と接地ＶＳＳとの間に直列に連結され、前記ラッチ手段の出力に応じて同時にスイッチングされる複数のＮＭＯＳトランジスタＮＭ８，ＮＭ９を含んでいる。第２インバータＧ３は通常のインバータ構成でＰＭＯＳトランジスタＰＭ８とＮＭＯＳトランジスタＮＭ１０とから構成されている。
【００３５】
以下、このように構成された本発明の作用・効果を説明する。
【００３６】
図３は本発明の電圧監視回路の監視電圧設定による入力に対する出力特性を示す波形図である。
【００３７】
図３において、電源電圧の上昇傾きを６０μｓにした時、本発明の電圧監視回路の監視電圧検出手段１２０の第３ノードＮ３にダイオードを連結しない場合には監視電圧が１．８Ｖ（図３の（Ａ））、一つを連結した場合には監視電圧が３Ｖ（図３の（Ｂ））、２つを連結した場合には監視電圧が４．４Ｖ（図３の（Ｃ））であることをそれぞれ示している。
【００３８】
図４及び図５は従来（Ａ）と本発明（Ｂ）の電圧監視回路の工程及び温度による監視電圧の変動を示す。即ち、工程と温度の条件が最も劣悪な状態（図４）や或いは最適の状態（図５）において、従来の監視電圧の変動幅が大きいのに対して、本発明の監視電圧の変動幅は非常に小さいことが分かる。
【００３９】
【発明の効果】
以上述べたように、本発明ではインバータ端をｎ端に連結しなくても極めて簡単な回路構成によってｎＶｔの監視電圧の調整が可能なので適正レベルの監視電圧を調整することができるのみならず、ダイオードの連結を各インバータ端ごとに順次に減少させながら構成する必要がなくなるために、相対的にそれほどダイオードの個数を増やすことがないので、温度及び工程変化による監視電圧の変動が抑制でき、回路の動作特性が安定する。
【００４０】
尚、本発明ではスイッチング動作時にのみ電力が消耗され、その他には直流電流パスの遮断された状態に保持されるので、低電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電圧監視回路の構成を示す回路図である。
【図２】本発明の第２実施形態に係る電圧監視回路の構成を示す回路図である。
【図３】本発明の電圧監視回路の監視電圧設定による入力に対する出力特性を示す波形図である。
【図４】従来（Ａ）及び本発明（Ｂ）の電圧監視回路の最も劣悪な条件における温度及び工程変数の変化による監視電圧の変動特性を示す波形図である。
【図５】従来（Ａ）及び本発明（Ｂ）の電圧監視回路の最適条件における温度及び工程変数の変化による監視電圧の変動特性を示す波形図である。
【図６】従来の電圧監視回路の構成を示す回路図である。
【図７】従来の電圧監視回路の別の一例を示す回路図である。
【図８】従来の電圧監視回路のさらに別の一例を示す回路図である。
【符号の説明】
１０、１１０ 充電手段
１２、２２、４２、６２、６６、ＰＭ１、ＰＭ２、・・・、ＰＭ９ ＰＭＯＳトランジスタ
１４、Ｃ キャパシタ
２０、１２０ 監視電圧検出手段
２４、４４、５２、６４、６８ＮＭ１、ＮＭ２、・・・、ＮＭ１１ ＮＭＯＳトランジスタ
３０、Ｇ１、Ｇ２、Ｇ３ インバータ
１３０ ラッチ手段
１４０ リセット手段
１５０ 出力バッファ手段
Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ６ ノード
【発明の属する技術分野】
本発明は電圧監視回路に係り、特に半導体メモリ装置において電源投入後の初期低電圧による内部回路の誤動作を防止するために、適正電圧レベル以上に電圧が上昇した状態で内部回路へ電源電圧が伝達されるようにするための制御信号を発生する電圧監視回路に関する。
【０００２】
【従来の技術】
一般に、半導体回路では電源投入後、内部回路の全ての部位に電源電圧が適正電圧レベルまで達する過渡区間が存在する。従って、この区間の間は内部回路の誤動作を防止するために内部回路への電源電圧の印加を遮断する。
【０００３】
図６を参照すると、従来の電圧監視回路は、外部電源電圧によって充電されて充電電圧を発生する充電手段１０と、この充電手段１０の充電電圧のレベルが所定のレベルに達すると、出力状態が反転する監視電圧検出手段２０と、この監視電圧検出手段２０の出力信号を反転させるインバータ３０とから構成されている。
【０００４】
図６において、外部電源電圧が投入（パワーオン）されると、充電手段１０のＰＭＯＳトランジスタ１２がターンオンされ、第１ノードＮ１に連結されたキャパシタ１４への電荷蓄積が始まって充電される。キャパシタ１４の充電電圧、即ち第１ノードＮ１の電圧レベルが監視電圧検出手段２０、すなわちＰＭＯＳトランジスタ２２及びＮＭＯＳトランジスタ２４からなるインバータのトリップポイント（ｔｒｉｐ ｐｏｉｎｔ）に達すると、第２ノードＮ２の電圧レベルが高レベルから低レベルに状態遷移し始める。このため、第２ノードＮ２に連結されているインバータ３０の出力φＶＣＣＨは低レベルから高レベルに状態遷移する。
【０００５】
即ち、インバータ３０の出力が低レベルから高レベルに状態遷移する時点は、ダイオードとして動作するＰＭＯＳトランジスタ１２の抵抗の大きさ、キャパシタ１４の容量、及び２つのインバータ２０，３０のトリップポイントの調整で決定される。
【０００６】
しかし、上述した従来の電圧監視回路では、パワーオン以降、第１ノードＮ１の電圧レベルが電源電圧レベルに上昇する際の傾きが緩やかな場合には、所望の電圧レベル時点より一層低い電圧レベルから出力φＶＣＣＨが状態遷移してしまうために、内部回路の誤動作を誘発する恐れがあるという短所をもっていた。
【０００７】
また、インバータ３０の出力状態遷移時点、即ち監視電圧検出レベルがインバータ２０のＮＭＯＳトランジスタ２４のしきい電圧Ｖｔレベルに限定されるので、更に高い電圧レベルから出力状態遷移が起こるようにすることは不可能であった。
【０００８】
図７の電圧監視回路は前述のような図６の電圧監視回路に比べて監視電圧検出レベルをさらに高めることができるように補完された回路の構成を示す。
【０００９】
図７の回路の特徴は、監視電圧検出手段４０におけるＮＭＯＳトランジスタ４４のソースと接地との間に監視電圧調整手段５０をさらに備えているところである。
【００１０】
監視電圧調整手段５０は、ゲートとドレインが連結されたＮＭＯＳトランジスタ５２のダイオード構成でなされている。即ち、監視電圧調整手段５０はＮＭＯＳトランジスタのしきい電圧Ｖｔだけインバータのトリップポインタを上昇させるように働く。
【００１１】
図８の従来の電圧監視回路は前記図７を応用したものであって、図７の回路と異なり、監視電圧レベルをｎＶｔだけ高めるために、監視電圧検出手段６０をｎ個のインバータ端から構成し、各インバータ端と接地との間には監視電圧調整手段７０をそれぞれ連結している。監視電圧調整手段７０はインバータ端の数が増加するほどに各インバータに連結されるダイオードの数が減少する。
【００１２】
しかし、図８の電圧監視回路はパワーのオン／オフが繰り返された場合、インバータ端（６２，６４）（６６，６８）の第２ノードＮ２、第３ノードＮ３が完全に０Ｖに放電せず、１Ｖのしきい電圧Ｖｔのレベルにまでしか落ちないので、後端のインバータが弱くターンオンされ、電源電圧から接地への直流電流経路が形成されるために電力を消耗する。これは半導体装置の低電力化に逆行してしまう。
【００１３】
また、ｎ個のしきい電圧Ｖｔだけ第２ノードＮ２の状態遷移時点を上げるためにＮ−１個のインバータ端が追加されるので、設計上難しくなり、レイアウトの面積が増えることになる。特にダイオードは温度に敏感なので、温度変化と工程変化につれ出力状態遷移時点も影響を受けて回路の安定度が低下するという問題点も発生する。
【００１４】
【発明が解決しようとする課題】
本発明はかかる従来の技術の問題点を解決するためのもので、その目的は監視電圧検出レベルを適正レベルに調整することができ、且つ温度及び工程の変化に対して安定した回路特性を有する電圧監視回路を提供することにある。
【００１５】
本発明の他の目的は、電力消耗の少ない電圧監視回路を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明の電圧監視回路は、外部電源電圧によって充電されて充電電圧を発生する充電手段と、前記充電手段の充電電圧のレベルが所定レベルに達すると出力状態が反転する監視電圧検出手段と、前記監視電圧検出手段の出力信号をラッチするラッチ手段と、前記充電手段の充電電圧が前記所定のレベルに達するまで前記ラッチ手段をリセットするリセット手段とを備えることを特徴とする。
【００１７】
前記充電手段は、前記外部電源電圧と第１ノードとの間に連結された順方向ダイオード連結のＰＭＯＳトランジスタと、前記第１ノードと接地との間に連結されたキャパシタと、前記第１ノードと前記外部電源電圧との間に連結された逆方向ダイオード連結のＰＭＯＳトランジスタと、前記接地と前記第１ノードとの間に連結された逆方向ダイオード連結のＮＭＯＳトランジスタとを備えることを特徴とする。
【００１８】
前記監視電圧検出手段は、第２ノードと第３ノートとの間に連結され、前記充電手段の充電電圧に応じてスイッチングされるＮＭＯＳトランジスタと、前記第３ノードと接地との間に直列に連結された複数のダイオード連結のＮＭＯＳトランジスタとを備えることを特徴とする。
【００１９】
前記ラッチ手段は、前記外部電源電圧と前記監視電圧検出手段の出力との間に連結され、前記ラッチ手段の出力に応じてスイッチングされる第１ＰＭＯＳトランジスタと、前記外部電源電圧と前記ラッチ手段の出力との間に連結され、前記監視電圧検出手段の出力に応じてスイッチングされる第２ＰＭＯＳトランジスタとを備える。
【００２０】
前記リセット手段は、前記充電手段の充電電圧のレベルがトリップポイントに達すると出力が反転するインバータと、前記ラッチ手段の出力と接地との間に連結され、前記前記インバータの出力に応じてスイッチングされるＮＭＯＳトランジスタとを備えることを特徴とする。
【００２１】
前記電圧監視回路は、ラッチ手段の出力をバッファリングして出力する出力バッファ手段をさらに備え、前記出力バッファ手段は、前記ラッチ手段の出力を反転させる第１インバータと、前記第１インバータの出力を反転させる第２インバータと、出力ノードと前記外部電源電圧との間に連結された逆方向ダイオード連結のＰＭＯＳトランジスタと、前記接地と前記出力ノードとの間に連結された逆方向ダイオード連結のＮＭＯＳトランジスタを備えることを特徴とする。
【００２２】
【発明の実施の形態】
以下、添付した図面に基づいて本発明による実施形態をさらに詳しく説明する。
【００２３】
図１は本発明の第１実施形態に係る電圧監視回路の回路図を示す。
【００２４】
電圧監視回路は充電手段１１０と、監視電圧検出手段１２０と、ラッチ手段１３０と、リセット手段１４０とを含んでいる。
【００２５】
図１において、前記充電手段１１０は、外部電源電圧ＶＣＣと接地ＶＳＳとの間に連結された順方向ダイオード連結のＰＭＯＳトランジスタＰＭ１と、第１ノードＮ１と接地ＶＳＳとの間に連結されたキャパシタＣとから構成されている。
【００２６】
ＰＭＯＳトランジスタＰＭ１は外部電源電圧と充電電圧との差がしきい電圧以下となればオフされる。
【００２７】
前記監視電圧検出手段１２０は、第２ノードＮ２と第３ノードＮ３との間に連結され、前記充電手段１１０の充電電圧に応じてスイッチングされるＮＭＯＳトランジスタＮＭ１と、第３ノードＮ３と接地ＶＳＳとの間に直列に連結された複数のダイオード連結のＮＭＯＳトランジスタＮＭ２，ＮＭ３とを備えている。即ち、充電電圧がＶｇｓ（ＮＭ１）＋２Ｖｔになると、ＮＭＯＳトランジスタＮＭ１がターンオンされて第２ノードＮ２の電位がＶＣＣから２Ｖｔに落ちる。これにより、監視電圧はＶｇｓ（ＮＭ１）＋２Ｖｔに決定される。従って、監視電圧は直列連結されたダイオード連結のＮＭＯＳトランジスタの個数で調整することができる。
【００２８】
前記ラッチ手段１３０は、外部電源電圧ＶＣＣと監視電圧検出手段１２０の出力との間に連結され、ラッチ手段１３０の出力φＶＣＣＨに応じてスイッチングされるＰＭＯＳトランジスタＰＭ２と、外部電源電圧ＶＣＣとラッチ手段１３０の出力との間に連結され、監視電圧検出手段１２０の出力に応じてスイッチングされるＰＭＯＳトランジスタＰＭ３とを備えている。したがって、例えばφＶＣＣＨがロー状態の場合にはＰＭＯＳトランジスタＰＭ２がターンオンされて第２ノードＮ２の電位をＶＣＣにすることになる。この際、ＰＭＯＳトランジスタＰＭ３は第２ノードＮ２がＶＣＣに保持されるので、ターンオフ状態を保持する。このような状態で第２ノードＮ２の電位が上述したように監視電圧検出手段１２０によってＶｇｓ（ＮＭ１）＋２Ｖｔに落ちると、ＰＭＯＳトランジスタＰＭ３がターンオンされてφＶＣＣＨがハイ状態になるので、ＰＭＯＳトランジスタＰＭ２はターンオフされて第２ノードに電流供給が遮断される。よって、監視電圧検出手段１２０を通して直流電流パスが形成されないので電力消耗を防止することができる。
【００２９】
前記リセット手段１４０は、充電手段１１０の充電電圧のレベルがトリップポイントに達すると出力が反転するインバータＧ１と、ラッチ手段１３０の出力と接地ＶＳＳとの間に連結され、インバータＧ１の出力に応じてスイッチングされるＮＭＯＳトランジスタＮＭ４とを備えている。即ち、電源投入の初期に充電電圧がインバータＧ１のトリップポイントである１Ｖを超える前には第４ノードＮ４をＶＣＣに保持してＮＭＯＳトランジスタＮＭ４をターンオンさせてφＶＣＣＨをロー状態にすることにより、ラッチ手段１３０をリセットさせる。充電電圧がインバータＧ１のトリップポイント以上に増加すると、第４ノードＮ４をロー状態に保持してＮＭＯＳトランジスタＮＭ４をターンオフさせることにより、Ｖｇｓ（ＮＭ１）＋２Ｖｔの監視電圧になった時、監視電圧検出手段１２０の出力がラッチ手段１３０にラッチされるようにする。
【００３０】
次に、図２は本発明の第２実施形態に係る電圧監視回路の回路図を示す。第２実施形態に係る電圧監視回路は、充電手段１１０のＰＭＯＳトランジスタＰＭ１と第１ノードＮ１との間に、ゲートが第１ノードに連結されたＰＭＯＳトランジスタＰＭ４をさらに備え、且つ第１ノードＮ１と前記外部電源電圧ＶＣＣとの間に連結された逆方向ダイオード連結のＰＭＯＳトランジスタＰＭ５、及び前記接地ＶＳＳと前記第１ノードＮ１との間に連結された逆方向ダイオード連結のＮＭＯＳトランジスタＮＭ５をさらに含んでいる。
【００３１】
ＰＭＯＳトランジスタＰＭ５は第１ノードの電位がＶＣＣよりしきい電圧だけ高くなった場合にＶＣＣにバイパスさせる役割を果たし、ＮＭＯＳトランジスタＮＭ５は第１ノードの電位が接地ＶＳＳよりしきい電圧だけ低い電位に落ちた場合に接地ＶＳＳにバイパスさせる役割を果たすことにより、異常電圧から素子を保護する。
【００３２】
また、前記インバータＧ１は外部電源電圧ＶＣＣと第４ノードＮ４との間に連結され、充電電圧に応じてスイッチングされるＰＭＯＳトランジスタＰＭ６と、前記第４ノードと接地ＶＳＳとの間に直列に連結され、前記充電電圧に応じて同時にスイッチングされる複数のＮＭＯＳトランジスタＮＭ６，ＮＭ７とから構成されている。このようなインバータＧ１の構成は１つのＮＭＯＳトランジスタから構成した場合に比べてインバータのトリップポイントを一層高めることができる。
【００３３】
尚、第２実施形態に係る電圧監視回路ではラッチ手段１３０の出力をバッファリングして出力する出力バッファ手段１５０をさらに備えている。前記出力バッファ手段１５０は、ラッチ手段１３０の出力を反転させる第１インバータＧ２と、前記第１インバータＧ２の出力を反転させる第２インバータＧ３と、出力φＶＣＣＨと前記外部電源電圧ＶＣＣとの間に連結された逆方向ダイオード連結のＰＭＯＳトランジスタＰＭ９と、接地ＶＳＳと出力φＶＣＣＨとの間に連結された逆方向ダイオード連結のＮＭＯＳトランジスタＮＭ１１とを含んでいる。ここで、ＰＭ９とＮＭ１１は上述したＰＭ５及びＮＭ５と同じ素子保護の役割を果たす。
【００３４】
前記第１インバータＧ２はインバータＧ１と同様に、外部電源電圧ＶＣＣと第５ノードＮ５との間に連結され、前記ラッチ手段１３０の出力に応じてスイッチングされるＰＭＯＳトランジスタＰＭ７と、第５ノードＮ５と接地ＶＳＳとの間に直列に連結され、前記ラッチ手段の出力に応じて同時にスイッチングされる複数のＮＭＯＳトランジスタＮＭ８，ＮＭ９を含んでいる。第２インバータＧ３は通常のインバータ構成でＰＭＯＳトランジスタＰＭ８とＮＭＯＳトランジスタＮＭ１０とから構成されている。
【００３５】
以下、このように構成された本発明の作用・効果を説明する。
【００３６】
図３は本発明の電圧監視回路の監視電圧設定による入力に対する出力特性を示す波形図である。
【００３７】
図３において、電源電圧の上昇傾きを６０μｓにした時、本発明の電圧監視回路の監視電圧検出手段１２０の第３ノードＮ３にダイオードを連結しない場合には監視電圧が１．８Ｖ（図３の（Ａ））、一つを連結した場合には監視電圧が３Ｖ（図３の（Ｂ））、２つを連結した場合には監視電圧が４．４Ｖ（図３の（Ｃ））であることをそれぞれ示している。
【００３８】
図４及び図５は従来（Ａ）と本発明（Ｂ）の電圧監視回路の工程及び温度による監視電圧の変動を示す。即ち、工程と温度の条件が最も劣悪な状態（図４）や或いは最適の状態（図５）において、従来の監視電圧の変動幅が大きいのに対して、本発明の監視電圧の変動幅は非常に小さいことが分かる。
【００３９】
【発明の効果】
以上述べたように、本発明ではインバータ端をｎ端に連結しなくても極めて簡単な回路構成によってｎＶｔの監視電圧の調整が可能なので適正レベルの監視電圧を調整することができるのみならず、ダイオードの連結を各インバータ端ごとに順次に減少させながら構成する必要がなくなるために、相対的にそれほどダイオードの個数を増やすことがないので、温度及び工程変化による監視電圧の変動が抑制でき、回路の動作特性が安定する。
【００４０】
尚、本発明ではスイッチング動作時にのみ電力が消耗され、その他には直流電流パスの遮断された状態に保持されるので、低電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電圧監視回路の構成を示す回路図である。
【図２】本発明の第２実施形態に係る電圧監視回路の構成を示す回路図である。
【図３】本発明の電圧監視回路の監視電圧設定による入力に対する出力特性を示す波形図である。
【図４】従来（Ａ）及び本発明（Ｂ）の電圧監視回路の最も劣悪な条件における温度及び工程変数の変化による監視電圧の変動特性を示す波形図である。
【図５】従来（Ａ）及び本発明（Ｂ）の電圧監視回路の最適条件における温度及び工程変数の変化による監視電圧の変動特性を示す波形図である。
【図６】従来の電圧監視回路の構成を示す回路図である。
【図７】従来の電圧監視回路の別の一例を示す回路図である。
【図８】従来の電圧監視回路のさらに別の一例を示す回路図である。
【符号の説明】
１０、１１０ 充電手段
１２、２２、４２、６２、６６、ＰＭ１、ＰＭ２、・・・、ＰＭ９ ＰＭＯＳトランジスタ
１４、Ｃ キャパシタ
２０、１２０ 監視電圧検出手段
２４、４４、５２、６４、６８ＮＭ１、ＮＭ２、・・・、ＮＭ１１ ＮＭＯＳトランジスタ
３０、Ｇ１、Ｇ２、Ｇ３ インバータ
１３０ ラッチ手段
１４０ リセット手段
１５０ 出力バッファ手段
Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ６ ノード
Claims (9)
- 外部電源電圧によって充電されて充電電圧を発生する充電手段と、
前記充電手段の充電電圧のレベルが所定レベルに達すると出力状態が反転する監視電圧検出手段と、
前記監視電圧検出手段の出力信号をラッチするラッチ手段と、
前記充電手段の充電電圧が前記所定のレベルに達するまで前記ラッチ手段をリセットするリセット手段とを備えることを特徴とする電圧監視回路。 - 前記充電手段は、
前記外部電源電圧と第１ノードとの間に連結された順方向ダイオード連結のＰＭＯＳトランジスタと、
前記第１ノードと接地との間に連結されたキャパシタと、
前記第１ノードと前記外部電源電圧との間に連結された逆方向ダイオード連結のＰＭＯＳトランジスタと、
前記接地と前記第１ノードとの間に連結された逆方向ダイオード連結のＮＭＯＳトランジスタとを備えることを特徴とする請求項１記載の電圧監視回路。 - 前記監視電圧検出手段は、
第２ノードと第３ノードとの間に連結され、前記充電手段の充電電圧に応じてスイッチングされるＮＭＯＳトランジスタと、
前記第３ノードと接地との間に直列に連結された複数のダイオード連結のＮＭＯＳトランジスタとを備えることを特徴とする請求項１記載の電圧監視回路。 - 前記ラッチ手段は、
前記外部電源電圧と前記監視電圧検出手段の出力との間に連結され、前記ラッチ手段の出力に応じてスイッチングされる第１ＰＭＯＳトランジスタと、
前記外部電源電圧と前記ラッチ手段の出力との間に連結され、前記監視電圧検出手段の出力に応じてスイッチングされる第２ＰＭＯＳトランジスタとを備えることを特徴とする請求項１記載の電圧監視回路。 - 前記リセット手段は、
前記充電手段の充電電圧のレベルがトリップポイントに達すると出力が反転するインバータと、
前記ラッチ手段の出力と接地との間に連結され、前記インバータの出力に応じてスイッチングされるＮＭＯＳトランジスタとを備えることを特徴とする請求項１記載の電圧監視回路。 - 前記インバータは、
前記外部電源電圧と第４ノードとの間に連結され、前記充電電圧に応じてスイッチングされるＰＭＯＳトランジスタと、
前記第４ノードと接地との間に直列に連結され、前記充電電圧に応じて同時にスイッチングされる複数のＮＭＯＳトランジスタとを備えることを特徴とする請求項５記載の電圧監視回路。 - 前記ラッチ手段の出力をバッファリングして出力する出力バッファ手段をさらに備えることを特徴とする請求項１記載の電圧監視回路。
- 前記出力バッファ手段は、
前記ラッチ手段の出力を反転させる第１インバータと、
前記第１インバータの出力を反転させる第２インバータと、
出力ノードと前記外部電源電圧との間に連結された逆方向ダイオード連結のＰＭＯＳトランジスタと、
前記接地と前記出力ノードとの間に連結された逆方向ダイオード連結のＮＭＯＳトランジスタとを備えることを特徴とする請求項７記載の電圧監視回路。 - 前記第１インバータは、
前記外部電源電圧と第５ノードとの間に連結され、前記ラッチ手段の出力に応じてスイッチングされるＰＭＯＳトランジスタと、
前記第５ノードと接地との間に直列に連結され、前記ラッチ手段の出力に応じて同時にスイッチングされる複数のＮＭＯＳトランジスタとを備えることを特徴とする請求項８記載の電圧監視回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996-19228 | 1996-05-31 | ||
| KR1019960019228A KR100205234B1 (ko) | 1996-05-31 | 1996-05-31 | 전압 감시 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1048271A JPH1048271A (ja) | 1998-02-20 |
| JP3588533B2 true JP3588533B2 (ja) | 2004-11-10 |
Family
ID=19460435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12528697A Expired - Lifetime JP3588533B2 (ja) | 1996-05-31 | 1997-05-15 | 電圧監視回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5926009A (ja) |
| EP (1) | EP0810443B1 (ja) |
| JP (1) | JP3588533B2 (ja) |
| KR (1) | KR100205234B1 (ja) |
| DE (1) | DE69703465T2 (ja) |
| TW (1) | TW327705B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3429213B2 (ja) * | 1999-02-26 | 2003-07-22 | シャープ株式会社 | 集積回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59150347A (ja) * | 1983-01-27 | 1984-08-28 | Fujitsu Ltd | 電圧監視回路 |
| JP2563215B2 (ja) * | 1990-06-20 | 1996-12-11 | セイコー電子工業株式会社 | 半導体集積回路装置 |
| FR2690748A1 (fr) * | 1992-04-30 | 1993-11-05 | Sgs Thomson Microelectronics | Circuit de détection de seuil de tension à très faible consommation. |
| US5367247A (en) * | 1992-08-10 | 1994-11-22 | International Business Machines Corporation | Critically continuous boost converter |
| US5264780A (en) * | 1992-08-10 | 1993-11-23 | International Business Machines Corporation | On time control and gain circuit |
| JPH06209241A (ja) * | 1993-01-11 | 1994-07-26 | Hitachi Ltd | 電圧制御発振器 |
-
1996
- 1996-05-31 KR KR1019960019228A patent/KR100205234B1/ko active IP Right Grant
-
1997
- 1997-05-15 JP JP12528697A patent/JP3588533B2/ja not_active Expired - Lifetime
- 1997-05-17 TW TW086106592A patent/TW327705B/zh not_active IP Right Cessation
- 1997-05-21 US US08/859,999 patent/US5926009A/en not_active Expired - Lifetime
- 1997-05-22 EP EP97303498A patent/EP0810443B1/en not_active Expired - Lifetime
- 1997-05-22 DE DE69703465T patent/DE69703465T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69703465D1 (de) | 2000-12-14 |
| TW327705B (en) | 1998-03-01 |
| KR100205234B1 (ko) | 1999-07-01 |
| JPH1048271A (ja) | 1998-02-20 |
| DE69703465T2 (de) | 2001-03-15 |
| EP0810443B1 (en) | 2000-11-08 |
| US5926009A (en) | 1999-07-20 |
| KR970076799A (ko) | 1997-12-12 |
| EP0810443A1 (en) | 1997-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3752107B2 (ja) | 集積回路用パワーオンリセット回路 | |
| JP4226971B2 (ja) | パワーオンリセット回路とその方法 | |
| JP2004280923A (ja) | 内部電源回路 | |
| JPH07230331A (ja) | 起動回路を有する基準電圧発生回路 | |
| TW200522067A (en) | Power-up circuit in semiconductor memory device | |
| KR20040108011A (ko) | 반도체 장치용 내부전압 발생기 | |
| US6583629B1 (en) | Magnetic digital signal coupler monitor | |
| US6335646B1 (en) | Power-on reset circuit for generating a reset pulse signal upon detection of a power supply voltage | |
| KR20040084473A (ko) | 파워 업 검출 장치 | |
| US5610542A (en) | Power-up detection circuit | |
| JP3588533B2 (ja) | 電圧監視回路 | |
| JP3429213B2 (ja) | 集積回路 | |
| EP0342735B1 (en) | Circuit for generating a pulse-shaped signal | |
| JP2703890B2 (ja) | 半導体集積回路 | |
| JP3687482B2 (ja) | パワーオンリセット回路 | |
| KR20050077992A (ko) | 내부전압 발생회로 | |
| JP2002271185A (ja) | パワーオンリセット回路 | |
| KR0167261B1 (ko) | 전원공급 제어회로 | |
| KR100630977B1 (ko) | 파워온 리셋 회로 | |
| US6353560B1 (en) | Semiconductor memory device | |
| JP4147174B2 (ja) | パワーオンリセット回路 | |
| US6198344B1 (en) | Back bias voltage level sensing circuit | |
| KR100715601B1 (ko) | 파워온 리셋 회로 | |
| JP2005039635A (ja) | パワーオンリセット回路 | |
| KR0155788B1 (ko) | 파워-온-리셋 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |