JPH06209241A

JPH06209241A - 電圧制御発振器

Info

Publication number: JPH06209241A
Application number: JP233393A
Authority: JP
Inventors: Ryutaro Hotta; 龍太郎堀田; Kenichi Hase; 健一長谷; Hiroshi Kimura; 博木村; Ken Uragami; 憲浦上
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-01-11
Filing date: 1993-01-11
Publication date: 1994-07-26

Abstract

(57)【要約】【目的】簡単な回路ブロックを追加することで、ハイレ
ベル電圧とローレベル電圧の差電圧、コンデンサの値、
チャージ及びディスチャージ電流が従来技術と同一であ
りながら２倍の発振周波数信号を生成できる電圧制御発
振器を提供すること。【構成】電圧制御発振器は、カレントスイッチ付き電流
源とコンデンサ、ハイレベル電圧検出回路、ローレベル
電圧検出回路、中間レベル電圧検出回路、ラッチ、排他
的論理和ゲート、ハイレベルとローレベルの差電圧生成
回路、及び電圧電流変換回路、で構成され、カレントス
イッチ付き電流源のスイッチ切り換え信号と中間レベル
電圧検出回路の出力信号を排他的論理和ゲートに入力す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電圧制御発振器に係わ
り、特に、高周波発振動作に好適な電圧制御発振器に係
る。

【０００２】

【従来の技術】コンデンサに対するチャージおよびディ
スチャージ電流量を入力電圧で制御し、コンデンサの出
力電圧をコンパレータで検出した結果に従ってチャージ
かディスチャージかを決定し三角波を出力する電圧制御
発振器は従来、図11に示すような構成により実現されて
いた。図11を用いてその基本構成を説明する。チャージ
用電流源I71及びディスチャージ用電流源I72はその電流
値が入力電圧Vcによって制御される。コンデンサC71は
チャージ及びディスチャージ電流を積分して出力電圧71
を生成する。V71、V72、及びV73はインバータゲートで
あるが、V72のスレショルド電圧は高く、V71のスレショ
ルド電圧は低くなっている。N71及びN72はナンドゲート
であり、S-Rラッチを構成している。そしてナンドゲー
トN71の出力信号74でスイッチS71及びS72のON-OFFを制
御する。次に、図12を用いてその動作について説明す
る。コンデンサC71の出力電圧71はV72スレショルド電圧
及びV71スレショルド電圧の間を変化するが、今ナンド
ゲートN71の出力信号74がハイレベルでスイッチS71がO
N、スイッチS72がOFFだとすると、チャージ用電流源I71
の出力電流がコンデンサC71にチャージされ、コンデン
サC71の出力電圧71は上昇する。そして、コンデンサC71
の出力電圧71がインバータゲートV72のスレショルド電
圧に到達すると、インバータゲートV72の出力信号72は
ローレベルになる。このためナンドゲートN72の出力は
ハイレベルになり、ナンドゲートN71の出力信号74はロ
ーレベルになる。これによりスイッチS71はOFFになり、
スイッチS72はONになるため、ディスチャージ電流源I72
がコンデンサC71から電荷をディスチャージし、出力電
圧71は低下する。そして、コンデンサC71の出力電圧71
がインバータゲートV71のスレショルド電圧に到達する
と、インバータゲートV73の出力信号73はローレベルに
なる。このためナンドゲートN71の出力信号74はハイレ
ベルになり、ナンドゲートN72の出力はローレベルにな
る。これによりスイッチS71は再びONになり、スイッチS
72はOFFになるため、チャージ用電流源I71の出力電流が
コンデンサC71にチャージされ、コンデンサC71の出力電
圧71は再び上昇する。このような動作を繰り返すことに
より、回路は発振動作を行い、コンデンサC71の出力電
圧波形は三角波となる。この三角波はインバータ等のコ
ンパレータを通すことにより矩形波にもなる。この方式
の電圧制御発振器では出力信号周波数foは次のように表
される。

【０００３】

【数１】

【０００４】ただし、Icは電流源I71及びI72の電流値、
△VはインバータゲートV71及びインバータゲートV72の
スレショルド電圧差である。

【０００５】

【発明が解決しようとする課題】上記従来技術では、発
振周波数を上げるためには、ハイレベル電圧とローレベ
ル電圧の差電圧を小さくするか、コンデンサの値を小さ
くするか、チャージ及びディスチャージ電流を大きくす
るか、のいずれかを行わなければならない。しかし、ハ
イレベル電圧とローレベル電圧の差電圧を小さくするこ
と、及びコンデンサの値を小さくすることは対雑音特性
の劣化、及び出力ジッタ増大の要因となり好ましくな
い。また、チャージ及びディスチャージ電流を大きくす
ることは消費電流増大の要因となり好ましくない。

【０００６】本発明の目的は、簡単な回路ブロックを追
加することで、上記従来技術の問題点を克服し、ハイレ
ベル電圧とローレベル電圧の差電圧、コンデンサの値、
チャージ及びディスチャージ電流が従来技術と同一であ
りながら発振周波数を２倍に引き上げられる電圧制御発
振器を提供することにある。

【０００７】

【課題を解決するための手段】電流の流し込み及び引き
出し機能を具備し、制御電圧もしくは制御電流により出
力電流値が変化する双方向型電流値可変電流源と、前記
双方向型電流値可変電流源に接続され、前記双方向型電
流値可変電流源の出力電流を積分するコンデンサと、ハ
イレベル電圧とローレベル電圧の二つの基準電圧を持
ち、前記コンデンサの出力電圧と前記ハイレベル電圧及
び前記ローレベル電圧をそれぞれ比較する電圧比較器
と、前記電圧比較器の出力結果に従い、前記双方向型電
流値可変電流源の流し込み状態と引き出し状態を切り換
える電流切り換え回路と、で構成させる電圧制御発振器
において、前記ハイレベル電圧と前記ローレベル電圧の
中間電圧を基準電圧に持つ中間電圧比較器と、前記電流
切り換え回路の出力信号と前記中間電圧比較器の出力信
号を用いて２倍の発振周波数を出力するための論理回路
ブロックと、を具備する。

【０００８】

【作用】電流の流し込み及び引き出し機能を具備し、制
御電圧もしくは制御電流により出力電流値が変化する双
方向型電流値可変電流源と、前記双方向型電流値可変電
流源に接続され、前記双方向型電流値可変電流源の出力
電流を積分するコンデンサと、ハイレベル電圧とローレ
ベル電圧の二つの基準電圧を持ち、前記コンデンサの出
力電圧と前記ハイレベル電圧及び前記ローレベル電圧を
それぞれ比較する電圧比較器と、前記電圧比較器の出力
結果に従い、前記双方向型電流値可変電流源の流し込み
状態と引き出し状態を切り換える電流切り換え回路と、
で構成させる電圧制御発振器において、前記ハイレベル
電圧と前記ローレベル電圧の中間電圧を基準電圧に持つ
中間電圧比較器は前記コンデンサの出力電圧と中間電圧
を比較しその結果をデジタル信号レベルで出力する。

【０００９】前記電流切り換え回路の出力信号と前記中
間電圧比較器の出力信号を用いて２倍の発振周波数を出
力するための論理回路ブロックは、前記電流切り換え回
路の出力信号と前記中間電圧比較器の出力信号との排他
的論理和をとり、デジタル信号レベルで出力する。

【００１０】

【実施例】本発明の実施例を図１から図１０を用いて説
明する。図１は本発明による電圧制御発振器のブロック
構成図である。電圧制御発振器は、電圧電流変換回路、
電流源Ic及びId、電流スイッチS1、コンデンサC1、中間
電圧検出回路、２つのハイレベル電圧検出回路、２つの
ローレベル電圧生成回路、S-Rラッチ、２倍周波数生成
回路、差電圧生成回路、で構成される。１つのハイレベ
ル電圧検出回路、及び１つローレベル電圧生成回路はそ
れぞれ入出力を短絡し、コンデンサC1の積分電圧11の電
圧レベル検出用ハイレベルスレショルド電圧VH及びロー
レベルスレショルド電圧VLを生成する。差電圧生成回路
はこのハイレベルスレショルド電圧VHとローレベルスレ
ショルド電圧VLの差電圧VDを検出し、その比例倍電圧VD
Gを生成する。電圧電流変換回路はこの比例倍電圧VDGを
基準にして入力制御電圧VINを出力制御電流Ioに変換す
る。電流源Ic及びIdはこの出力制御電流Ioに従ってその
電流値を変化させる。ここでは電流値IcとIdの比が１対
２の場合について説明するが、もちろん他の比率でもよ
い。コンデンサC1は電流源Ic及びIdの出力電流を積分し
て積分電圧11を生成する。もうひとつのハイレベル電圧
検出回路はコンデンサC1の積分電圧11がハイレベルスレ
ショルド電圧VHを超えたかどうかを検出し、もう一つの
ローレベル電圧生成回路は積分電圧11がローレベルスレ
ショルド電圧VLを超えたかどうかを検出し、それぞれハ
イレベル検出信号13及びローレベル検出信号14を出力す
る。さらに中間電圧検出回路も積分電圧11が中間電圧検
出回路自身がもつ基準電圧VTを超えたかどうかを検出
し、矩形波を出力する。S-Rラッチはハイレベル電圧検
出回路及びローレベル電圧生成回路の出力するハイレベ
ル検出信号13とローレベル検出信号14とからスイッチ制
御信号15を生成し、スイッチS1のオンオフを行う。

【００１１】次に、中間電圧検出回路、ハイレベル電圧
検出回路、ローレベル電圧生成回路の具体的な実施例を
図２を用いて説明する。図aはローレベル電圧生成回路
構成、図bは中間電圧検出回路構成、図cはハイレベル電
圧検出回路構成、を示す。ローレベル電圧生成回路はPM
OSトランジスタM1とNMOSトランジスタM5及びM9で構成さ
れるCMOSインバ-タとPMOSトランジスタM2とNMOSトラン
ジスタM6で構成されるCMOSインバ-タの２段接続で構成
される。中間電圧検出回路はPMOSトランジスタM3とNMOS
トランジスタM7で構成されるCMOSインバ-タで構成され
る。ハイレベル電圧検出回路はPMOSトランジスタM4及び
M10とNMOSトランジスタM8で構成されるCMOSインバ-タで
構成される。ここで、トランジスタM1とM5のサイズ比
と、トランジスタM3とM7のサイズ比と、トランジスタM4
とM8のサイズ比と、を等しくし、トランジスタM9とトラ
ンジスタM10を追加することにより、ローレベル電圧生
成回路、中間電圧検出回路、ハイレベル電圧検出回路、
それぞれのスレショルド電圧VL、VT、VHの関係は図３に
示すように、VL<VT<VHとなる。

【００１２】図３はローレベル電圧生成回路、中間電圧
検出回路、ハイレベル電圧検出回路、の入出力特性を示
すグラフである。横軸は入力電圧である積分電圧11、縦
軸はそれぞれの出力電圧である。

【００１３】図４はS-Rラッチ、及び２倍周波数生成回
路の実施例を示す。S-RラッチはNANDゲ-ト２つで構成さ
れる公知のものであり、入力はハイレベル検出信号13及
びローレベル検出信号14、出力はスイッチ制御信号15で
ある。２倍周波数生成回路は排他的論理和ゲートで構成
され、入力は中間電圧検出回路の出力信号12及びS-Rラ
ッチの出力であるスイッチ制御信号15であり、出力は本
電圧制御発振器の出力信号16である。

【００１４】次に、図５を用いて実施例の動作について
説明する。今スイッチS1が開いているとするとコンデン
サC1へは電流源Icから電流Icが流れ込み、コンデンサ積
分電圧11は増加する。そしてハイレベルスレショルド電
圧VHに達するとハイレベル電圧検出回路の出力信号であ
るハイレベル検出信号13は"L"になり、S-Rラッチの出力
であるスイッチ制御信号15は"H"となる。これによりス
イッチS1が閉じられ、コンデンサC1から電流源IdとIcの
差分電流(Id-Ic)が引き出される。ここで電流源Idの値
を電流源Icの値の2倍に設定しておけば電流値Icの電流
がコンデンサＣ１から引き出される。そしてコンデンサ
Ｃ１の積分電圧11が減少し、ローレベルスレショルド電
圧VLに達するとローレベル電圧検出回路の出力信号であ
るローレベル検出信号14が"L"になり、S-Rラッチの出力
であるスイッチ制御信号15は"L"になる。これにより、
スイッチS1が開き、コンデンサC1へ再び電流源Icから電
流Icが流れ込む。以上の動作を繰り返し、発振動作を行
う。

【００１５】積分電圧11の波形は三角波であるため、ハ
イレベルスレショルド電圧とローレベルスレショルド電
圧の中間電圧をスレショルド電圧に持つ中間電圧検出回
路の出力信号12の位相はスイッチ制御信号15の位相とず
れる。ここで中間電圧検出回路のスレショルド電圧VTを
ハイレベル電圧検出回路のスレショルド電圧とローレベ
ル電圧検出回路のスレショルド電圧を二分する電圧に設
定しておけば中間電圧検出回路の出力信号12とスイッチ
制御信号15の位相差は90度となり、２倍周波数信号生成
回路を構成する排他的論理和の出力信号16はデューティ
ー50％でコンデンサの出力信号周波数の２倍の周波数信
号となる。

【００１６】この時の出力信号周波数foは次式で表され
る。

【００１７】

【数２】

【００１８】ここで、電圧VDはハイレベルスレショルド
電圧VHとローレベルスレショルド電圧VLの差電圧であ
る。次に、電流源Ic及びIdを制御する出力制御電流Ioの
生成方法について説明する。まず図２に示したVL検出回
路及びVH検出回路をもう１組用い、それぞれ入出力を短
絡する。これにより、VL検出回路及びVH検出回路はそれ
ぞれローレベルスレショルド電圧VL及びハイレベルスレ
ショルド電圧VHを生成することができる。この２つの電
圧を差電圧生成回路へ入力する。差電圧生成回路の実施
例を図６に示す。差電圧生成回路はPNPトランジスタQ13
及びQ14、NPNトランジスタQ11及びQ12、抵抗R11及びR1
2、電流源I11及びI12、で構成される。抵抗R11にながれ
る電流は(VH-VL)/R11であるため、電流源I11及びI12の
電流値を等しくしておくと抵抗R12に流れる電流は2(VH-
VL)/R11となる。よって出力電圧VDGは2(VH-VL)R12/R11
となり、差電圧(VH-VL)に比例する。図７には差電圧生
成回路の別の実施例を示す。この実施例はPNPトランジ
スタQ23及びQ24、NPNトランジスタQ21及びQ22、オペア
ンプOP21及びOP22、抵抗R21、R22、R23、で構成され
る。ハイレベルスレショルド電圧VHはオペアンプOP21へ
入力され、抵抗R21に印加される。ローレベルスレショ
ルド電圧VLはオペアンプOP22へ入力され、抵抗R22に印
加される。ここで抵抗R21とR22の値を等しくしておけ
ば、抵抗R23に流れる電流は(VH-VL)/R21、出力電圧VDG
は(VH-VL)R23/R21となり、差電圧(VH-VL)に比例する。
よって図６及び図７いずれの場合も出力電圧VDGは比例
定数k1を用いて、

【００１９】

【数３】

【００２０】と表せる。次に電圧電流変換回路の実施例
を図８を用いて説明する。PNPトランジスタQ32、Q33、Q
40、Q41、NPNトランジスタQ31、Q34、Q35、Q36、Q37、Q
38、Q39、オペアンプOP31、抵抗R31、R32、R33、R34、R
35、R36、バイアス電圧VB、で構成される。差電圧生成
回路から入力される差電圧VDGがオペアンプOP31に入力
され、抵抗R31に印加される。ここで生成された電流はP
NPトランジスタQ32、Q33で構成されるカレントミラー回
路で折り返され、NPNトランジスタQ34、Q35、Q36、Q3
7、で構成されるカレントミラー回路で再び折り返され
る。いま簡単のため、PNPトランジスタQ32、Q33が同一
サイズ、NPNトランジスタQ34、Q35、Q36、Q37、が同一
サイズ、抵抗R32、R33、R34、R35、が同一の抵抗値、と
するとトランジスタQ35、Q36、Q37、に流れるコレクタ
電流はVDG/R31で表される。そして差動増幅器を構成す
るQ38、Q39、R36に入力制御電圧VIN及びバイアス電圧VB
を入力する。抵抗R36に流れる電流は(VIN-VB)/R36で表
され、出力制御電流IoはIo=VDG/R31+2(VIN-VB)/R36で表
される。電流源Icの電流値Icを出力制御電流Ioのk2倍に
設定すればIc=k2×Ioとなる。センタ周波数はVIN=VBの
時であり、この時Ic=k2×VDG/R31となる。よってセンタ
周波数foは次式で表され、

【００２１】

【数４】

【００２２】ハイレベルスレショルド電圧VH及びローレ
ベルスレショルド電圧VLに依存しない。図９には電圧電
流変換回路の別の実施例を示す。この実施例では電圧電
流変換回路は、PNPトランジスタQ52、Q53、Q59、Q60、N
PNトランジスタQ51、Q54、Q55、Q56、Q57、Q58、オペア
ンプOP51、抵抗R51、R52、R53、R54、バイアス電圧VB、
で構成される。図８と同様に差電圧生成回路から入力さ
れる電圧VDGがオペアンプOP51に入力され、抵抗R51に印
加される。ここで生成された電流はPNPトランジスタQ5
2、Q53で構成されるカレントミラー回路で折り返され、
NPNトランジスタQ54、Q55、Q56、で構成されるカレント
ミラー回路で再び折り返される。いま簡単のため、PNP
トランジスタQ52、Q53が同一サイズ、NPNトランジスタQ
54、Q55、Q56、が同一サイズ、抵抗R52、R53、R54、が
同一の抵抗値、とするとトランジスタQ55、Q56、に流れ
るコレクタ電流はVDG/R51で表される。そして差動増幅
器を構成するQ57、Q58、に入力制御電圧VIN及びバイア
ス電圧VBを入力する。このとき出力制御電流IoはIo=VDG
/R51(1+q(VIN-VB)/k×T)で表される。ここで、qは電子
の電荷量、kはボルツマン定数、Tは絶対温度、である。
電流源Icの電流値Icを出力制御電流Ioのk2倍に設定すれ
ばIc=k2×Ioとなる。よって電圧制御発振器の出力発振
周波数foは次式で表され、

【００２３】

【数５】

【００２４】ハイレベルスレショルド電圧VH及びローレ
ベルスレショルド電圧VLに依存しない。このように各ブ
ロックを構成することにより、電圧制御発振器の出力周
波数はハイレベルスレショルド電圧及びローレベルスレ
ショルド電圧に依存せず、図１０に示す特性を持つ。そ
して、入力差電圧VIN-VBがゼロの時のセンタ周波数は、
k1×k2/(2×R31×C1)もしくはk1×k2/(2×R51×C1)とな
る。

【００２５】

【発明の効果】本発明によれば、簡単な回路ブロックを
追加することで、ハイレベル電圧とローレベル電圧の差
電圧、コンデンサの値、チャージ及びディスチャージ電
流が従来技術と同一でありながら２倍の発振周波数信号
を生成することができる。また、電源電圧変動、温度変
動、半導体の製造バラツキ等による発振周波数の変動も
抑制することができる。

【図面の簡単な説明】

【図１】発振器のブロック構成図である。

【図２】ローレベル電圧検出・中間電圧検出・ハイレベ
ル電圧検出回路の実施例を示す図である。

【図３】ローレベル電圧検出・中間電圧検出・ハイレベ
ル電圧検出回路の特性グラフである。

【図４】Ｓ−Ｒラッチ・２倍周波数信号生成回路の実施
例を示す図である。

【図５】電圧制御発振器の動作説明図。

【図６】差電圧生成回路の実施例を示す図である。

【図７】差電圧生成回路の別の実施例を示す図である。

【図８】電圧電流変換回路の実施例を示す図である。

【図９】電圧電流変換回路の別の実施例を示す図であ
る。

【図１０】電圧制御発振器入出力の特性グラフである。

【図１１】電圧制御発振器の従来例を示す構成図であ
る。

【図１２】電圧制御発振器の従来例の動作説明図であ
る。

【符号の説明】

ＶＨ…ハイレベルスレショルド電圧、ＶＬ…ローレベルスレショルド電圧、ＶＴ…中間電圧生成回路スレショルド電圧、ＶＤ…ハイレベルスレショルド電圧とローレベルスレシ
ョルド電圧の差電圧、Ｖｉｎ…入力制御電圧、Ｉｏ…出力制御電流、ｆｏ…出力信号周波数、Ｉｃ…チャージ電流、Ｉｄ…ディスチャージ電流、Ｔｄ…遅延時間、１１…積分電圧、１２…中間電圧検出回路出力信号、１３…ハイレベル検出信号、１４…ローレベル検出信号、１５…スイッチ制御信号、１６…出力信号。

フロントページの続き (72)発明者木村博神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (72)発明者浦上憲東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体設計開発センタ内

Claims

【特許請求の範囲】

【請求項１】電流の流し込み及び引き出し機能を具備
し、制御電圧もしくは制御電流により出力電流値が変化
する双方向型電流値可変電流源と、前記双方向型電流値
可変電流源に接続され、前記双方向型電流値可変電流源
の出力電流を積分するコンデンサと、ハイレベル電圧と
ローレベル電圧の二つの基準電圧を持ち、前記コンデン
サの出力電圧と前記ハイレベル電圧及び前記ローレベル
電圧をそれぞれ比較する電圧比較器と、前記電圧比較器
の出力結果に従い、前記双方向型電流値可変電流源の流
し込み状態と引き出し状態を切り換える電流切り換え回
路と、で構成させる電圧制御発振器において、前記ハイ
レベル電圧と前記ローレベル電圧の中間電圧を基準電圧
に持つ中間電圧比較器を具備し、前記電流切り換え回路
の出力信号と前記中間電圧比較器の出力信号を用いて２
倍の発振周波数を出力することを特徴とする電圧制御発
振器。