JPH0851350A - 負荷急変防止回路 - Google Patents
負荷急変防止回路Info
- Publication number
- JPH0851350A JPH0851350A JP6184742A JP18474294A JPH0851350A JP H0851350 A JPH0851350 A JP H0851350A JP 6184742 A JP6184742 A JP 6184742A JP 18474294 A JP18474294 A JP 18474294A JP H0851350 A JPH0851350 A JP H0851350A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- signal
- input clock
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 入力クロック信号の回復時に負荷側のＣＭＯ
Ｓ回路に発生する消費電力の急変を抑制し、電源電圧の
瞬間的な低下を回避することができる負荷急変防止回路
を提供する。 【構成】 クロック回復検出回路１から入力クロック信
号ＣＬＫ０の回復検出に応じて出力された検出信号ＡＬ
Ｍに応じて、時限パルス発生回路３から所定期間長ｔの
パルス信号ＳＥＬが出力される。ＣＭＯＳ回路には、通
常、選択回路４によりクロック入力信号ＣＬＫ０が選択
され供給されており、時限パルス発生回路３からのパル
ス信号ＳＥＬに応じてクロック信号ＣＬＫ１が選択さ
れ、クロック入力信号の回復から所定期間内には、クロ
ック入力信号ＣＬＫ０よりも低いクロック信号ＣＬＫ１
がＣＭＯＳ回路に供給される。
Ｓ回路に発生する消費電力の急変を抑制し、電源電圧の
瞬間的な低下を回避することができる負荷急変防止回路
を提供する。 【構成】 クロック回復検出回路１から入力クロック信
号ＣＬＫ０の回復検出に応じて出力された検出信号ＡＬ
Ｍに応じて、時限パルス発生回路３から所定期間長ｔの
パルス信号ＳＥＬが出力される。ＣＭＯＳ回路には、通
常、選択回路４によりクロック入力信号ＣＬＫ０が選択
され供給されており、時限パルス発生回路３からのパル
ス信号ＳＥＬに応じてクロック信号ＣＬＫ１が選択さ
れ、クロック入力信号の回復から所定期間内には、クロ
ック入力信号ＣＬＫ０よりも低いクロック信号ＣＬＫ１
がＣＭＯＳ回路に供給される。
Description
【０００１】
【産業上の利用分野】本発明は、負荷急変防止回路に関
し、特に入力クロック信号の供給が一時的に断となり再
び回復した場合のＣＭＯＳ回路の急激な負荷変動を防止
する負荷急変防止回路に関するものである。
し、特に入力クロック信号の供給が一時的に断となり再
び回復した場合のＣＭＯＳ回路の急激な負荷変動を防止
する負荷急変防止回路に関するものである。
【０００２】
【従来の技術】従来、外部から供給される入力クロック
信号に基づいてＣＭＯＳプロセスで動作する回路（以
下、ＣＭＯＳ回路という）では、図４に示すように、入
力クロック信号を、直接、クロック出力としてＣＭＯＳ
回路に供給するとともに、その入力クロック信号の入力
部に、入力クロック信号の回復を検出するクロック回復
検出回路１を設けて、その検出信号ＡＬＭを制御信号と
してＣＭＯＳ回路に出力することにより、入力クロック
信号の供給断あるいは回復時にＣＭＯＳ回路の動作を制
御するものとなっていた。
信号に基づいてＣＭＯＳプロセスで動作する回路（以
下、ＣＭＯＳ回路という）では、図４に示すように、入
力クロック信号を、直接、クロック出力としてＣＭＯＳ
回路に供給するとともに、その入力クロック信号の入力
部に、入力クロック信号の回復を検出するクロック回復
検出回路１を設けて、その検出信号ＡＬＭを制御信号と
してＣＭＯＳ回路に出力することにより、入力クロック
信号の供給断あるいは回復時にＣＭＯＳ回路の動作を制
御するものとなっていた。
【０００３】
【発明が解決しようとする課題】したがって、このよう
な従来の方法では、入力クロック信号の供給再開時にＣ
ＭＯＳ回路における消費電力が急増して、ＣＭＯＳ回路
に供給されている電源電圧の瞬間的な低下を発生させ、
ＣＭＯＳ回路の異常動作の原因となっていた。すなわ
ち、ＣＭＯＳデバイスは、それ自体のインバータ特性か
ら、入力信号の論理反転時以外はほとんど電流を消費し
ないという性質を有しており、ＴＴＬ回路と比較して回
路全体の消費電力は小さいものの、入力信号の論理変化
点の数すなわち入力信号の周波数に比例して消費電力が
変化するという特性を有しており、特に入力クロック信
号に基づいて動作するＣＭＯＳ回路では、その入力クロ
ック信号の有無がそのまま消費電力の変化となって現
れ、この変化は入力クロック信号の周波数が高ければ高
いほど、またＣＭＯＳ回路の規模が大きければ大きいほ
ど顕著となる。
な従来の方法では、入力クロック信号の供給再開時にＣ
ＭＯＳ回路における消費電力が急増して、ＣＭＯＳ回路
に供給されている電源電圧の瞬間的な低下を発生させ、
ＣＭＯＳ回路の異常動作の原因となっていた。すなわ
ち、ＣＭＯＳデバイスは、それ自体のインバータ特性か
ら、入力信号の論理反転時以外はほとんど電流を消費し
ないという性質を有しており、ＴＴＬ回路と比較して回
路全体の消費電力は小さいものの、入力信号の論理変化
点の数すなわち入力信号の周波数に比例して消費電力が
変化するという特性を有しており、特に入力クロック信
号に基づいて動作するＣＭＯＳ回路では、その入力クロ
ック信号の有無がそのまま消費電力の変化となって現
れ、この変化は入力クロック信号の周波数が高ければ高
いほど、またＣＭＯＳ回路の規模が大きければ大きいほ
ど顕著となる。
【０００４】このように入力クロック信号の供給が一時
的に断となり再びクロックが回復した場合に発生する急
激な消費電力の変化は、ＣＭＯＳ回路に供給されている
電源電圧に影響を与えるものとなる。一般的に使用され
ている電源回路は、供給する電源電圧が負荷回路に出力
すべき所定の電圧値に到達するまでに、その負荷回路の
規模に応じてある程度の時間を要するものとなってお
り、前述のようなＣＭＯＳ回路の急激な消費電力の変化
は、電源回路に対する負荷変動となり、このときＣＭＯ
Ｓ回路に必要な消費電力と急峻な変化時間との関係が、
電源回路の持つ供給能力を超えた場合には、電源電圧と
して所定の電圧値が供給されなくなり、瞬間的な電圧低
下を生じるという問題点があった。本発明はこのような
課題を解決するためのものであり、入力クロック信号の
回復時に負荷側のＣＭＯＳ回路に発生する消費電力の急
変を抑制し、電源電圧の瞬間的な低下を回避することが
できる負荷急変防止回路を提供することを目的としてい
る。
的に断となり再びクロックが回復した場合に発生する急
激な消費電力の変化は、ＣＭＯＳ回路に供給されている
電源電圧に影響を与えるものとなる。一般的に使用され
ている電源回路は、供給する電源電圧が負荷回路に出力
すべき所定の電圧値に到達するまでに、その負荷回路の
規模に応じてある程度の時間を要するものとなってお
り、前述のようなＣＭＯＳ回路の急激な消費電力の変化
は、電源回路に対する負荷変動となり、このときＣＭＯ
Ｓ回路に必要な消費電力と急峻な変化時間との関係が、
電源回路の持つ供給能力を超えた場合には、電源電圧と
して所定の電圧値が供給されなくなり、瞬間的な電圧低
下を生じるという問題点があった。本発明はこのような
課題を解決するためのものであり、入力クロック信号の
回復時に負荷側のＣＭＯＳ回路に発生する消費電力の急
変を抑制し、電源電圧の瞬間的な低下を回避することが
できる負荷急変防止回路を提供することを目的としてい
る。
【０００５】
【課題を解決するための手段】このような目的を達成す
るために、本発明による負荷急変防止回路は、入力クロ
ック信号の回復を検出した場合に所定の検出信号を出力
するクロック回復検出手段と、入力クロック信号の周波
数よりも低い周波数のクロック信号を発生するクロック
発生手段と、クロック回復検出手段からの検出信号をト
リガとして、所定期間長のパルス信号を出力する時限パ
ルス発生手段と、入力クロック信号とクロック発生手段
からのクロック信号とを受信し、通常は入力クロック信
号を出力し、時限パルス発生手段からのパルス信号に基
づいて入力クロック信号が回復した時点から所定期間内
にはクロック信号を出力する選択手段とを備えるもので
ある。また、クロック発生手段は、入力クロック信号が
回復した時点から所定期間内に、入力クロック信号の周
波数よりも低い第１の周波数から、この第１の周波数よ
りも高く入力クロック信号の周波数以下の第２の周波数
まで、連続的あるいは段階的に周波数が変化するクロッ
ク信号を出力するようにしたものである。
るために、本発明による負荷急変防止回路は、入力クロ
ック信号の回復を検出した場合に所定の検出信号を出力
するクロック回復検出手段と、入力クロック信号の周波
数よりも低い周波数のクロック信号を発生するクロック
発生手段と、クロック回復検出手段からの検出信号をト
リガとして、所定期間長のパルス信号を出力する時限パ
ルス発生手段と、入力クロック信号とクロック発生手段
からのクロック信号とを受信し、通常は入力クロック信
号を出力し、時限パルス発生手段からのパルス信号に基
づいて入力クロック信号が回復した時点から所定期間内
にはクロック信号を出力する選択手段とを備えるもので
ある。また、クロック発生手段は、入力クロック信号が
回復した時点から所定期間内に、入力クロック信号の周
波数よりも低い第１の周波数から、この第１の周波数よ
りも高く入力クロック信号の周波数以下の第２の周波数
まで、連続的あるいは段階的に周波数が変化するクロッ
ク信号を出力するようにしたものである。
【０００６】
【作用】したがって、通常は入力クロック信号がＣＭＯ
Ｓ回路に供給され、入力クロック信号が回復した時点か
ら所定期間内には、入力クロック信号より低い周波数の
クロック信号がＣＭＯＳ回路に供給される。また、入力
クロック信号が回復した時点から所定期間内には、入力
クロック信号の周波数よりも低い第１の周波数から、こ
の第１の周波数よりも高く入力クロック信号の周波数以
下の第２の周波数まで、連続的あるいは段階的に周波数
が変化するクロック信号がＣＭＯＳ回路に供給される。
Ｓ回路に供給され、入力クロック信号が回復した時点か
ら所定期間内には、入力クロック信号より低い周波数の
クロック信号がＣＭＯＳ回路に供給される。また、入力
クロック信号が回復した時点から所定期間内には、入力
クロック信号の周波数よりも低い第１の周波数から、こ
の第１の周波数よりも高く入力クロック信号の周波数以
下の第２の周波数まで、連続的あるいは段階的に周波数
が変化するクロック信号がＣＭＯＳ回路に供給される。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例である負荷急変防止回路の
ブロック図であり、同図において、１は入力クロック信
号ＣＬＫ０の回復検出に応じてパルス状の検出信号ＡＬ
Ｍを出力するクロック回復検出回路、２は入力クロック
信号ＣＬＫ０よりも低い周波数のクロック信号ＣＬＫ１
を出力するクロック発生回路、３はクロック回復検出回
路１からの検出信号ＡＬＭをトリガとして、所定期間長
のパルス信号ＳＥＬを出力する時限パルス発生回路、４
は入力クロック信号ＣＬＫ０とクロック発生回路２から
のクロック信号ＣＬＫ１とを受信し、通常は入力クロッ
ク信号ＣＬＫ０を選択出力し、時限パルス発生回路３か
らのパルス信号ＳＥＬに応じてクロック信号ＣＬＫ１を
選択してＣＭＯＳ回路へ出力する選択回路である。
る。図１は本発明の一実施例である負荷急変防止回路の
ブロック図であり、同図において、１は入力クロック信
号ＣＬＫ０の回復検出に応じてパルス状の検出信号ＡＬ
Ｍを出力するクロック回復検出回路、２は入力クロック
信号ＣＬＫ０よりも低い周波数のクロック信号ＣＬＫ１
を出力するクロック発生回路、３はクロック回復検出回
路１からの検出信号ＡＬＭをトリガとして、所定期間長
のパルス信号ＳＥＬを出力する時限パルス発生回路、４
は入力クロック信号ＣＬＫ０とクロック発生回路２から
のクロック信号ＣＬＫ１とを受信し、通常は入力クロッ
ク信号ＣＬＫ０を選択出力し、時限パルス発生回路３か
らのパルス信号ＳＥＬに応じてクロック信号ＣＬＫ１を
選択してＣＭＯＳ回路へ出力する選択回路である。
【０００８】また図３は、図１の各部における信号波形
を示すタイミングチャートであり、図１および図３を参
照して、本発明の動作について説明する。通常、クロッ
ク入力信号ＣＬＫ０が正常に供給されている場合には、
クロック回復検出回路１において入力クロック信号ＣＬ
Ｋ０の回復は検出されず、その検出信号ＡＬＭは「Ｌ」
レベルのままであり、時限パルス発生回路３の出力であ
るパルス信号ＳＥＬも「Ｌ」レベルとなっている。これ
により、選択回路４は、ＣＭＯＳ回路に対するクロック
出力として入力クロック信号ＣＬＫ０を選択し出力す
る。
を示すタイミングチャートであり、図１および図３を参
照して、本発明の動作について説明する。通常、クロッ
ク入力信号ＣＬＫ０が正常に供給されている場合には、
クロック回復検出回路１において入力クロック信号ＣＬ
Ｋ０の回復は検出されず、その検出信号ＡＬＭは「Ｌ」
レベルのままであり、時限パルス発生回路３の出力であ
るパルス信号ＳＥＬも「Ｌ」レベルとなっている。これ
により、選択回路４は、ＣＭＯＳ回路に対するクロック
出力として入力クロック信号ＣＬＫ０を選択し出力す
る。
【０００９】時刻Ｔ0 において、入力クロック信号ＣＬ
Ｋ０の供給が断となり、その後の時刻Ｔ1 にクロック入
力信号ＣＬＫ０が回復した場合、クロック回復検出回路
１は、クロック入力信号ＣＬＫ０の回復を検出して、パ
ルス状の検出信号ＡＬＭを出力する。時限パルス発生回
路３は、クロック回復検出回路１からの検出信号ＡＬＭ
に応じて、所定期間ｔ、例えば電源回路の供給能力が入
力クロック信号停止時から入力クロック信号が正常に供
給された場合の定常値となるまでの期間だけ「Ｈ」レベ
ルとなるのパルス信号ＳＥＬを出力する。選択回路４
は、時限パルス発生回路３からのパルス信号ＳＥＬに基
づいて、その「Ｈ」レベル期間すなわち時刻Ｔ1 から時
刻Ｔ2 の所定期間ｔだけ、ＣＭＯＳ回路へのクロック出
力として、クロック発生回路２からのクロック信号ＣＬ
Ｋ１を選択し出力する。
Ｋ０の供給が断となり、その後の時刻Ｔ1 にクロック入
力信号ＣＬＫ０が回復した場合、クロック回復検出回路
１は、クロック入力信号ＣＬＫ０の回復を検出して、パ
ルス状の検出信号ＡＬＭを出力する。時限パルス発生回
路３は、クロック回復検出回路１からの検出信号ＡＬＭ
に応じて、所定期間ｔ、例えば電源回路の供給能力が入
力クロック信号停止時から入力クロック信号が正常に供
給された場合の定常値となるまでの期間だけ「Ｈ」レベ
ルとなるのパルス信号ＳＥＬを出力する。選択回路４
は、時限パルス発生回路３からのパルス信号ＳＥＬに基
づいて、その「Ｈ」レベル期間すなわち時刻Ｔ1 から時
刻Ｔ2 の所定期間ｔだけ、ＣＭＯＳ回路へのクロック出
力として、クロック発生回路２からのクロック信号ＣＬ
Ｋ１を選択し出力する。
【００１０】これにより、時刻Ｔ1 から時刻Ｔ2 の期間
には、ＣＭＯＳ回路に対してに有力クロック信号ＣＬＫ
０より周波数の低いクロック信号ＣＬＫ１が供給される
ものとなり、ＣＭＯＳ回路の動作が比較的遅くなり、消
費電力の急変が抑制される。時刻Ｔ2 において、時限パ
ルス発生回路３から出力されていたパルス信号ＳＥＬの
「Ｈ」レベル期間が終了し、これに応じて選択回路４
は、ＣＭＯＳ回路へのクロック出力として、入力クロッ
ク信号ＣＬＫ０を選択し出力するものとなる。
には、ＣＭＯＳ回路に対してに有力クロック信号ＣＬＫ
０より周波数の低いクロック信号ＣＬＫ１が供給される
ものとなり、ＣＭＯＳ回路の動作が比較的遅くなり、消
費電力の急変が抑制される。時刻Ｔ2 において、時限パ
ルス発生回路３から出力されていたパルス信号ＳＥＬの
「Ｈ」レベル期間が終了し、これに応じて選択回路４
は、ＣＭＯＳ回路へのクロック出力として、入力クロッ
ク信号ＣＬＫ０を選択し出力するものとなる。
【００１１】図２は、本発明を実施した場合のＣＭＯＳ
回路による消費電力の変化を示す説明図であり、同図に
おいて、２１はＣＭＯＳ回路に電源電圧を供給する電源
回路の供給能力特性、２２はＣＭＯＳ回路における消費
電力の変動特性を示している。時刻Ｔ1 において、入力
クロック信号ＣＬＫ０が回復し、ＣＭＯＳ回路には入力
クロック信号ＣＬＫ０より低い周波数のクロック信号Ｃ
ＬＫ１が供給されるものとなり、ＣＭＯＳ回路における
消費電力は、電源回路の供給能力を越えて増加するが急
激に増加することはなく、ある程度の消費電力で一定と
なる。
回路による消費電力の変化を示す説明図であり、同図に
おいて、２１はＣＭＯＳ回路に電源電圧を供給する電源
回路の供給能力特性、２２はＣＭＯＳ回路における消費
電力の変動特性を示している。時刻Ｔ1 において、入力
クロック信号ＣＬＫ０が回復し、ＣＭＯＳ回路には入力
クロック信号ＣＬＫ０より低い周波数のクロック信号Ｃ
ＬＫ１が供給されるものとなり、ＣＭＯＳ回路における
消費電力は、電源回路の供給能力を越えて増加するが急
激に増加することはなく、ある程度の消費電力で一定と
なる。
【００１２】その後、電源回路の供給能力が徐々に増加
して、クロック信号ＣＬＫ１によるＣＭＯＳ回路の消費
電力を上回るものとなる。時刻Ｔ2 において、時限パル
ス発生回路３からのパルス信号ＳＥＬが停止されてＣＭ
ＯＳ回路には入力クロック信号ＣＬＫ０が供給されるも
のとなり、ＣＭＯＳ回路における消費電力は、再び電源
回路の供給能力を越えて増加するが急激に増加すること
はなく、ある程度の消費電力で一定となり、その後、電
源回路の供給能力がさらに増加して、クロック信号ＣＬ
Ｋ０によるＣＭＯＳ回路の消費電力とほぼ等しい電力を
供給するものとなる。
して、クロック信号ＣＬＫ１によるＣＭＯＳ回路の消費
電力を上回るものとなる。時刻Ｔ2 において、時限パル
ス発生回路３からのパルス信号ＳＥＬが停止されてＣＭ
ＯＳ回路には入力クロック信号ＣＬＫ０が供給されるも
のとなり、ＣＭＯＳ回路における消費電力は、再び電源
回路の供給能力を越えて増加するが急激に増加すること
はなく、ある程度の消費電力で一定となり、その後、電
源回路の供給能力がさらに増加して、クロック信号ＣＬ
Ｋ０によるＣＭＯＳ回路の消費電力とほぼ等しい電力を
供給するものとなる。
【００１３】このように、入力クロック信号ＣＬＫ０よ
りも低い周波数のクロック信号ＣＬＫ１を出力するクロ
ック発生回路２を設けて、入力クロック信号ＣＬＫ０の
回復から所定期間ｔだけ入力クロック信号ＣＬＫ０の代
わりにクロック信号ＣＬＫ１をＣＭＯＳ回路に供給する
ようにしたので、入力クロック信号回復時におけるＣＭ
ＯＳ回路での消費電力の急変が抑制され、電源回路から
ＣＭＯＳ回路に供給される電源電圧が低下することな
く、入力クロック信号回復時においてＣＭＯＳ回路の安
定動作を実現することが可能となる。
りも低い周波数のクロック信号ＣＬＫ１を出力するクロ
ック発生回路２を設けて、入力クロック信号ＣＬＫ０の
回復から所定期間ｔだけ入力クロック信号ＣＬＫ０の代
わりにクロック信号ＣＬＫ１をＣＭＯＳ回路に供給する
ようにしたので、入力クロック信号回復時におけるＣＭ
ＯＳ回路での消費電力の急変が抑制され、電源回路から
ＣＭＯＳ回路に供給される電源電圧が低下することな
く、入力クロック信号回復時においてＣＭＯＳ回路の安
定動作を実現することが可能となる。
【００１４】なお、以上の説明において、クロック発生
回路２から入力クロック信号ＣＬＫ０と比較して低い周
波数のクロック信号ＣＬＫ１を出力するようにした場合
について説明したが、このクロック信号ＣＬＫ１の周波
数を変化させるようにしてもよい。すなわち、図３の時
刻Ｔ1 において、入力クロック信号ＣＬＫ０の回復が検
出された場合、クロック発生回路２は、検出信号ＡＬＭ
に応じて、入力クロック信号ＣＬＫ０よりも低い周波数
ｆ1L（第１の周波数）のクロック信号ＣＬＫ１の出力を
開始し、このクロック信号ＣＬＫ１は、選択回路４を介
してＣＭＯＳ回路に供給される。
回路２から入力クロック信号ＣＬＫ０と比較して低い周
波数のクロック信号ＣＬＫ１を出力するようにした場合
について説明したが、このクロック信号ＣＬＫ１の周波
数を変化させるようにしてもよい。すなわち、図３の時
刻Ｔ1 において、入力クロック信号ＣＬＫ０の回復が検
出された場合、クロック発生回路２は、検出信号ＡＬＭ
に応じて、入力クロック信号ＣＬＫ０よりも低い周波数
ｆ1L（第１の周波数）のクロック信号ＣＬＫ１の出力を
開始し、このクロック信号ＣＬＫ１は、選択回路４を介
してＣＭＯＳ回路に供給される。
【００１５】ここで、クロック発生回路２は、クロック
信号ＣＬＫ１の周波数を周波数ｆ1Lから周波数ｆ1Lより
も高く入力クロック信号ＣＬＫ０以下の周波数ｆ1H（第
２の周波数）に連続的あるいは段階的に徐々に変化させ
る。これにより、ＣＭＯＳ回路には、時刻Ｔ1 から時刻
Ｔ2 の期間に、周波数ｆ1Lからｆ1Hまで徐々に変化する
クロック信号ＣＬＫ１が供給され、ＣＭＯＳ回路におけ
る電力消費量も徐々に増加するものとなり、電源回路の
供給能力特性にほぼ等しい電力消費特性を得ることが可
能となり、入力クロック信号回復時においてＣＭＯＳ回
路および電源回路のより安定した動作を実現することが
可能となる。
信号ＣＬＫ１の周波数を周波数ｆ1Lから周波数ｆ1Lより
も高く入力クロック信号ＣＬＫ０以下の周波数ｆ1H（第
２の周波数）に連続的あるいは段階的に徐々に変化させ
る。これにより、ＣＭＯＳ回路には、時刻Ｔ1 から時刻
Ｔ2 の期間に、周波数ｆ1Lからｆ1Hまで徐々に変化する
クロック信号ＣＬＫ１が供給され、ＣＭＯＳ回路におけ
る電力消費量も徐々に増加するものとなり、電源回路の
供給能力特性にほぼ等しい電力消費特性を得ることが可
能となり、入力クロック信号回復時においてＣＭＯＳ回
路および電源回路のより安定した動作を実現することが
可能となる。
【００１６】
【発明の効果】以上説明したように、本発明は、入力ク
ロック信号の周波数よりも低い周波数のクロック信号を
発生するクロック発生手段を設けて、通常は入力クロッ
ク信号を出力し、時限パルス発生手段からのパルス信号
に基づいて入力クロック信号が回復した時点から所定期
間内にはクロック信号を出力するようにしたので、入力
クロック信号回復時におけるＣＭＯＳ回路での消費電力
の急変が抑制され、電源回路からＣＭＯＳ回路に供給さ
れる電源電圧が低下することなく、入力クロック信号回
復時においてＣＭＯＳ回路の安定動作を実現することが
可能となる。また、クロック発生手段により、入力クロ
ック信号が回復した時点から所定期間内に、入力クロッ
ク信号の周波数よりも低い第１の周波数から、この第１
の周波数よりも高く入力クロック信号の周波数以下の第
２の周波数まで、連続的あるいは段階的に周波数が変化
するクロック信号を出力するようにしたので、電源回路
の供給能力特性にほぼ等しいＣＭＯＳ回路の電力消費特
性を得ることが可能となり、入力クロック信号回復時に
おいてＣＭＯＳ回路および電源回路のより安定した動作
を実現することが可能となる。
ロック信号の周波数よりも低い周波数のクロック信号を
発生するクロック発生手段を設けて、通常は入力クロッ
ク信号を出力し、時限パルス発生手段からのパルス信号
に基づいて入力クロック信号が回復した時点から所定期
間内にはクロック信号を出力するようにしたので、入力
クロック信号回復時におけるＣＭＯＳ回路での消費電力
の急変が抑制され、電源回路からＣＭＯＳ回路に供給さ
れる電源電圧が低下することなく、入力クロック信号回
復時においてＣＭＯＳ回路の安定動作を実現することが
可能となる。また、クロック発生手段により、入力クロ
ック信号が回復した時点から所定期間内に、入力クロッ
ク信号の周波数よりも低い第１の周波数から、この第１
の周波数よりも高く入力クロック信号の周波数以下の第
２の周波数まで、連続的あるいは段階的に周波数が変化
するクロック信号を出力するようにしたので、電源回路
の供給能力特性にほぼ等しいＣＭＯＳ回路の電力消費特
性を得ることが可能となり、入力クロック信号回復時に
おいてＣＭＯＳ回路および電源回路のより安定した動作
を実現することが可能となる。
【図１】 本発明の一実施例による負荷急変防止回路の
ブロック図である。
ブロック図である。
【図２】 本発明によるＣＭＯＳ回路における消費電力
の変化を示す説明図である。
の変化を示す説明図である。
【図３】 図１の各部における信号波形を示すタイミン
グチャートである。
グチャートである。
【図４】 従来のＣＭＯＳ回路の入力部を示すブロック
図である。
図である。
１…クロック回復検出回路、２クロック発生回路、３時
限パルス発生回路、４選択回路、入力クロック信号ＣＬ
Ｋ０、クロック信号ＣＬＫ１、検出信号ＡＬＭ、パルス
信号ＳＥＬ。
限パルス発生回路、４選択回路、入力クロック信号ＣＬ
Ｋ０、クロック信号ＣＬＫ１、検出信号ＡＬＭ、パルス
信号ＳＥＬ。
Claims (2)
- 【請求項１】 所定の入力クロック信号に基づいて動作
するＣＭＯＳ回路の前記クロック信号回復時に発生する
消費電力の急変を防止する負荷急変防止回路において、 前記入力クロック信号の回復を検出した場合に所定の検
出信号を出力するクロック回復検出手段と、 前記入力クロック信号の周波数よりも低い周波数のクロ
ック信号を発生するクロック発生手段と、 前記クロック回復検出手段からの前記検出信号をトリガ
として、所定期間長のパルス信号を出力する時限パルス
発生手段と、 前記入力クロック信号と前記クロック発生手段からの前
記クロック信号とを受信し、通常は前記入力クロック信
号を出力し、前記時限パルス発生手段からの前記パルス
信号に基づいて前記入力クロック信号が回復した時点か
ら所定期間内には前記クロック信号を出力する選択手段
とを備えることを特徴とする負荷急変防止回路。 - 【請求項２】 請求項１記載の急変防止回路において、 前記クロック発生手段は、前記入力クロック信号が回復
した時点から所定期間内に、前記入力クロック信号の周
波数よりも低い第１の周波数から、この第１の周波数よ
りも高く前記入力クロック信号の周波数以下の第２の周
波数まで、連続的あるいは段階的に周波数が変化するク
ロック信号を出力するようにしたことを特徴とする負荷
急変防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6184742A JPH0851350A (ja) | 1994-08-05 | 1994-08-05 | 負荷急変防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6184742A JPH0851350A (ja) | 1994-08-05 | 1994-08-05 | 負荷急変防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851350A true JPH0851350A (ja) | 1996-02-20 |
Family
ID=16158560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6184742A Pending JPH0851350A (ja) | 1994-08-05 | 1994-08-05 | 負荷急変防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851350A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008029554A1 (fr) * | 2006-09-06 | 2008-03-13 | Panasonic Corporation | Circuit semiconducteur de commande d'entrée/sortie |
| JP2008219250A (ja) * | 2007-03-01 | 2008-09-18 | Nec Corp | クロック制御回路及びクロック制御方法 |
| CN102968658A (zh) * | 2011-08-31 | 2013-03-13 | 北京中电华大电子设计有限责任公司 | 一种智能卡功耗补偿方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04321318A (ja) * | 1991-04-22 | 1992-11-11 | Nec Corp | 突入電流防止回路 |
-
1994
- 1994-08-05 JP JP6184742A patent/JPH0851350A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04321318A (ja) * | 1991-04-22 | 1992-11-11 | Nec Corp | 突入電流防止回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008029554A1 (fr) * | 2006-09-06 | 2008-03-13 | Panasonic Corporation | Circuit semiconducteur de commande d'entrée/sortie |
| JPWO2008029554A1 (ja) * | 2006-09-06 | 2010-01-21 | パナソニック株式会社 | 半導体入出力制御回路 |
| JP4524315B2 (ja) * | 2006-09-06 | 2010-08-18 | パナソニック株式会社 | 半導体入出力制御回路 |
| US7868680B2 (en) | 2006-09-06 | 2011-01-11 | Panasonic Corporation | Semiconductor input/output control circuit |
| JP2008219250A (ja) * | 2007-03-01 | 2008-09-18 | Nec Corp | クロック制御回路及びクロック制御方法 |
| CN102968658A (zh) * | 2011-08-31 | 2013-03-13 | 北京中电华大电子设计有限责任公司 | 一种智能卡功耗补偿方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6363031B2 (en) | Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit | |
| TW525345B (en) | Output buffer circuit and control method therefor | |
| US5041802A (en) | Low power oscillator with high start-up ability | |
| US7446586B2 (en) | Pulse generator | |
| US6087857A (en) | Clock signal phase comparator | |
| JPH0541088A (ja) | 半導体集積回路 | |
| US6262607B1 (en) | Output buffer circuit | |
| US6741107B2 (en) | Synchronous clock generator for integrated circuits | |
| JPH0851350A (ja) | 負荷急変防止回路 | |
| US5794022A (en) | Information processing device with improved timing of clock and reset signals | |
| JP3006133B2 (ja) | 突入電流防止回路 | |
| US10826467B1 (en) | High-accuracy dual-mode free running oscillator | |
| KR100308068B1 (ko) | 펄스 발생장치 | |
| JPH06132807A (ja) | 出力バッファ能力制御回路 | |
| KR100613446B1 (ko) | 내부전압 발생회로 | |
| JPH08102643A (ja) | 可変遅延回路及びこれを使用したリング発振回路並びにこれを使用したｐｌｌ回路 | |
| US6753715B2 (en) | System for symmetric pulse generator flip-flop | |
| JPH06177723A (ja) | パルス幅変調回路 | |
| JP3359613B2 (ja) | 電圧検出回路および電圧検出方法 | |
| US6515527B2 (en) | Method for smoothing dI/dT noise due to clock transitions | |
| JPH07320483A (ja) | 半導体記憶装置 | |
| KR100808577B1 (ko) | 클럭발생회로 | |
| JPH0722880A (ja) | 放電回路 | |
| TW201947390A (zh) | 運算速度補償電路及其補償方法 | |
| KR101022668B1 (ko) | 반도체 소자의 클럭발생기 |