JP3098493B2 - Da変換装置 - Google Patents

Da変換装置

Info

Publication number
JP3098493B2
JP3098493B2 JP10169574A JP16957498A JP3098493B2 JP 3098493 B2 JP3098493 B2 JP 3098493B2 JP 10169574 A JP10169574 A JP 10169574A JP 16957498 A JP16957498 A JP 16957498A JP 3098493 B2 JP3098493 B2 JP 3098493B2
Authority
JP
Japan
Prior art keywords
switch
power down
reference voltage
converter
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10169574A
Other languages
English (en)
Other versions
JP2000004161A (ja
Inventor
秀之 百合
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP10169574A priority Critical patent/JP3098493B2/ja
Publication of JP2000004161A publication Critical patent/JP2000004161A/ja
Application granted granted Critical
Publication of JP3098493B2 publication Critical patent/JP3098493B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デジタル−アナロ
グ変換装置(以下DA変換装置と略す)に関して、特
に、基準電圧源から供給される基準電圧を複数の抵抗に
分割された抵抗ストリングを用いて分圧して、デジタル
・データ入力に応じて、分圧抵抗の節点からアナログ電
圧を選択出力するようにしたDA変換装置に関する。
【0002】
【従来の技術】従来のこの種のDA変換装置として、例
えば実開平1−88532号公報に記載されたものがあ
った。
【0003】図4はこの従来のDA変換装置の構成を示
すブロック図である。図4を参照すると、このDA変換
装置は、基準電圧源1から供給される基準電圧を、直列
接続された複数の抵抗からなる抵抗ストリング2により
分圧する。各節点の分圧された電圧は、外部から入力さ
れるデジタル・データ入力3を、デコーダ4でデコード
して、前記抵抗ストリング2の各節点に接続したアナロ
グ・スイッチ群5の該当のスイッチを導通して、デジタ
ル・データ入力に応じたアナログ変換電圧として、出力
バッファ60を介して端子6から出力される。ここで、
前記抵抗ストリング2の各節点と基準電圧源1の一端3
0との間にキャパシタ群80を設けて、抵抗ストリング
2の出力インピーダンスを調整するようにしていた。
【0004】
【発明が解決しようとする課題】この従来のDA変換装
置では、抵抗ストリング2に常に基準電圧が印加されて
いるので、DA変換動作が不要なときにも電流が流れ続
けて無駄な電力を消耗するという問題があった。
【0005】また、抵抗ストリング2にキャパシタを接
続しているので、基準電圧源から基準電圧を供給開始す
る起動時に、抵抗ストリング2に印加される基準電圧の
立ち上がりが遅くなるという問題があった。
【0006】
【課題を解決するための手段】前記の課題を解決するた
め本発明のDA変換装置は、基準電圧源から供給される
基準電圧を、直列接続した複数の抵抗からなる抵抗スト
リングにより、分圧して所要のアナログ電圧を選択出力
するようにしたDA変換装置において、前記抵抗ストリ
ングと前記基準電圧源との間に、パワーダウンモード制
御信号によりオン・オフ制御されるパワーダウンスイッ
チを設けて前記抵抗ストリングへの基準電圧の供給を制
御するようにして、前記DA変換装置に通常動作をさせ
るときには前記パワーダウンモード制御信号を非能動レ
ベルにして、前記パワーダウンスイッチをオンにして前
記基準電圧を前記抵抗ストリングに供給し、前記DA変
換装置をパワーダウンモード動作させるときには、前記
パワーダウンモード制御信号を能動レベルにして、前記
パワーダウンスイッチをオフにして前記基準電圧の供給
を遮断するようにしたDA変換装置を対象として構成す
るものである。
【0007】即ち、前記パワーダウンスイッチを前記基
準電圧の高電位側電圧供給線上に設け、前記抵抗ストリ
ングの各節点と前記基準電圧の低電位側電圧供給線との
間に、出力インピーダンス調整用のキャパシタを接続
し、前記抵抗ストリングの各節点と前記高電位側電圧供
給線とを起動パルス信号によりオン・オフ制御される起
動用スイッチを介して接続し、前記起動パルス信号は、
前記パワーダウンモード制御信号が能動レベルから
動レベルに変化したときに一定のパルス幅の起動パルス
信号を、起動パルス信号発生回路により生成するように
した。
【0008】このとき、前記パワーダウンスイッチ及び
起動用スイッチをCMOS型アナログスイッチ、あるい
はpチャネルMOSトランジスタ型アナログスイッチで
構成するようにした。
【0009】あるいは、前記パワーダウンスイッチを前
記基準電圧の低電位側電圧供給線上に設け、前記抵抗ス
トリングの各節点と前記基準電圧の高電位側電圧供給線
との間に、出力インピーダンス調整用のキャパシタを接
続し、前記抵抗ストリングの各節点と前記低電位側電圧
供給線とを起動パルス信号によりオン・オフ制御される
起動用スイッチを介して接続し、前記起動パルス信号
は、前記パワーダウンモード制御信号が非能動レベルか
ら能動レベルに変化したときに一定のパルス幅の起動パ
ルス信号を、起動パルス信号発生回路により生成するよ
うにした。
【0010】このとき、前記パワーダウンスイッチ及び
起動用スイッチをCMOS型アナログスイッチ、あるい
はnチャネルMOSトランジスタ型アナログスイッチで
構成するようにした。
【0011】また、前記起動パルス信号発生回路を、前
記パワーダウンモード制御信号と、遅延回路により前記
パワーダウンモード制御信号を遅延した信号との排他的
論理和回路と、前記遅延回路により前記パワーダウンモ
ード制御信号を遅延した信号と前記排他的論理和回路の
出力信号との論理積をとる回路により構成した。
【0012】また、前記キャパシタを前記DA変換装置
に外付けするように、キャパシタ接続用外部端子を設け
るようにした。
【0013】
【発明の実施の形態】本発明の実施の形態について、以
下に図面を参照して説明する。
【0014】図1は、本発明の第1の実施の形態のDA
変換装置の構成を示すブロック図である。
【0015】図1を参照すると、基準電圧源1は、高電
位側電圧供給線20と低電位側電圧供給線30に接続さ
れ、高電位側電圧供給線上に設けた、パワーダウンモー
ド制御信号70によりオンオフ制御されるパワーダウン
スイッチ71を介して、複数の抵抗からなる抵抗ストリ
ング2に基準電圧を供給する。供給された基準電圧は前
記抵抗ストリング2により分圧され、アナログスイッチ
部5に導かれる。外部から入力されるデジタル・データ
入力信号3は、デコーダ4でデコードされて、前記アナ
ログスイッチ部5の該当するスイッチを導通し、デジタ
ル・データ入力に応じたアナログ電圧が、出力バッファ
60を介してDA変換出力端子6から出力される。
【0016】前記DA変換装置は、さらに、前記抵抗ス
トリング2の分圧抵抗間の節点の各々と、低電位側電圧
供給線30との間に、前記各分圧抵抗節点部の出力イン
ピーダンス調整用としてキャパシタ群81の各キャパシ
タを接続して、前記抵抗ストリング2の各分圧抵抗節点
部の出力インピーダンスを低くするようにしている。
【0017】また、前記DA変換装置は、さらに、前記
抵抗ストリング2の分圧抵抗間の各節点と、高電位側電
圧供給線20との間に、起動用スイッチ群111を設け
て、これらの起動用スイッチ群を、起動パルス信号発生
回路9により生成される起動パルス信号10によりオン
オフ制御するようにしている。
【0018】前記起動パルス信号発生回路9は、パワー
ダウンモード制御信号70を遅延させる遅延回路12
と、前記遅延回路12の出力信号と前記パワーダウンモ
ード制御信号との排他的論理和をとる排他的論理和回路
13と、前記遅延回路12の出力信号と前記排他的論理
和回路13の出力信号の論理積をとる論理積回路14で
構成し、前記論理積回路14の出力を起動パルス信号1
0として出力するようにしている。
【0019】次に、このように構成したDA変換装置の
動作について説明する。
【0020】前記DA変換装置をパワーダウンモードに
するときには、入力端子7に供給するパワーダウンモー
ド制御信号70のレベルを能動レベルにする。これによ
り、パワーダウンスイッチ71はオフとなって、基準電
圧源1との接続が非導通状態となり、抵抗ストリング2
に流れる電流が遮断されて、電力消費が削減される。
【0021】パワーダウンモードから通常動作モードに
復帰するときには、前記パワーダウンモード制御信号を
非能動レベルにして、パワーダウンスイッチ71を導通
状態にする。このとき、前記抵抗ストリング2の分圧抵
抗間の各節点と高電位側電圧供給線20との間に設けた
起動用スイッチ群111を、起動パルス信号発生回路9
で生成する起動パルス信号10により、所定の時間だけ
オンにして、前記キャパシタ群81と前記高電位側電圧
供給線20を直接接続して充電経路を構成し、前記キャ
パシタ群81を速やかに充電して、前記抵抗ストリング
2の分圧抵抗の各節点部の電圧が速やかに立ち上がるよ
うにする。
【0022】図2は、起動パルス信号発生回路の動作タ
イミングを示す図である。図2に示す動作タイミング
は、入力端子7に供給されるパワーダウンモード制御信
号70が、非能動レベルで通常動作モードの期間か
ら、能動レベルでパワーダウンモードの期間になり、
再び非能動レベルで通常動作モードの期間に変化する
ときの、遅延回路12の出力信号120と、排他的論理
和回路13の出力信号130と、論理積回路14の出力
である起動パルス信号10の変化の様子を示している。
【0023】図2に示すように、起動パルス信号10
は、パワーダウンモード動作の期間から、通常動作モ
ードの期間へ切り換わる起動時のみで、遅延回路12
の遅延時間Tdに等しいパルス幅のパルス信号として生
成される。従って、基準電圧が抵抗ストリング2に供給
開始される起動時のみ、起動用スイッチ群111が導通
して、キャパシタ群81と基準電圧源1との直接経路が
形成されて、キャパシタ群81は速やかに充電され、抵
抗ストリング2の電圧も速やかに立ち上がることとな
る。
【0024】図3は、本発明の第2の実施の形態のDA
変換装置の構成を示すブロック図である。図1との違い
は、パワーダウンスイッチ72を低電位側電圧供給線3
0側に設けたことと、キャパシタ群82を、抵抗ストリ
ング2の各節点と高電位側電圧供給線20との間に接続
し、起動用スイッチ群112を抵抗ストリング2の各節
点と低電位側電圧供給線30との間に接続したことであ
る。動作は、図1の場合と同様であるので、説明は省略
する。
【0025】
【発明の効果】以上のように、本発明のDA変換装置
は、パワーダウンスイッチを基準電圧源と抵抗ストリン
グとの間に設けて、パワーダウン動作時には、このパワ
ーダウンスイッチを非導通にして電流を遮断するように
して、抵抗ストリングでの電力消費を削減することが可
能である。
【0026】また、基準電圧を抵抗ストリングに供給開
始する起動時に、出力インピーダンス調整用キャパシタ
を起動用スイッチにより、基準電圧源と直接接続して充
電経路を形成するようにしたので、充電が速やかに行わ
れ、抵抗ストリング各部の電圧の立ち上がりが速やかに
なるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のDA変換装置の構
成を示すブロック図。
【図2】本発明の起動パルス信号発生回路のタイミング
チャート。
【図3】本発明の第2の実施の形態のDA変換装置の構
成を示すブロック図。
【図4】従来のDA変換装置の構成を示すブロック図。
【符号の説明】
1 基準電圧源 2 抵抗ストリング 3 デジタル・データ入力 4 デコーダ 5 アナログスイッチ部 6 DA変換出力端子 7 入力端子 9 起動パルス信号発生回路 10 起動パルス信号 12 遅延回路 13 排他的論理和回路 14 論理積回路 20 高電位側電圧供給線 30 低電位側電圧供給線 60 出力バッファ 70 パワーダウンモード制御信号 71、72 パワーダウンスイッチ 80、81、82 キャパシタ群 111、112 起動用スイッチ群
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03M 1/00 - 1/88

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 基準電圧源から供給される基準電圧を、
    直列接続した複数の抵抗からなる抵抗ストリングによ
    り、分圧して所要のアナログ電圧を選択出力し、前記抵
    抗ストリングと前記基準電圧源との間に、パワーダウン
    モード制御信号によりオン・オフ制御されるパワーダウ
    ンスイッチを設けて、DA変換装置に通常動作をさせる
    ときには前記パワーダウンモード制御信号を非能動レベ
    ルにして、前記パワーダウンスイッチをオンにして前記
    基準電圧を前記抵抗ストリングに供給し、DA変換装置
    をパワーダウンモード動作させるときには前記パワーダ
    ウンモード制御信号を能動レベルにして、前記パワーダ
    ウンスイッチをオフにして前記基準電圧の供給を遮断す
    るようにしたDA変換装置において、前記パワーダウン
    スイッチを前記基準電圧の高電位側電圧供給線上に設
    け、前記抵抗ストリングの各節点と前記基準電圧の低電
    位側電圧供給線との間に、出力インピーダンス調整用の
    キャパシタを接続し、前記抵抗ストリングの各節点と前
    記高電位側電圧供給線とを、起動パルス信号によりオン
    ・オフ制御される起動用スイッチを介して接続し、前記
    起動パルス信号は起動パルス信号発生回路により、前記
    パワーダウンモード制御信号が能動レベルから非能動レ
    ベルに変化したときに一定のパルス幅の信号として生成
    するようにしたことを特徴とするDA変換装置。
  2. 【請求項2】 基準電圧源から供給される基準電圧を、
    直列接続した複数の抵抗からなる抵抗ストリングによ
    り、分圧して所要のアナログ電圧を選択出力し、前記抵
    抗ストリングと前記基準電圧源との間に、パワーダウン
    モード制御信号によりオン・オフ制御されるパワーダウ
    ンスイッチを設けて、DA変換装置に通常動作をさせる
    ときには前記パワーダウンモード制御信号を非能動レベ
    ルにして、前記パワーダウンスイッチをオンにして前記
    基準電圧を前記抵抗ストリングに供給し、DA変換装置
    をパワーダウンモード動作させるときには前記パワーダ
    ウンモード制御信号を能動レベルにして、前記パワーダ
    ウンスイッチをオフにして前記基準電圧の供給を遮断す
    るようにしたDA変換装置において、前記パワーダウン
    スイッチを前記基準電圧の低電位側電圧供給線上に設
    け、前記抵抗ストリングの各節点と前記基準電圧の高電
    位側電圧供給線との間に、出力インピーダンス調整用の
    キャパシタを接続し、前記抵抗ストリングの各節点と前
    記低電位側電圧 供給線とを起動パルス信号によりオン・
    オフ制御される起動用スイッチを介して接続し、前記起
    動パルス信号は起動パルス信号発生回路により生成し、
    前記パワーダウンモード制御信号が能動レベルから非能
    動レベルに変化したときに一定のパルス幅の信号として
    生成するようにしたことを特徴とするDA変換装置。
  3. 【請求項3】 前記パワーダウンスイッチあるいは起動
    用スイッチをCMOS型アナログスイッチで構成した請
    求項1または2記載のDA変換装置。
  4. 【請求項4】 前記パワーダウンスイッチあるいは起動
    用スイッチをpチャネルMOSトランジスタ型アナログ
    スイッチで構成した請求項1または2記載のDA変換装
    置。
  5. 【請求項5】 前記パワーダウンスイッチあるいは起動
    用スイッチをnチャネルMOSトランジスタ型アナログ
    スイッチで構成した請求項1または2記載のDA変換装
    置。
  6. 【請求項6】 前記起動パルス信号発生回路が、前記パ
    ワーダウンモード制御信号と、遅延回路により前記パワ
    ーダウンモード制御信号を遅延した信号との排他的論理
    和回路と、前記遅延回路により前記パワーダウンモード
    制御信号を遅延した信号と、前記排他的論理和回路の出
    力信号との論理積をとる回路により構成される請求項
    1、2、3、4または5記載のDA変換装置。
  7. 【請求項7】 前記キャパシタを前記DA変換装置に外
    付けするように、キャパシタ接続用外部端子を設けた請
    求項1、2、3、4、5または6記載のDA変換装置。
JP10169574A 1998-06-17 1998-06-17 Da変換装置 Expired - Fee Related JP3098493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10169574A JP3098493B2 (ja) 1998-06-17 1998-06-17 Da変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10169574A JP3098493B2 (ja) 1998-06-17 1998-06-17 Da変換装置

Publications (2)

Publication Number Publication Date
JP2000004161A JP2000004161A (ja) 2000-01-07
JP3098493B2 true JP3098493B2 (ja) 2000-10-16

Family

ID=15889010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10169574A Expired - Fee Related JP3098493B2 (ja) 1998-06-17 1998-06-17 Da変換装置

Country Status (1)

Country Link
JP (1) JP3098493B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102118172B (zh) * 2009-12-31 2014-07-30 意法半导体研发(上海)有限公司 利用格雷码简化数模转换器电路的装置和方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169746A (ja) 2016-07-05 2019-10-03 旭化成エレクトロニクス株式会社 Da変換装置、da変換方法、調整装置、および調整方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102118172B (zh) * 2009-12-31 2014-07-30 意法半导体研发(上海)有限公司 利用格雷码简化数模转换器电路的装置和方法

Also Published As

Publication number Publication date
JP2000004161A (ja) 2000-01-07

Similar Documents

Publication Publication Date Title
WO2006068012A1 (ja) スイッチングレギュレータ
JP3284341B2 (ja) 発振回路
JP2003018822A (ja) チャージポンプ用ラッシュカレント制限回路
JP3260631B2 (ja) 周期的にa/d変換を行うa/dコンバータ回路
JP2002208849A (ja) 誘導性負荷駆動回路
JPH1188179A (ja) 定電圧発生装置
JP3098493B2 (ja) Da変換装置
JP2005079828A (ja) 降圧電圧出力回路
US4737666A (en) Integrated circuit semiconductor device with reduced power dissipation in a power-down mode
US6525598B1 (en) Bias start up circuit and method
JPH10256914A (ja) D/a変換器
US20100295835A1 (en) Voltage Boosting Circuit and Display Device Including the Same
JPH07303039A (ja) 出力電流回路およびカスコード回路からの制御電流出力を発生する方法
JP2000058754A (ja) 論理回路
JP3764046B2 (ja) パワーアンプ立ち上げ回路装置及びその制御方法
JP3098480B2 (ja) 電源回路
US20050127754A1 (en) Circuit arrangement for generating dc voltages
JP2009094584A (ja) 三角波発生回路
JPH06100939B2 (ja) 電源回路
JP2004127077A (ja) バイアス電位発生回路
JPH11163648A (ja) 音声ミュート回路
JPH06276699A (ja) 電源回路
JP3612510B2 (ja) 前置増幅回路
JP3179419B2 (ja) 昇圧回路装置
JPH0722880A (ja) 放電回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000725

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees