JP3098493B2 - Ｄａ変換装置 - Google Patents
Ｄａ変換装置Info
- Publication number
- JP3098493B2 JP3098493B2 JP10169574A JP16957498A JP3098493B2 JP 3098493 B2 JP3098493 B2 JP 3098493B2 JP 10169574 A JP10169574 A JP 10169574A JP 16957498 A JP16957498 A JP 16957498A JP 3098493 B2 JP3098493 B2 JP 3098493B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- power down
- reference voltage
- converter
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル−アナロ
グ変換装置（以下ＤＡ変換装置と略す）に関して、特
に、基準電圧源から供給される基準電圧を複数の抵抗に
分割された抵抗ストリングを用いて分圧して、デジタル
・データ入力に応じて、分圧抵抗の節点からアナログ電
圧を選択出力するようにしたＤＡ変換装置に関する。
グ変換装置（以下ＤＡ変換装置と略す）に関して、特
に、基準電圧源から供給される基準電圧を複数の抵抗に
分割された抵抗ストリングを用いて分圧して、デジタル
・データ入力に応じて、分圧抵抗の節点からアナログ電
圧を選択出力するようにしたＤＡ変換装置に関する。
【０００２】
【従来の技術】従来のこの種のＤＡ変換装置として、例
えば実開平１−８８５３２号公報に記載されたものがあ
った。
えば実開平１−８８５３２号公報に記載されたものがあ
った。
【０００３】図４はこの従来のＤＡ変換装置の構成を示
すブロック図である。図４を参照すると、このＤＡ変換
装置は、基準電圧源１から供給される基準電圧を、直列
接続された複数の抵抗からなる抵抗ストリング２により
分圧する。各節点の分圧された電圧は、外部から入力さ
れるデジタル・データ入力３を、デコーダ４でデコード
して、前記抵抗ストリング２の各節点に接続したアナロ
グ・スイッチ群５の該当のスイッチを導通して、デジタ
ル・データ入力に応じたアナログ変換電圧として、出力
バッファ６０を介して端子６から出力される。ここで、
前記抵抗ストリング２の各節点と基準電圧源１の一端３
０との間にキャパシタ群８０を設けて、抵抗ストリング
２の出力インピーダンスを調整するようにしていた。
すブロック図である。図４を参照すると、このＤＡ変換
装置は、基準電圧源１から供給される基準電圧を、直列
接続された複数の抵抗からなる抵抗ストリング２により
分圧する。各節点の分圧された電圧は、外部から入力さ
れるデジタル・データ入力３を、デコーダ４でデコード
して、前記抵抗ストリング２の各節点に接続したアナロ
グ・スイッチ群５の該当のスイッチを導通して、デジタ
ル・データ入力に応じたアナログ変換電圧として、出力
バッファ６０を介して端子６から出力される。ここで、
前記抵抗ストリング２の各節点と基準電圧源１の一端３
０との間にキャパシタ群８０を設けて、抵抗ストリング
２の出力インピーダンスを調整するようにしていた。
【０００４】
【発明が解決しようとする課題】この従来のＤＡ変換装
置では、抵抗ストリング２に常に基準電圧が印加されて
いるので、ＤＡ変換動作が不要なときにも電流が流れ続
けて無駄な電力を消耗するという問題があった。
置では、抵抗ストリング２に常に基準電圧が印加されて
いるので、ＤＡ変換動作が不要なときにも電流が流れ続
けて無駄な電力を消耗するという問題があった。
【０００５】また、抵抗ストリング２にキャパシタを接
続しているので、基準電圧源から基準電圧を供給開始す
る起動時に、抵抗ストリング２に印加される基準電圧の
立ち上がりが遅くなるという問題があった。
続しているので、基準電圧源から基準電圧を供給開始す
る起動時に、抵抗ストリング２に印加される基準電圧の
立ち上がりが遅くなるという問題があった。
【０００６】
【課題を解決するための手段】前記の課題を解決するた
め本発明のＤＡ変換装置は、基準電圧源から供給される
基準電圧を、直列接続した複数の抵抗からなる抵抗スト
リングにより、分圧して所要のアナログ電圧を選択出力
するようにしたＤＡ変換装置において、前記抵抗ストリ
ングと前記基準電圧源との間に、パワーダウンモード制
御信号によりオン・オフ制御されるパワーダウンスイッ
チを設けて前記抵抗ストリングへの基準電圧の供給を制
御するようにして、前記ＤＡ変換装置に通常動作をさせ
るときには前記パワーダウンモード制御信号を非能動レ
ベルにして、前記パワーダウンスイッチをオンにして前
記基準電圧を前記抵抗ストリングに供給し、前記ＤＡ変
換装置をパワーダウンモード動作させるときには、前記
パワーダウンモード制御信号を能動レベルにして、前記
パワーダウンスイッチをオフにして前記基準電圧の供給
を遮断するようにしたＤＡ変換装置を対象として構成す
るものである。
め本発明のＤＡ変換装置は、基準電圧源から供給される
基準電圧を、直列接続した複数の抵抗からなる抵抗スト
リングにより、分圧して所要のアナログ電圧を選択出力
するようにしたＤＡ変換装置において、前記抵抗ストリ
ングと前記基準電圧源との間に、パワーダウンモード制
御信号によりオン・オフ制御されるパワーダウンスイッ
チを設けて前記抵抗ストリングへの基準電圧の供給を制
御するようにして、前記ＤＡ変換装置に通常動作をさせ
るときには前記パワーダウンモード制御信号を非能動レ
ベルにして、前記パワーダウンスイッチをオンにして前
記基準電圧を前記抵抗ストリングに供給し、前記ＤＡ変
換装置をパワーダウンモード動作させるときには、前記
パワーダウンモード制御信号を能動レベルにして、前記
パワーダウンスイッチをオフにして前記基準電圧の供給
を遮断するようにしたＤＡ変換装置を対象として構成す
るものである。
【０００７】即ち、前記パワーダウンスイッチを前記基
準電圧の高電位側電圧供給線上に設け、前記抵抗ストリ
ングの各節点と前記基準電圧の低電位側電圧供給線との
間に、出力インピーダンス調整用のキャパシタを接続
し、前記抵抗ストリングの各節点と前記高電位側電圧供
給線とを起動パルス信号によりオン・オフ制御される起
動用スイッチを介して接続し、前記起動パルス信号は、
前記パワーダウンモード制御信号が能動レベルから非能
動レベルに変化したときに一定のパルス幅の起動パルス
信号を、起動パルス信号発生回路により生成するように
した。
準電圧の高電位側電圧供給線上に設け、前記抵抗ストリ
ングの各節点と前記基準電圧の低電位側電圧供給線との
間に、出力インピーダンス調整用のキャパシタを接続
し、前記抵抗ストリングの各節点と前記高電位側電圧供
給線とを起動パルス信号によりオン・オフ制御される起
動用スイッチを介して接続し、前記起動パルス信号は、
前記パワーダウンモード制御信号が能動レベルから非能
動レベルに変化したときに一定のパルス幅の起動パルス
信号を、起動パルス信号発生回路により生成するように
した。
【０００８】このとき、前記パワーダウンスイッチ及び
起動用スイッチをＣＭＯＳ型アナログスイッチ、あるい
はｐチャネルＭＯＳトランジスタ型アナログスイッチで
構成するようにした。
起動用スイッチをＣＭＯＳ型アナログスイッチ、あるい
はｐチャネルＭＯＳトランジスタ型アナログスイッチで
構成するようにした。
【０００９】あるいは、前記パワーダウンスイッチを前
記基準電圧の低電位側電圧供給線上に設け、前記抵抗ス
トリングの各節点と前記基準電圧の高電位側電圧供給線
との間に、出力インピーダンス調整用のキャパシタを接
続し、前記抵抗ストリングの各節点と前記低電位側電圧
供給線とを起動パルス信号によりオン・オフ制御される
起動用スイッチを介して接続し、前記起動パルス信号
は、前記パワーダウンモード制御信号が非能動レベルか
ら能動レベルに変化したときに一定のパルス幅の起動パ
ルス信号を、起動パルス信号発生回路により生成するよ
うにした。
記基準電圧の低電位側電圧供給線上に設け、前記抵抗ス
トリングの各節点と前記基準電圧の高電位側電圧供給線
との間に、出力インピーダンス調整用のキャパシタを接
続し、前記抵抗ストリングの各節点と前記低電位側電圧
供給線とを起動パルス信号によりオン・オフ制御される
起動用スイッチを介して接続し、前記起動パルス信号
は、前記パワーダウンモード制御信号が非能動レベルか
ら能動レベルに変化したときに一定のパルス幅の起動パ
ルス信号を、起動パルス信号発生回路により生成するよ
うにした。
【００１０】このとき、前記パワーダウンスイッチ及び
起動用スイッチをＣＭＯＳ型アナログスイッチ、あるい
はｎチャネルＭＯＳトランジスタ型アナログスイッチで
構成するようにした。
起動用スイッチをＣＭＯＳ型アナログスイッチ、あるい
はｎチャネルＭＯＳトランジスタ型アナログスイッチで
構成するようにした。
【００１１】また、前記起動パルス信号発生回路を、前
記パワーダウンモード制御信号と、遅延回路により前記
パワーダウンモード制御信号を遅延した信号との排他的
論理和回路と、前記遅延回路により前記パワーダウンモ
ード制御信号を遅延した信号と前記排他的論理和回路の
出力信号との論理積をとる回路により構成した。
記パワーダウンモード制御信号と、遅延回路により前記
パワーダウンモード制御信号を遅延した信号との排他的
論理和回路と、前記遅延回路により前記パワーダウンモ
ード制御信号を遅延した信号と前記排他的論理和回路の
出力信号との論理積をとる回路により構成した。
【００１２】また、前記キャパシタを前記ＤＡ変換装置
に外付けするように、キャパシタ接続用外部端子を設け
るようにした。
に外付けするように、キャパシタ接続用外部端子を設け
るようにした。
【００１３】
【発明の実施の形態】本発明の実施の形態について、以
下に図面を参照して説明する。
下に図面を参照して説明する。
【００１４】図１は、本発明の第１の実施の形態のＤＡ
変換装置の構成を示すブロック図である。
変換装置の構成を示すブロック図である。
【００１５】図１を参照すると、基準電圧源１は、高電
位側電圧供給線２０と低電位側電圧供給線３０に接続さ
れ、高電位側電圧供給線上に設けた、パワーダウンモー
ド制御信号７０によりオンオフ制御されるパワーダウン
スイッチ７１を介して、複数の抵抗からなる抵抗ストリ
ング２に基準電圧を供給する。供給された基準電圧は前
記抵抗ストリング２により分圧され、アナログスイッチ
部５に導かれる。外部から入力されるデジタル・データ
入力信号３は、デコーダ４でデコードされて、前記アナ
ログスイッチ部５の該当するスイッチを導通し、デジタ
ル・データ入力に応じたアナログ電圧が、出力バッファ
６０を介してＤＡ変換出力端子６から出力される。
位側電圧供給線２０と低電位側電圧供給線３０に接続さ
れ、高電位側電圧供給線上に設けた、パワーダウンモー
ド制御信号７０によりオンオフ制御されるパワーダウン
スイッチ７１を介して、複数の抵抗からなる抵抗ストリ
ング２に基準電圧を供給する。供給された基準電圧は前
記抵抗ストリング２により分圧され、アナログスイッチ
部５に導かれる。外部から入力されるデジタル・データ
入力信号３は、デコーダ４でデコードされて、前記アナ
ログスイッチ部５の該当するスイッチを導通し、デジタ
ル・データ入力に応じたアナログ電圧が、出力バッファ
６０を介してＤＡ変換出力端子６から出力される。
【００１６】前記ＤＡ変換装置は、さらに、前記抵抗ス
トリング２の分圧抵抗間の節点の各々と、低電位側電圧
供給線３０との間に、前記各分圧抵抗節点部の出力イン
ピーダンス調整用としてキャパシタ群８１の各キャパシ
タを接続して、前記抵抗ストリング２の各分圧抵抗節点
部の出力インピーダンスを低くするようにしている。
トリング２の分圧抵抗間の節点の各々と、低電位側電圧
供給線３０との間に、前記各分圧抵抗節点部の出力イン
ピーダンス調整用としてキャパシタ群８１の各キャパシ
タを接続して、前記抵抗ストリング２の各分圧抵抗節点
部の出力インピーダンスを低くするようにしている。
【００１７】また、前記ＤＡ変換装置は、さらに、前記
抵抗ストリング２の分圧抵抗間の各節点と、高電位側電
圧供給線２０との間に、起動用スイッチ群１１１を設け
て、これらの起動用スイッチ群を、起動パルス信号発生
回路９により生成される起動パルス信号１０によりオン
オフ制御するようにしている。
抵抗ストリング２の分圧抵抗間の各節点と、高電位側電
圧供給線２０との間に、起動用スイッチ群１１１を設け
て、これらの起動用スイッチ群を、起動パルス信号発生
回路９により生成される起動パルス信号１０によりオン
オフ制御するようにしている。
【００１８】前記起動パルス信号発生回路９は、パワー
ダウンモード制御信号７０を遅延させる遅延回路１２
と、前記遅延回路１２の出力信号と前記パワーダウンモ
ード制御信号との排他的論理和をとる排他的論理和回路
１３と、前記遅延回路１２の出力信号と前記排他的論理
和回路１３の出力信号の論理積をとる論理積回路１４で
構成し、前記論理積回路１４の出力を起動パルス信号１
０として出力するようにしている。
ダウンモード制御信号７０を遅延させる遅延回路１２
と、前記遅延回路１２の出力信号と前記パワーダウンモ
ード制御信号との排他的論理和をとる排他的論理和回路
１３と、前記遅延回路１２の出力信号と前記排他的論理
和回路１３の出力信号の論理積をとる論理積回路１４で
構成し、前記論理積回路１４の出力を起動パルス信号１
０として出力するようにしている。
【００１９】次に、このように構成したＤＡ変換装置の
動作について説明する。
動作について説明する。
【００２０】前記ＤＡ変換装置をパワーダウンモードに
するときには、入力端子７に供給するパワーダウンモー
ド制御信号７０のレベルを能動レベルにする。これによ
り、パワーダウンスイッチ７１はオフとなって、基準電
圧源１との接続が非導通状態となり、抵抗ストリング２
に流れる電流が遮断されて、電力消費が削減される。
するときには、入力端子７に供給するパワーダウンモー
ド制御信号７０のレベルを能動レベルにする。これによ
り、パワーダウンスイッチ７１はオフとなって、基準電
圧源１との接続が非導通状態となり、抵抗ストリング２
に流れる電流が遮断されて、電力消費が削減される。
【００２１】パワーダウンモードから通常動作モードに
復帰するときには、前記パワーダウンモード制御信号を
非能動レベルにして、パワーダウンスイッチ７１を導通
状態にする。このとき、前記抵抗ストリング２の分圧抵
抗間の各節点と高電位側電圧供給線２０との間に設けた
起動用スイッチ群１１１を、起動パルス信号発生回路９
で生成する起動パルス信号１０により、所定の時間だけ
オンにして、前記キャパシタ群８１と前記高電位側電圧
供給線２０を直接接続して充電経路を構成し、前記キャ
パシタ群８１を速やかに充電して、前記抵抗ストリング
２の分圧抵抗の各節点部の電圧が速やかに立ち上がるよ
うにする。
復帰するときには、前記パワーダウンモード制御信号を
非能動レベルにして、パワーダウンスイッチ７１を導通
状態にする。このとき、前記抵抗ストリング２の分圧抵
抗間の各節点と高電位側電圧供給線２０との間に設けた
起動用スイッチ群１１１を、起動パルス信号発生回路９
で生成する起動パルス信号１０により、所定の時間だけ
オンにして、前記キャパシタ群８１と前記高電位側電圧
供給線２０を直接接続して充電経路を構成し、前記キャ
パシタ群８１を速やかに充電して、前記抵抗ストリング
２の分圧抵抗の各節点部の電圧が速やかに立ち上がるよ
うにする。
【００２２】図２は、起動パルス信号発生回路の動作タ
イミングを示す図である。図２に示す動作タイミング
は、入力端子７に供給されるパワーダウンモード制御信
号７０が、非能動レベルで通常動作モードの期間か
ら、能動レベルでパワーダウンモードの期間になり、
再び非能動レベルで通常動作モードの期間に変化する
ときの、遅延回路１２の出力信号１２０と、排他的論理
和回路１３の出力信号１３０と、論理積回路１４の出力
である起動パルス信号１０の変化の様子を示している。
イミングを示す図である。図２に示す動作タイミング
は、入力端子７に供給されるパワーダウンモード制御信
号７０が、非能動レベルで通常動作モードの期間か
ら、能動レベルでパワーダウンモードの期間になり、
再び非能動レベルで通常動作モードの期間に変化する
ときの、遅延回路１２の出力信号１２０と、排他的論理
和回路１３の出力信号１３０と、論理積回路１４の出力
である起動パルス信号１０の変化の様子を示している。
【００２３】図２に示すように、起動パルス信号１０
は、パワーダウンモード動作の期間から、通常動作モ
ードの期間へ切り換わる起動時のみで、遅延回路１２
の遅延時間Ｔｄに等しいパルス幅のパルス信号として生
成される。従って、基準電圧が抵抗ストリング２に供給
開始される起動時のみ、起動用スイッチ群１１１が導通
して、キャパシタ群８１と基準電圧源１との直接経路が
形成されて、キャパシタ群８１は速やかに充電され、抵
抗ストリング２の電圧も速やかに立ち上がることとな
る。
は、パワーダウンモード動作の期間から、通常動作モ
ードの期間へ切り換わる起動時のみで、遅延回路１２
の遅延時間Ｔｄに等しいパルス幅のパルス信号として生
成される。従って、基準電圧が抵抗ストリング２に供給
開始される起動時のみ、起動用スイッチ群１１１が導通
して、キャパシタ群８１と基準電圧源１との直接経路が
形成されて、キャパシタ群８１は速やかに充電され、抵
抗ストリング２の電圧も速やかに立ち上がることとな
る。
【００２４】図３は、本発明の第２の実施の形態のＤＡ
変換装置の構成を示すブロック図である。図１との違い
は、パワーダウンスイッチ７２を低電位側電圧供給線３
０側に設けたことと、キャパシタ群８２を、抵抗ストリ
ング２の各節点と高電位側電圧供給線２０との間に接続
し、起動用スイッチ群１１２を抵抗ストリング２の各節
点と低電位側電圧供給線３０との間に接続したことであ
る。動作は、図１の場合と同様であるので、説明は省略
する。
変換装置の構成を示すブロック図である。図１との違い
は、パワーダウンスイッチ７２を低電位側電圧供給線３
０側に設けたことと、キャパシタ群８２を、抵抗ストリ
ング２の各節点と高電位側電圧供給線２０との間に接続
し、起動用スイッチ群１１２を抵抗ストリング２の各節
点と低電位側電圧供給線３０との間に接続したことであ
る。動作は、図１の場合と同様であるので、説明は省略
する。
【００２５】
【発明の効果】以上のように、本発明のＤＡ変換装置
は、パワーダウンスイッチを基準電圧源と抵抗ストリン
グとの間に設けて、パワーダウン動作時には、このパワ
ーダウンスイッチを非導通にして電流を遮断するように
して、抵抗ストリングでの電力消費を削減することが可
能である。
は、パワーダウンスイッチを基準電圧源と抵抗ストリン
グとの間に設けて、パワーダウン動作時には、このパワ
ーダウンスイッチを非導通にして電流を遮断するように
して、抵抗ストリングでの電力消費を削減することが可
能である。
【００２６】また、基準電圧を抵抗ストリングに供給開
始する起動時に、出力インピーダンス調整用キャパシタ
を起動用スイッチにより、基準電圧源と直接接続して充
電経路を形成するようにしたので、充電が速やかに行わ
れ、抵抗ストリング各部の電圧の立ち上がりが速やかに
なるという効果がある。
始する起動時に、出力インピーダンス調整用キャパシタ
を起動用スイッチにより、基準電圧源と直接接続して充
電経路を形成するようにしたので、充電が速やかに行わ
れ、抵抗ストリング各部の電圧の立ち上がりが速やかに
なるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のＤＡ変換装置の構
成を示すブロック図。
成を示すブロック図。
【図２】本発明の起動パルス信号発生回路のタイミング
チャート。
チャート。
【図３】本発明の第２の実施の形態のＤＡ変換装置の構
成を示すブロック図。
成を示すブロック図。
【図４】従来のＤＡ変換装置の構成を示すブロック図。
１ 基準電圧源 ２ 抵抗ストリング ３ デジタル・データ入力 ４ デコーダ ５ アナログスイッチ部 ６ ＤＡ変換出力端子 ７ 入力端子 ９ 起動パルス信号発生回路 １０ 起動パルス信号 １２ 遅延回路 １３ 排他的論理和回路 １４ 論理積回路 ２０ 高電位側電圧供給線 ３０ 低電位側電圧供給線 ６０ 出力バッファ ７０ パワーダウンモード制御信号 ７１、７２ パワーダウンスイッチ ８０、８１、８２ キャパシタ群 １１１、１１２ 起動用スイッチ群
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88
Claims (7)
- 【請求項１】 基準電圧源から供給される基準電圧を、
直列接続した複数の抵抗からなる抵抗ストリングによ
り、分圧して所要のアナログ電圧を選択出力し、前記抵
抗ストリングと前記基準電圧源との間に、パワーダウン
モード制御信号によりオン・オフ制御されるパワーダウ
ンスイッチを設けて、ＤＡ変換装置に通常動作をさせる
ときには前記パワーダウンモード制御信号を非能動レベ
ルにして、前記パワーダウンスイッチをオンにして前記
基準電圧を前記抵抗ストリングに供給し、ＤＡ変換装置
をパワーダウンモード動作させるときには前記パワーダ
ウンモード制御信号を能動レベルにして、前記パワーダ
ウンスイッチをオフにして前記基準電圧の供給を遮断す
るようにしたＤＡ変換装置において、前記パワーダウン
スイッチを前記基準電圧の高電位側電圧供給線上に設
け、前記抵抗ストリングの各節点と前記基準電圧の低電
位側電圧供給線との間に、出力インピーダンス調整用の
キャパシタを接続し、前記抵抗ストリングの各節点と前
記高電位側電圧供給線とを、起動パルス信号によりオン
・オフ制御される起動用スイッチを介して接続し、前記
起動パルス信号は起動パルス信号発生回路により、前記
パワーダウンモード制御信号が能動レベルから非能動レ
ベルに変化したときに一定のパルス幅の信号として生成
するようにしたことを特徴とするＤＡ変換装置。 - 【請求項２】 基準電圧源から供給される基準電圧を、
直列接続した複数の抵抗からなる抵抗ストリングによ
り、分圧して所要のアナログ電圧を選択出力し、前記抵
抗ストリングと前記基準電圧源との間に、パワーダウン
モード制御信号によりオン・オフ制御されるパワーダウ
ンスイッチを設けて、ＤＡ変換装置に通常動作をさせる
ときには前記パワーダウンモード制御信号を非能動レベ
ルにして、前記パワーダウンスイッチをオンにして前記
基準電圧を前記抵抗ストリングに供給し、ＤＡ変換装置
をパワーダウンモード動作させるときには前記パワーダ
ウンモード制御信号を能動レベルにして、前記パワーダ
ウンスイッチをオフにして前記基準電圧の供給を遮断す
るようにしたＤＡ変換装置において、前記パワーダウン
スイッチを前記基準電圧の低電位側電圧供給線上に設
け、前記抵抗ストリングの各節点と前記基準電圧の高電
位側電圧供給線との間に、出力インピーダンス調整用の
キャパシタを接続し、前記抵抗ストリングの各節点と前
記低電位側電圧 供給線とを起動パルス信号によりオン・
オフ制御される起動用スイッチを介して接続し、前記起
動パルス信号は起動パルス信号発生回路により生成し、
前記パワーダウンモード制御信号が能動レベルから非能
動レベルに変化したときに一定のパルス幅の信号として
生成するようにしたことを特徴とするＤＡ変換装置。 - 【請求項３】 前記パワーダウンスイッチあるいは起動
用スイッチをＣＭＯＳ型アナログスイッチで構成した請
求項１または２記載のＤＡ変換装置。 - 【請求項４】 前記パワーダウンスイッチあるいは起動
用スイッチをｐチャネルＭＯＳトランジスタ型アナログ
スイッチで構成した請求項１または２記載のＤＡ変換装
置。 - 【請求項５】 前記パワーダウンスイッチあるいは起動
用スイッチをｎチャネルＭＯＳトランジスタ型アナログ
スイッチで構成した請求項１または２記載のＤＡ変換装
置。 - 【請求項６】 前記起動パルス信号発生回路が、前記パ
ワーダウンモード制御信号と、遅延回路により前記パワ
ーダウンモード制御信号を遅延した信号との排他的論理
和回路と、前記遅延回路により前記パワーダウンモード
制御信号を遅延した信号と、前記排他的論理和回路の出
力信号との論理積をとる回路により構成される請求項
１、２、３、４または５記載のＤＡ変換装置。 - 【請求項７】 前記キャパシタを前記ＤＡ変換装置に外
付けするように、キャパシタ接続用外部端子を設けた請
求項１、２、３、４、５または６記載のＤＡ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169574A JP3098493B2 (ja) | 1998-06-17 | 1998-06-17 | Ｄａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169574A JP3098493B2 (ja) | 1998-06-17 | 1998-06-17 | Ｄａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000004161A JP2000004161A (ja) | 2000-01-07 |
| JP3098493B2 true JP3098493B2 (ja) | 2000-10-16 |
Family
ID=15889010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10169574A Expired - Fee Related JP3098493B2 (ja) | 1998-06-17 | 1998-06-17 | Ｄａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3098493B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102118172B (zh) * | 2009-12-31 | 2014-07-30 | 意法半导体研发（上海）有限公司 | 利用格雷码简化数模转换器电路的装置和方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019169746A (ja) | 2016-07-05 | 2019-10-03 | 旭化成エレクトロニクス株式会社 | Ｄａ変換装置、ｄａ変換方法、調整装置、および調整方法 |
-
1998
- 1998-06-17 JP JP10169574A patent/JP3098493B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102118172B (zh) * | 2009-12-31 | 2014-07-30 | 意法半导体研发（上海）有限公司 | 利用格雷码简化数模转换器电路的装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000004161A (ja) | 2000-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2006068012A1 (ja) | スイッチングレギュレータ | |
| JP3284341B2 (ja) | 発振回路 | |
| JP2003018822A (ja) | チャージポンプ用ラッシュカレント制限回路 | |
| JP3260631B2 (ja) | 周期的にａ／ｄ変換を行うａ／ｄコンバータ回路 | |
| JP2002208849A (ja) | 誘導性負荷駆動回路 | |
| JPH1188179A (ja) | 定電圧発生装置 | |
| JP3098493B2 (ja) | Ｄａ変換装置 | |
| JP3902769B2 (ja) | 降圧電圧出力回路 | |
| US4737666A (en) | Integrated circuit semiconductor device with reduced power dissipation in a power-down mode | |
| JPH10256914A (ja) | Ｄ／ａ変換器 | |
| US20100295835A1 (en) | Voltage Boosting Circuit and Display Device Including the Same | |
| JPH07303039A (ja) | 出力電流回路およびカスコード回路からの制御電流出力を発生する方法 | |
| JP2000058754A (ja) | 論理回路 | |
| JP3764046B2 (ja) | パワーアンプ立ち上げ回路装置及びその制御方法 | |
| JP3098480B2 (ja) | 電源回路 | |
| WO2003088458A2 (en) | Circuit arrangement for generating dc voltages | |
| JPH06100939B2 (ja) | 電源回路 | |
| JPH06276699A (ja) | 電源回路 | |
| JP2959305B2 (ja) | 半導体記憶装置 | |
| JP3612510B2 (ja) | 前置増幅回路 | |
| JP3179419B2 (ja) | 昇圧回路装置 | |
| KR100884263B1 (ko) | 주파수 발진 지연 회로 및 이를 구동하는 방법 | |
| JP2001274662A (ja) | 電源スイッチ回路 | |
| KR0137425Y1 (ko) | 절전형 마이크장치 | |
| JPH11243338A (ja) | 電流セル型ｄａコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |