JPH07303039A - 出力電流回路およびカスコード回路からの制御電流出力を発生する方法 - Google Patents
出力電流回路およびカスコード回路からの制御電流出力を発生する方法Info
- Publication number
- JPH07303039A JPH07303039A JP7042864A JP4286495A JPH07303039A JP H07303039 A JPH07303039 A JP H07303039A JP 7042864 A JP7042864 A JP 7042864A JP 4286495 A JP4286495 A JP 4286495A JP H07303039 A JPH07303039 A JP H07303039A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
- H03K17/167—Soft switching using parallel switching arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Analogue/Digital Conversion (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 オン状態とオフ状態の間で切り換えることが
デジタル−アナログ変換器、かつ降下した電源電圧でも
カスコード・トランジスタを飽和状態に維持できる改良
した出力電流装置を得ることである。 【構成】 出力電流装置が、電源線（３５）と相補出力
端子（３７、３８）の間に接続された第１のトランジス
タ（３１）を有する。第２のトランジスタと第３のトラ
ンジスタ（２４、２５）が、出力回路点（４４）とアー
ス線（４３）の間の並列導電路と接地線（４３）を有す
るインバータ回路によって制御される。並列導電路は制
御回路（６７、６８）とは異なる電流容量を持って、導
電路を一層強力にスイッチングする。
デジタル−アナログ変換器、かつ降下した電源電圧でも
カスコード・トランジスタを飽和状態に維持できる改良
した出力電流装置を得ることである。 【構成】 出力電流装置が、電源線（３５）と相補出力
端子（３７、３８）の間に接続された第１のトランジス
タ（３１）を有する。第２のトランジスタと第３のトラ
ンジスタ（２４、２５）が、出力回路点（４４）とアー
ス線（４３）の間の並列導電路と接地線（４３）を有す
るインバータ回路によって制御される。並列導電路は制
御回路（６７、６８）とは異なる電流容量を持って、導
電路を一層強力にスイッチングする。
Description
【０００１】
【産業上の利用分野】本発明は、制御電流出力を発生す
る装置および方法、ならびに出力電流装置に使用するイ
ンバータ回路に関する。また、本発明は、そのような電
流発生装置を組み込んだデジタル−アナログ変換器およ
びビデオ表示器にも関する。
る装置および方法、ならびに出力電流装置に使用するイ
ンバータ回路に関する。また、本発明は、そのような電
流発生装置を組み込んだデジタル−アナログ変換器およ
びビデオ表示器にも関する。
【０００２】
【従来の技術】ビデオ表示装置に使用するためのデジタ
ル−アナログ変換器は、デジタル入力信号に応じてオン
状態にされ、赤信号レベル、緑信号レベルおよび青信号
レベルをそれぞれ表す所要のアナログ信号を発生するよ
うに構成されている複数の出力電流装置を有する。その
ようなデジタル−アナログ変換器は、デジタル入力を正
確に反映するアナログ電流出力値を供給し、求められて
いる出力電流を、ビデオＤＡＣのためのコンプライアン
ス仕様に適合するために必要とすることができる、出力
電圧が変動しても所要の出力電流を維持する電流装置を
含む。
ル−アナログ変換器は、デジタル入力信号に応じてオン
状態にされ、赤信号レベル、緑信号レベルおよび青信号
レベルをそれぞれ表す所要のアナログ信号を発生するよ
うに構成されている複数の出力電流装置を有する。その
ようなデジタル−アナログ変換器は、デジタル入力を正
確に反映するアナログ電流出力値を供給し、求められて
いる出力電流を、ビデオＤＡＣのためのコンプライアン
ス仕様に適合するために必要とすることができる、出力
電圧が変動しても所要の出力電流を維持する電流装置を
含む。
【０００３】そのようなＤＡＣに使用するために知られ
ている電流装置は、電圧源線と電流装置の出力端子の間
に２個のトランジスタが直列接続され、非常に高い出力
抵抗値を生じ、それによって出力電圧が変動しても電流
を安定させるように２個のトランジスタが構成される、
カスコード回路を使用している。そのような電流装置の
スイッチングを制御するために、既知の装置は電圧源線
と装置の出力端子の間でカスコード回路と直列のスイッ
チとして動作する、整合した相補ステアリング・トラン
ジスタを含んでいる。任意のある時刻にはただ１個のス
イッチング・トランジスタがターンオンされるように、
スイッチング・トランジスタはインバータ回路から同時
相補制御信号を受けるように構成される。これによって
装置から２つの相補出力が供給される。それらの相補出
力のうちの１つがビデオ表示装置で使用するために求め
られるデータ値を与える。カスコード・トランジスタは
飽和領域で動作するが、ステアリング・トランジスタは
それの直線領域で動作する。
ている電流装置は、電圧源線と電流装置の出力端子の間
に２個のトランジスタが直列接続され、非常に高い出力
抵抗値を生じ、それによって出力電圧が変動しても電流
を安定させるように２個のトランジスタが構成される、
カスコード回路を使用している。そのような電流装置の
スイッチングを制御するために、既知の装置は電圧源線
と装置の出力端子の間でカスコード回路と直列のスイッ
チとして動作する、整合した相補ステアリング・トラン
ジスタを含んでいる。任意のある時刻にはただ１個のス
イッチング・トランジスタがターンオンされるように、
スイッチング・トランジスタはインバータ回路から同時
相補制御信号を受けるように構成される。これによって
装置から２つの相補出力が供給される。それらの相補出
力のうちの１つがビデオ表示装置で使用するために求め
られるデータ値を与える。カスコード・トランジスタは
飽和領域で動作するが、ステアリング・トランジスタは
それの直線領域で動作する。
【０００４】ＭＯＳ技術とくにＣＭＯＳ技術において
は、使用する電源電圧が徐々に降下させられ、それによ
って電源電圧ＶＤＤと接地線の間の間隔を縮める。電源
電圧とアース電位の間でカスコード回路と直列のステア
リング・トランジスタを用いる上記従来装置では、電源
電圧が５ボルトより低く降下したときに、ステアリング
・トランジスタの端子間に十分な電圧を供給する際に問
題が起きることがある。
は、使用する電源電圧が徐々に降下させられ、それによ
って電源電圧ＶＤＤと接地線の間の間隔を縮める。電源
電圧とアース電位の間でカスコード回路と直列のステア
リング・トランジスタを用いる上記従来装置では、電源
電圧が５ボルトより低く降下したときに、ステアリング
・トランジスタの端子間に十分な電圧を供給する際に問
題が起きることがある。
【０００５】
【発明が解決しようとする課題】本発明の目的は、オペ
レーション状態とオフ状態の間で切り換えることが、降
下した電源電圧でもカスコード・トランジスタを飽和状
態に維持できる、改良した出力電流装置を得ることであ
る。
レーション状態とオフ状態の間で切り換えることが、降
下した電源電圧でもカスコード・トランジスタを飽和状
態に維持できる、改良した出力電流装置を得ることであ
る。
【０００６】本発明の別の目的は、カスコード・トラン
ジスタが、出力電圧が変動してもコンプライアンスを維
持しつつ、飽和を維持する改良した出力電流装置を得る
ことである。
ジスタが、出力電圧が変動してもコンプライアンスを維
持しつつ、飽和を維持する改良した出力電流装置を得る
ことである。
【０００７】本発明の更に別の目的は、カスコード回路
におけるトランジスタを制御するための改良したインバ
ータ回路を得ることである。
におけるトランジスタを制御するための改良したインバ
ータ回路を得ることである。
【０００８】
【課題を解決するための手段】本発明は、電流装置であ
って、この電流装置が、（ａ）第１の電圧源と回路点の
間に接続され、飽和領域で動作するように構成された電
流の大きさ制御器である第１のトランジスタと、前記第
１の電圧とは異なる出力電圧の２つの相補出力と、前記
出力端子と前記回路点の間にそれぞれ接続された第２の
トランジスタおよび第３のトランジスタとを有するカス
コード回路と、（ｂ）電流装置を選択的にターンオンま
たはターンオフするためのデジタル入力と、前記第２の
トランジスタおよび前記第３のトランジスタを、前記入
力に依存してオン状態とオフ状態の間でそれぞれ切り換
えるためための相補出力信号を供給するために前記第２
のトランジスタと前記第３のトランジスタに接続される
出力とを有し、１つが接地線であるような、２つの異な
る電圧線の間に接続されて、前記入力信号に依存して出
力回路点に、高い出力信号、または、前記接地線とはず
れている電圧を持つ低い出力信号とを生ずるように構成
された回路と、をそなえるインバータ回路と、をそな
え、異なる電流容量の２つの並列導電路が前記出力回路
点を前記接地線に相互に接続し、制御回路が大きい容量
の導電路を切り換えるように構成され、前記第２のトラ
ンジスタと前記第３のトランジスタは、ターンオンされ
たときに飽和領域で導通するように構成され、それによ
って前記第２のトランジスタと前記第３のトランジスタ
の一方または他方がターンオンされて、前記第３のトラ
ンジスタで電流出力が制御されるカスコード回路を構成
する出力電流装置を提供するものである。
って、この電流装置が、（ａ）第１の電圧源と回路点の
間に接続され、飽和領域で動作するように構成された電
流の大きさ制御器である第１のトランジスタと、前記第
１の電圧とは異なる出力電圧の２つの相補出力と、前記
出力端子と前記回路点の間にそれぞれ接続された第２の
トランジスタおよび第３のトランジスタとを有するカス
コード回路と、（ｂ）電流装置を選択的にターンオンま
たはターンオフするためのデジタル入力と、前記第２の
トランジスタおよび前記第３のトランジスタを、前記入
力に依存してオン状態とオフ状態の間でそれぞれ切り換
えるためための相補出力信号を供給するために前記第２
のトランジスタと前記第３のトランジスタに接続される
出力とを有し、１つが接地線であるような、２つの異な
る電圧線の間に接続されて、前記入力信号に依存して出
力回路点に、高い出力信号、または、前記接地線とはず
れている電圧を持つ低い出力信号とを生ずるように構成
された回路と、をそなえるインバータ回路と、をそな
え、異なる電流容量の２つの並列導電路が前記出力回路
点を前記接地線に相互に接続し、制御回路が大きい容量
の導電路を切り換えるように構成され、前記第２のトラ
ンジスタと前記第３のトランジスタは、ターンオンされ
たときに飽和領域で導通するように構成され、それによ
って前記第２のトランジスタと前記第３のトランジスタ
の一方または他方がターンオンされて、前記第３のトラ
ンジスタで電流出力が制御されるカスコード回路を構成
する出力電流装置を提供するものである。
【０００９】高い信号と低い信号は、低いと考えられる
アース電位に対して相対的である。高い信号はアースに
対して正の値または負の値をとることができる。
アース電位に対して相対的である。高い信号はアースに
対して正の値または負の値をとることができる。
【００１０】前記第２のトランジスタと前記第３のトラ
ンジスタのおのおのはそれぞれのインバータ回路を有
し、前記インバータ回路のおのおのは、回路点と電圧源
線の間に接続された第１のトランジスタ回路と、前記回
路点と接地線の間に接続された第２のトランジスタ回路
とをそなえ、前記回路点は出力端子に接続され、前記入
力端子は前記第１のトランジスタ回路と前記第２のトラ
ンジスタ回路に接続されて、前記入力に依存して前記第
１のトランジスタ回路または前記第２のトランジスタ回
路を選択的にターンオンすることによって、前記回路点
を前記電圧源線へ向かって、またはアースへ向かって引
き、前記第２のトランジスタ回路は前記回路点と前記接
地線の間に並列な第１の導電路と第２の導電路を含み、
第１の導電路は低電流容量の弱いトランジスタを含み、
前記第２の導電路はより大きい電流容量の強いトランジ
スタを含み、前記回路点が前記接地線に近い電圧値まで
降下したときに、前記強いトランジスタをオフにするた
めに制御回路が前記強いトランジスタに接続されるよう
にすることが好ましい。
ンジスタのおのおのはそれぞれのインバータ回路を有
し、前記インバータ回路のおのおのは、回路点と電圧源
線の間に接続された第１のトランジスタ回路と、前記回
路点と接地線の間に接続された第２のトランジスタ回路
とをそなえ、前記回路点は出力端子に接続され、前記入
力端子は前記第１のトランジスタ回路と前記第２のトラ
ンジスタ回路に接続されて、前記入力に依存して前記第
１のトランジスタ回路または前記第２のトランジスタ回
路を選択的にターンオンすることによって、前記回路点
を前記電圧源線へ向かって、またはアースへ向かって引
き、前記第２のトランジスタ回路は前記回路点と前記接
地線の間に並列な第１の導電路と第２の導電路を含み、
第１の導電路は低電流容量の弱いトランジスタを含み、
前記第２の導電路はより大きい電流容量の強いトランジ
スタを含み、前記回路点が前記接地線に近い電圧値まで
降下したときに、前記強いトランジスタをオフにするた
めに制御回路が前記強いトランジスタに接続されるよう
にすることが好ましい。
【００１１】前記第１のトランジスタ回路は前記回路点
と電圧源線の間に並列の第１の導電路と第２の導電路を
含み、第１の導電路は低電流容量の弱いトランジスタを
含み、前記第２の導電路はより大きい電流容量の強いト
ランジスタを含むことが好ましい。
と電圧源線の間に並列の第１の導電路と第２の導電路を
含み、第１の導電路は低電流容量の弱いトランジスタを
含み、前記第２の導電路はより大きい電流容量の強いト
ランジスタを含むことが好ましい。
【００１２】同時相補デジタル信号入力をそれぞれ受け
るために２つのインバータ回路を構成し、各インバータ
回路の前記出力端子が他のインバータ回路の前記制御回
路に接続され、それによって、遅延した信号を供給し
て、前記第２の導電路のおのおのの接地線に接続されて
いる前記強いトランジスタのターンオフを制御すること
が好ましい。
るために２つのインバータ回路を構成し、各インバータ
回路の前記出力端子が他のインバータ回路の前記制御回
路に接続され、それによって、遅延した信号を供給し
て、前記第２の導電路のおのおのの接地線に接続されて
いる前記強いトランジスタのターンオフを制御すること
が好ましい。
【００１３】本発明は、前記出力電流装置を複数個含む
デジタル−アナログ変換器も提供する。本発明はそのよ
うなデジタル−アナログ変換器を有するビデオ表示装置
も含む。
デジタル−アナログ変換器も提供する。本発明はそのよ
うなデジタル−アナログ変換器を有するビデオ表示装置
も含む。
【００１４】本発明は、電流装置であって、この電流装
置は、（ａ）５ボルトより低い第１の電圧源と回路点の
間に接続され、飽和領域で動作するように構成された電
流の大きさ制御器であるＭＯＳ装置の第１のトランジス
タと、前記第１の電圧とは異なる出力電圧の２つの相補
出力と、前記出力端子と前記回路点の間にそれぞれ接続
されたＭＯＳ装置の第２のトランジスタおよびＭＯＳ装
置の第３のトランジスタとを有するカスコード回路と、
（ｂ）前記第２のトランジスタと前記第３のトランジス
タの一方を、他方がオフである間に、オンにするために
相補ゲート制御信号を発生するインバータ回路とをそな
え、それによって前記第２のトランジスタおよび第３の
トランジスタは２つの相補出力信号を制御するスイッチ
として動作し、両方のトランジスタは、オンのときは飽
和状態に導通して、前記第１のトランジスタとともに、
制御電流出力のカスコード回路を構成するように構成さ
れる出力電流回路も提供する。
置は、（ａ）５ボルトより低い第１の電圧源と回路点の
間に接続され、飽和領域で動作するように構成された電
流の大きさ制御器であるＭＯＳ装置の第１のトランジス
タと、前記第１の電圧とは異なる出力電圧の２つの相補
出力と、前記出力端子と前記回路点の間にそれぞれ接続
されたＭＯＳ装置の第２のトランジスタおよびＭＯＳ装
置の第３のトランジスタとを有するカスコード回路と、
（ｂ）前記第２のトランジスタと前記第３のトランジス
タの一方を、他方がオフである間に、オンにするために
相補ゲート制御信号を発生するインバータ回路とをそな
え、それによって前記第２のトランジスタおよび第３の
トランジスタは２つの相補出力信号を制御するスイッチ
として動作し、両方のトランジスタは、オンのときは飽
和状態に導通して、前記第１のトランジスタとともに、
制御電流出力のカスコード回路を構成するように構成さ
れる出力電流回路も提供する。
【００１５】本発明は、低電圧電源と回路点の間に接続
された第１のＭＯＳトランジスタと、２つの相補出力端
子と、前記出力端子と前記回路点との間にそれぞれ接続
された第２のＭＯＳトランジスタおよび第３のＭＯＳト
ランジスタとをそなえるカスコード回路から制御される
電流出力を発生する方法であって、前記第２のトランジ
スタと前記第３のトランジスタの一方がオンにされてい
る間は他方がオフにされるように相補ゲート制御信号を
供給する過程と、前記第１のトランジスタと、前記第２
のトランジスタおよび前記第３のトランジスタの一方と
を、オン状態にあるときに、５ボルトより低い前記前記
低電圧電源の電圧で飽和状態で動作させる過程とをそな
えるカスコード回路から制御される電流出力を発生する
方法を提供する。
された第１のＭＯＳトランジスタと、２つの相補出力端
子と、前記出力端子と前記回路点との間にそれぞれ接続
された第２のＭＯＳトランジスタおよび第３のＭＯＳト
ランジスタとをそなえるカスコード回路から制御される
電流出力を発生する方法であって、前記第２のトランジ
スタと前記第３のトランジスタの一方がオンにされてい
る間は他方がオフにされるように相補ゲート制御信号を
供給する過程と、前記第１のトランジスタと、前記第２
のトランジスタおよび前記第３のトランジスタの一方と
を、オン状態にあるときに、５ボルトより低い前記前記
低電圧電源の電圧で飽和状態で動作させる過程とをそな
えるカスコード回路から制御される電流出力を発生する
方法を提供する。
【００１６】本発明は、デジタル信号レベルを受けるた
めの入力端子と、前記入力に応じて高い値または低い値
をとる出力端子とを有するインバータ回路であって、回
路点と電圧源線との間に接続された第１のトランジスタ
回路と、回路点と接地線との間に接続された第２のトラ
ンジスタ回路とをそなえ、前記回路点は前記出力端子に
接続され、前記入力端子は前記第１のトランジスタ回路
と前記第２のトランジスタ回路に接続されて、前記入力
に応じて前記第１のトランジスタ回路または前記第２の
トランジスタ回路をオンにすることによって、前記回路
点を前記電圧源線へ向かって、またはアースへ向かって
引き、前記第２のトランジスタ回路は前記回路点と接地
線の間に並列の第１の導電路と第２の導電路を含み、第
１の導電路は低電流容量の弱いトランジスタを含み、前
記第２の導電路はより大きい電流容量の強いトランジス
タを含み、前記回路点が前記接地線に近い電圧値に降下
したときに前記強いトランジスタをターンオフするため
に前記強いトランジスタに制御回路が接続される、イン
バータ回路も提供するものである。
めの入力端子と、前記入力に応じて高い値または低い値
をとる出力端子とを有するインバータ回路であって、回
路点と電圧源線との間に接続された第１のトランジスタ
回路と、回路点と接地線との間に接続された第２のトラ
ンジスタ回路とをそなえ、前記回路点は前記出力端子に
接続され、前記入力端子は前記第１のトランジスタ回路
と前記第２のトランジスタ回路に接続されて、前記入力
に応じて前記第１のトランジスタ回路または前記第２の
トランジスタ回路をオンにすることによって、前記回路
点を前記電圧源線へ向かって、またはアースへ向かって
引き、前記第２のトランジスタ回路は前記回路点と接地
線の間に並列の第１の導電路と第２の導電路を含み、第
１の導電路は低電流容量の弱いトランジスタを含み、前
記第２の導電路はより大きい電流容量の強いトランジス
タを含み、前記回路点が前記接地線に近い電圧値に降下
したときに前記強いトランジスタをターンオフするため
に前記強いトランジスタに制御回路が接続される、イン
バータ回路も提供するものである。
【００１７】
【実施例】図１に示すビデオ表示装置は、所要のビデオ
画像を表す複数のデジタル信号を線１２上に発生するた
めのデジタル制御回路１１を有する。線１２は、赤色、
緑色および青色に対する信号値をそれぞれ表す、３つの
デジタル−アナログ変換器１３、１４、１５への入力と
して接続される。各デジタル−アナログ変換器は複数の
電流装置１６を含む。各電流装置は構造が類似してお
り、かつそれぞれのデジタル入力端子１２に接続され
る。各デジタル−アナログ変換器においては電流装置の
出力端子が、赤信号のための出力線１７と、緑信号のた
めの出力線１８と、青信号のための出力線１９とに一緒
に接続される。各出力線１７、１８、１９は通常のビデ
オ表示装置２０への入力として接続される。
画像を表す複数のデジタル信号を線１２上に発生するた
めのデジタル制御回路１１を有する。線１２は、赤色、
緑色および青色に対する信号値をそれぞれ表す、３つの
デジタル−アナログ変換器１３、１４、１５への入力と
して接続される。各デジタル−アナログ変換器は複数の
電流装置１６を含む。各電流装置は構造が類似してお
り、かつそれぞれのデジタル入力端子１２に接続され
る。各デジタル−アナログ変換器においては電流装置の
出力端子が、赤信号のための出力線１７と、緑信号のた
めの出力線１８と、青信号のための出力線１９とに一緒
に接続される。各出力線１７、１８、１９は通常のビデ
オ表示装置２０への入力として接続される。
【００１８】図２は、図１からの１つの電流装置１６を
一層詳細に示している。この例においては、入力線１２
における入力デジタル信号は値ｎで表されている。これ
は、相補発生器２１に供給される。この相補発生器２１
は２つの出力ｎとｎバーを有する。ここで、ｎバーとは
ｎに対して相補関係にあるｎを表すものである。それら
の信号は反対のデジタル値を有し、相補出力線２２と２
３において遷移が同時に起きる。各出力２２、２３はそ
れぞれのインバータ２４と２５に供給される。それらの
インバータはそれぞれの出力線２６、２７における出力
を供給するように構成される。それらの出力線２６、２
７における出力は、線２２と２３における入力に応じて
２つの代替値まで引き上げられ、または引き下げられ
る。
一層詳細に示している。この例においては、入力線１２
における入力デジタル信号は値ｎで表されている。これ
は、相補発生器２１に供給される。この相補発生器２１
は２つの出力ｎとｎバーを有する。ここで、ｎバーとは
ｎに対して相補関係にあるｎを表すものである。それら
の信号は反対のデジタル値を有し、相補出力線２２と２
３において遷移が同時に起きる。各出力２２、２３はそ
れぞれのインバータ２４と２５に供給される。それらの
インバータはそれぞれの出力線２６、２７における出力
を供給するように構成される。それらの出力線２６、２
７における出力は、線２２と２３における入力に応じて
２つの代替値まで引き上げられ、または引き下げられ
る。
【００１９】以下に図４、図５および図６を参照して、
インバータ２４、２５の別の構造を説明する。線２６に
おけるインバータ２４の出力をここでは「真」と呼び、
線２７におけるインバータ２５の出力をここでは「偽」
と呼ぶ。電流源装置３０は線２６と２７における相補入
力を受け、図１の線１７、１８、１９の１つに接続され
ている線３７に対応するアナログ電流出力値を供給する
ように構成される。
インバータ２４、２５の別の構造を説明する。線２６に
おけるインバータ２４の出力をここでは「真」と呼び、
線２７におけるインバータ２５の出力をここでは「偽」
と呼ぶ。電流源装置３０は線２６と２７における相補入
力を受け、図１の線１７、１８、１９の１つに接続され
ている線３７に対応するアナログ電流出力値を供給する
ように構成される。
【００２０】図３は、図２の電流源の構造をより詳細に
示している。この回路は、３個のＰチャネルＭＯＳトラ
ンジスタ３１、３２、３３を含む。トランジスタ３１は
回路点３４と、電圧ＶＤＤを供給する電圧源線３５との
間に接続される。このトランジスタ３１はカスコード回
路の第１のトランジスタを構成し、飽和領域で動作する
ように構成されてかろ３０の電流出力の大きさを制御す
る。電流出力の特定の値が、線３６を介してトランジス
タ３１のゲートに供給される制御信号によって決定され
る。その信号と、トランジスタ３１の容量とは、電流源
の所要の電流出力値に適合するように予め定められる。
２つの相補出力１００、１０１が供給され、それらはト
ランジスタ３３、３２を介して回路点３４に接続され
る。それによって、これは回路点３４から２つの分岐出
力を供給する。トランジスタ３３のゲートは線２７から
「偽」入力を受けるように構成され、トランジスタ３２
のゲートは線２６から「真」入力を受けるように構成さ
れる。Ｐチャネル装置を用い、ＶＤＤより低い電圧の出
力を用いる図３に示す装置においては、トランジスタ３
３は、線１２におけるデジタル値１に応じてターンオン
されて電流出力を供給する。したがって、電流源３０に
供給される線２７における「偽」が、線３７における電
流出力に対する要求を表す。これが起きると、トランジ
スタ３２が線２６における信号「真」によってターンオ
フされる。
示している。この回路は、３個のＰチャネルＭＯＳトラ
ンジスタ３１、３２、３３を含む。トランジスタ３１は
回路点３４と、電圧ＶＤＤを供給する電圧源線３５との
間に接続される。このトランジスタ３１はカスコード回
路の第１のトランジスタを構成し、飽和領域で動作する
ように構成されてかろ３０の電流出力の大きさを制御す
る。電流出力の特定の値が、線３６を介してトランジス
タ３１のゲートに供給される制御信号によって決定され
る。その信号と、トランジスタ３１の容量とは、電流源
の所要の電流出力値に適合するように予め定められる。
２つの相補出力１００、１０１が供給され、それらはト
ランジスタ３３、３２を介して回路点３４に接続され
る。それによって、これは回路点３４から２つの分岐出
力を供給する。トランジスタ３３のゲートは線２７から
「偽」入力を受けるように構成され、トランジスタ３２
のゲートは線２６から「真」入力を受けるように構成さ
れる。Ｐチャネル装置を用い、ＶＤＤより低い電圧の出
力を用いる図３に示す装置においては、トランジスタ３
３は、線１２におけるデジタル値１に応じてターンオン
されて電流出力を供給する。したがって、電流源３０に
供給される線２７における「偽」が、線３７における電
流出力に対する要求を表す。これが起きると、トランジ
スタ３２が線２６における信号「真」によってターンオ
フされる。
【００２１】図３に示す構成においては、トランジスタ
３２と３３のうち、加えられるゲート信号によってター
ンオンされるトランジスタが、トランジスタ３１と共に
カスコード回路を構成することが分かるであろう。
３２と３３のうち、加えられるゲート信号によってター
ンオンされるトランジスタが、トランジスタ３１と共に
カスコード回路を構成することが分かるであろう。
【００２２】トランジスタ３２と３３は、カスコード回
路として動作しているときは、カスコード回路が非常に
高い抵抗値を持ち、それによって出力電圧とはほぼ独立
している電流を線３７または３８を介して供給するよう
に、ターンオンされたときに飽和領域で動作するように
構成される。このことは、ＤＡＣによって出力される集
められた電流に応じて出力電圧が変化するようなビデオ
ＤＡＣに対してはとくに重要である。図３に示す例を用
いると、データ線３７における電流値のみに応答するよ
うにビデオ表示装置を構成できる。線３８からの電流は
アースに放出できる。別の構成においては、線３７と３
８における出力を用いて作動ビデオ信号を発生できる。
図３の回路を用いると、出力電圧と線３５における電源
電圧との間の電圧間隔が改善される。カスコード回路を
構成している２個のトランジスタの端子間にのみいつで
も電圧降下が生ずることが分かるであろう。トランジス
タ３２と３３は、従来技術におけるステアリング・トラ
ンジスタを置き換える二重機能を満たし、ターンオンさ
れたときにカスコード回路の部分としても動作する。し
たがって、図３における全てのトランジスタを、電源線
３５の電圧が５ボルトより低い値まで降下させられた時
でも、オン状態にあるときは、飽和領域で動作させるこ
とが可能である。あるＭＯＳ技術においては、この電源
電圧は最低の２．７ボルトまで降下することがあり、こ
れは図３の回路を飽和状態に維持するために十分であ
り、それによってカスコード回路として動作する。
路として動作しているときは、カスコード回路が非常に
高い抵抗値を持ち、それによって出力電圧とはほぼ独立
している電流を線３７または３８を介して供給するよう
に、ターンオンされたときに飽和領域で動作するように
構成される。このことは、ＤＡＣによって出力される集
められた電流に応じて出力電圧が変化するようなビデオ
ＤＡＣに対してはとくに重要である。図３に示す例を用
いると、データ線３７における電流値のみに応答するよ
うにビデオ表示装置を構成できる。線３８からの電流は
アースに放出できる。別の構成においては、線３７と３
８における出力を用いて作動ビデオ信号を発生できる。
図３の回路を用いると、出力電圧と線３５における電源
電圧との間の電圧間隔が改善される。カスコード回路を
構成している２個のトランジスタの端子間にのみいつで
も電圧降下が生ずることが分かるであろう。トランジス
タ３２と３３は、従来技術におけるステアリング・トラ
ンジスタを置き換える二重機能を満たし、ターンオンさ
れたときにカスコード回路の部分としても動作する。し
たがって、図３における全てのトランジスタを、電源線
３５の電圧が５ボルトより低い値まで降下させられた時
でも、オン状態にあるときは、飽和領域で動作させるこ
とが可能である。あるＭＯＳ技術においては、この電源
電圧は最低の２．７ボルトまで降下することがあり、こ
れは図３の回路を飽和状態に維持するために十分であ
り、それによってカスコード回路として動作する。
【００２３】しかし、あるビデオＤＡＣ装置が、出力線
２７における電圧の十分な上昇を要求するコンプライア
ンス仕様を有して、線３７における電圧上昇でトランジ
スタ３３を飽和状態に維持する際に問題が起きることが
ある。トランジスタ３３が導通して、線２７におけるゲ
ート信号が接地されると、そのトランジスタは、データ
線３７における電圧がＰチャネルのしきい値まで上昇す
ると、飽和状態を脱する。ビデオＤＡＣは、コンプライ
アンス電圧として知られている１．５ボルトまでの出力
電圧で動作する必要があるかもしれない。これは、トラ
ンジスタ３３を飽和状態に維持させるならば、標準Ｐチ
ャネル・プロセス・パラメータによって許容されるもの
より高い０．２〜０．３ボルトにできる。図４、図５お
よび図６を参照して説明した好適な実施例は、アース電
位を基準にするが、それぞれのトランジスタ３２または
３３をターンオンするときはアース電位より高い電圧信
号を線２６と２７に設定するインバータ回路を提供す
る。トランジスタ３２と３３のゲート電圧が高すぎると
過大な容量のトランジスタを必要とし、それによって性
能を低下して発熱問題をひき起こすから、それらのトラ
ンジスタにおけるゲート電圧をアース電位に近い値に維
持することが望ましい。トランジスタ３２または３３を
ターンオンするために、この例ではそれらのトランジス
タのゲート電圧をアース電位とは僅かに数百ミリボルト
ずらす必要がある。この小さいずれ値はトランジスタ３
２と３３に必要な容量を最小にする。好適な実施例にお
いては、それらのトランジスタが回路点３４とそれぞれ
の出力線３７、３８との間で整合回路を構成するよう
に、それらのトランジスタの容量と特性は一致させられ
る。回路点３４からの一致した相補出力を使用すること
によって、その回路点における電圧が電流源のスイッチ
ング中は一定に保たれ、それによって電流出力中のグリ
ッチの問題を小さくする。図２に示す実施例において
は、２つのトランジスタ３２、３３はトランジスタ３１
よりはるかに小さく、それによって電流設定の全体の大
きさに与える影響を最小にする。トランジスタ３２と３
３が小さいことは、デジタル−アナログ変換器１３、１
４、１５へのデジタル入力中の高いクロック速度に応じ
て高速スイッチングを行うのに有利である。スイッチン
グ速度は２００ＭＨｚのように高くできる。これはビデ
オ表示装置によって求められるビデオ・ドット率に対応
する。
２７における電圧の十分な上昇を要求するコンプライア
ンス仕様を有して、線３７における電圧上昇でトランジ
スタ３３を飽和状態に維持する際に問題が起きることが
ある。トランジスタ３３が導通して、線２７におけるゲ
ート信号が接地されると、そのトランジスタは、データ
線３７における電圧がＰチャネルのしきい値まで上昇す
ると、飽和状態を脱する。ビデオＤＡＣは、コンプライ
アンス電圧として知られている１．５ボルトまでの出力
電圧で動作する必要があるかもしれない。これは、トラ
ンジスタ３３を飽和状態に維持させるならば、標準Ｐチ
ャネル・プロセス・パラメータによって許容されるもの
より高い０．２〜０．３ボルトにできる。図４、図５お
よび図６を参照して説明した好適な実施例は、アース電
位を基準にするが、それぞれのトランジスタ３２または
３３をターンオンするときはアース電位より高い電圧信
号を線２６と２７に設定するインバータ回路を提供す
る。トランジスタ３２と３３のゲート電圧が高すぎると
過大な容量のトランジスタを必要とし、それによって性
能を低下して発熱問題をひき起こすから、それらのトラ
ンジスタにおけるゲート電圧をアース電位に近い値に維
持することが望ましい。トランジスタ３２または３３を
ターンオンするために、この例ではそれらのトランジス
タのゲート電圧をアース電位とは僅かに数百ミリボルト
ずらす必要がある。この小さいずれ値はトランジスタ３
２と３３に必要な容量を最小にする。好適な実施例にお
いては、それらのトランジスタが回路点３４とそれぞれ
の出力線３７、３８との間で整合回路を構成するよう
に、それらのトランジスタの容量と特性は一致させられ
る。回路点３４からの一致した相補出力を使用すること
によって、その回路点における電圧が電流源のスイッチ
ング中は一定に保たれ、それによって電流出力中のグリ
ッチの問題を小さくする。図２に示す実施例において
は、２つのトランジスタ３２、３３はトランジスタ３１
よりはるかに小さく、それによって電流設定の全体の大
きさに与える影響を最小にする。トランジスタ３２と３
３が小さいことは、デジタル−アナログ変換器１３、１
４、１５へのデジタル入力中の高いクロック速度に応じ
て高速スイッチングを行うのに有利である。スイッチン
グ速度は２００ＭＨｚのように高くできる。これはビデ
オ表示装置によって求められるビデオ・ドット率に対応
する。
【００２４】図３において使用するために求められるゲ
ート制御信号を線２６、２７に供給するために、各トラ
ンジスタ３２、３３にそれぞれのインバータ回路が設け
られる。
ート制御信号を線２６、２７に供給するために、各トラ
ンジスタ３２、３３にそれぞれのインバータ回路が設け
られる。
【００２５】図４は、電圧源線３５（ＶＤＤ）とアース
４３の間にＰチャネルＭＯＳトランジスタ４１がｎチャ
ネル・トランジスタ４２と直列に接続されているインバ
ータ回路を示す。相補発生器２１からの入力が入力線２
２を介してトランジスタ４２のゲートに供給される。ト
ランジスタ４２は線２２における入力信号に応じてター
ンオンまたはターンオフされる。出力が、トランジスタ
４１と４２の間の回路点４４から出力線２６に取り出さ
れる。トランジスタ４４は小容量のトランジスタであっ
て、それのゲートが接地されているから、このトランジ
スタは小さい電流の通路として常に機能する。線２２に
おける入力の値に応じて、トランジスタ４２をターンオ
ンできる。この場合には、回路点４４はアース電位まで
引き下げられ、それによってア−ス電位を表す出力を線
２６に生ずる。他方、トランジスタ４２がターンオフさ
れると、トランジスタ４１を流れる電流が回路点４４を
線３５におけるＶＤＤへ向かって引き、それによって線
２６における電圧を上昇させる。回路点４４がアース電
位へ向かって引き下げられると、３つのトランジスタ４
１と４２は、線３５におけるＶＤＤとアース４３との間
の電位分割器として機能し、それによって線２６におけ
る出力電位をアース電位より僅かに高くずらせる。線２
６におけるこの電位信号は図３のトランジスタ３２へ供
給できる。インバータ回路４１に類似のインバータ回路
がトランジスタ３３のために設けられ、そのインバータ
回路は図２から入力信号を線２３を介して供給するよう
に構成される。これによって「偽」出力２７が供給され
る。その出力は、トランジスタ３３を導通させて電流出
力を図３のデータ線３７に供給するように、インバータ
がスイッチングされたときに、再びアース電位より僅か
に高いオフセット電圧になる。線２７における、アース
より高いこのオフセット電圧はもちろん、線３５におけ
る値ＶＤＤへ向かうオフセットであり、かつトランジス
タ３３を飽和状態に維持するために十分であり、しかも
出力線３７におけるコンプライアンス電圧変動に合致す
る。このインバータ回路は、高速スイッチングを行える
ようにするためにトランジスタ３２と３３のゲートに必
要な電圧レベルを発生するよう、低い電源インピーダン
スをインバータ回路が供給すべきであることを理解され
るであろう。他方、定常状態において使用されるＤＣ電
流の大きさを制限することが望ましい。図４の回路を使
用するときは、発生されるゲート信号を迅速に立ち上が
らせるように、大きな休止電流を必要とする。トランジ
スタ３３をターンオンするために、線２７におけるそれ
のゲート電圧をアース電位の近くまで降下しなければな
らない。
４３の間にＰチャネルＭＯＳトランジスタ４１がｎチャ
ネル・トランジスタ４２と直列に接続されているインバ
ータ回路を示す。相補発生器２１からの入力が入力線２
２を介してトランジスタ４２のゲートに供給される。ト
ランジスタ４２は線２２における入力信号に応じてター
ンオンまたはターンオフされる。出力が、トランジスタ
４１と４２の間の回路点４４から出力線２６に取り出さ
れる。トランジスタ４４は小容量のトランジスタであっ
て、それのゲートが接地されているから、このトランジ
スタは小さい電流の通路として常に機能する。線２２に
おける入力の値に応じて、トランジスタ４２をターンオ
ンできる。この場合には、回路点４４はアース電位まで
引き下げられ、それによってア−ス電位を表す出力を線
２６に生ずる。他方、トランジスタ４２がターンオフさ
れると、トランジスタ４１を流れる電流が回路点４４を
線３５におけるＶＤＤへ向かって引き、それによって線
２６における電圧を上昇させる。回路点４４がアース電
位へ向かって引き下げられると、３つのトランジスタ４
１と４２は、線３５におけるＶＤＤとアース４３との間
の電位分割器として機能し、それによって線２６におけ
る出力電位をアース電位より僅かに高くずらせる。線２
６におけるこの電位信号は図３のトランジスタ３２へ供
給できる。インバータ回路４１に類似のインバータ回路
がトランジスタ３３のために設けられ、そのインバータ
回路は図２から入力信号を線２３を介して供給するよう
に構成される。これによって「偽」出力２７が供給され
る。その出力は、トランジスタ３３を導通させて電流出
力を図３のデータ線３７に供給するように、インバータ
がスイッチングされたときに、再びアース電位より僅か
に高いオフセット電圧になる。線２７における、アース
より高いこのオフセット電圧はもちろん、線３５におけ
る値ＶＤＤへ向かうオフセットであり、かつトランジス
タ３３を飽和状態に維持するために十分であり、しかも
出力線３７におけるコンプライアンス電圧変動に合致す
る。このインバータ回路は、高速スイッチングを行える
ようにするためにトランジスタ３２と３３のゲートに必
要な電圧レベルを発生するよう、低い電源インピーダン
スをインバータ回路が供給すべきであることを理解され
るであろう。他方、定常状態において使用されるＤＣ電
流の大きさを制限することが望ましい。図４の回路を使
用するときは、発生されるゲート信号を迅速に立ち上が
らせるように、大きな休止電流を必要とする。トランジ
スタ３３をターンオンするために、線２７におけるそれ
のゲート電圧をアース電位の近くまで降下しなければな
らない。
【００２６】図３の回路に使用する改良したインバータ
回路を図５および図６に示す。このインバータ回路は線
２６と２７におけるゲート電圧を、それぞれのトランジ
スタ３２と３３をターンオンし、しかもスイッチング動
作の間の電流消費量を減少するレベルまで一層迅速に変
化できるようにする。図５は、線２２における信号を
「真」として受け、「真」出力を線２６に供給する第１
のインバータ回路５０を示す。類似のインバータ回路５
１が線２３における信号として受け、「偽」出力を線２
７に供給するように構成される。図５は、線２２と２３
における信号が相互に相補的であって、高い電圧レベル
と低い電圧レベルから、逆向きに同時に遷移することを
示す、線２２と２３における信号電圧の時間的な変化を
示す線図５２を示す。インバータ回路５１について詳し
く説明する。以前の図を参照して説明した回路の部品に
対応する回路の部品に類似の参照番号を使用する。この
例においては、出力線２７に接続されている回路点４４
は、この並列ＰチャネルＭＯＳトランジスタ６０と６１
を含む第１のトランジスタ回路によって、電源線３５に
接続される。トランジスタ６０が線２３における信号値
に応じてターンオンまたはターンオフされるように、ト
ランジスタ６０のゲートが入力線２３に接続される。ト
ランジスタ６１は低電流容量の弱いトランジスタで、回
路点４４と電源線３５の間に永久的な低電流接続を行う
ように、トランジスタ６１のゲートは永久的に接地され
る。回路点４４は、それに直結されているｎチャネル・
トランジスタ６３と、トランジスタ６３とア−ス４３の
間に接続されている別の直列接続ｎチャネル・トランジ
スタ６４とで構成されている第２のトランジスタ回路を
介してアース４３に接続される。トランジスタ６４は低
電流容量の弱いトランジスタで、回路点６５とアース４
４の間に永久的な低電流接続を行うように、トランジス
タ６４のゲートは電圧源線３５に永久的に接続される。
トランジスタ６３は、回路点４４をアース４３に接続す
るか、回路点４４をアース４３から分離するためのスイ
ッチとして動作するように、ゲートが入力線２３に接続
される。回路点６５は、それとアース４３の間でトラン
ジスタ６４と並列接続されている別のｎチャネル・トラ
ンジスタ６６によって接続される。トランジスタ６６は
回路点３５とアース４３の間に大きい導電路を構成する
強いトランジスタである。線２３における信号がトラン
ジスタ６０をターンオンし、トランジスタ６３をターン
オフすると、回路点４４は電源線３５の電圧へ向かって
引かれ、それによって高い値を出力線２７に供給してト
ランジスタ６３をターンオフする。線２３における信号
が変化してトランジスタ６０をターンオンし、トランジ
スタ６３をターンオフすると、回路点４４は電源線３５
の電圧へ向かって引かれ、それによって高い値を出力線
２７に与えてトランジスタ３３をターンオフする。線２
３における信号が変化してトランジスタ６３をターンオ
ンし、トランジスタ６０をターンオフすると、トランジ
スタ６３と６６を通る十分な導電路によって回路点４４
はアース電位へ向かって急速に引き下げられる。これに
よって線２７における信号のスイッチング速度が高くさ
れてトランジスタ３３を迅速にターンオンする。スイッ
チングが行われると、インバータを流れる休止電流を直
ちに減少し、したがって、トランジスタ６６のゲートに
接続されているインバータ６７の態様の制御回路によっ
て供給される信号によってトランジスタ６６がターンオ
フされる。インバータ６７からの信号は、線図５２に示
されている信号レベルの遷移の設定された遅延時間の後
でトランジスタ６６をターンオフする。そうすると回路
点４４はアース電位より僅かに高く、かつ、弱いトラン
ジスタ６４と、スイッチング・トランジスタ６３と、弱
いトランジスタ６１とによって行われる電位分割効果に
よって決定されるオフセット電圧値に保持する。
回路を図５および図６に示す。このインバータ回路は線
２６と２７におけるゲート電圧を、それぞれのトランジ
スタ３２と３３をターンオンし、しかもスイッチング動
作の間の電流消費量を減少するレベルまで一層迅速に変
化できるようにする。図５は、線２２における信号を
「真」として受け、「真」出力を線２６に供給する第１
のインバータ回路５０を示す。類似のインバータ回路５
１が線２３における信号として受け、「偽」出力を線２
７に供給するように構成される。図５は、線２２と２３
における信号が相互に相補的であって、高い電圧レベル
と低い電圧レベルから、逆向きに同時に遷移することを
示す、線２２と２３における信号電圧の時間的な変化を
示す線図５２を示す。インバータ回路５１について詳し
く説明する。以前の図を参照して説明した回路の部品に
対応する回路の部品に類似の参照番号を使用する。この
例においては、出力線２７に接続されている回路点４４
は、この並列ＰチャネルＭＯＳトランジスタ６０と６１
を含む第１のトランジスタ回路によって、電源線３５に
接続される。トランジスタ６０が線２３における信号値
に応じてターンオンまたはターンオフされるように、ト
ランジスタ６０のゲートが入力線２３に接続される。ト
ランジスタ６１は低電流容量の弱いトランジスタで、回
路点４４と電源線３５の間に永久的な低電流接続を行う
ように、トランジスタ６１のゲートは永久的に接地され
る。回路点４４は、それに直結されているｎチャネル・
トランジスタ６３と、トランジスタ６３とア−ス４３の
間に接続されている別の直列接続ｎチャネル・トランジ
スタ６４とで構成されている第２のトランジスタ回路を
介してアース４３に接続される。トランジスタ６４は低
電流容量の弱いトランジスタで、回路点６５とアース４
４の間に永久的な低電流接続を行うように、トランジス
タ６４のゲートは電圧源線３５に永久的に接続される。
トランジスタ６３は、回路点４４をアース４３に接続す
るか、回路点４４をアース４３から分離するためのスイ
ッチとして動作するように、ゲートが入力線２３に接続
される。回路点６５は、それとアース４３の間でトラン
ジスタ６４と並列接続されている別のｎチャネル・トラ
ンジスタ６６によって接続される。トランジスタ６６は
回路点３５とアース４３の間に大きい導電路を構成する
強いトランジスタである。線２３における信号がトラン
ジスタ６０をターンオンし、トランジスタ６３をターン
オフすると、回路点４４は電源線３５の電圧へ向かって
引かれ、それによって高い値を出力線２７に供給してト
ランジスタ６３をターンオフする。線２３における信号
が変化してトランジスタ６０をターンオンし、トランジ
スタ６３をターンオフすると、回路点４４は電源線３５
の電圧へ向かって引かれ、それによって高い値を出力線
２７に与えてトランジスタ３３をターンオフする。線２
３における信号が変化してトランジスタ６３をターンオ
ンし、トランジスタ６０をターンオフすると、トランジ
スタ６３と６６を通る十分な導電路によって回路点４４
はアース電位へ向かって急速に引き下げられる。これに
よって線２７における信号のスイッチング速度が高くさ
れてトランジスタ３３を迅速にターンオンする。スイッ
チングが行われると、インバータを流れる休止電流を直
ちに減少し、したがって、トランジスタ６６のゲートに
接続されているインバータ６７の態様の制御回路によっ
て供給される信号によってトランジスタ６６がターンオ
フされる。インバータ６７からの信号は、線図５２に示
されている信号レベルの遷移の設定された遅延時間の後
でトランジスタ６６をターンオフする。そうすると回路
点４４はアース電位より僅かに高く、かつ、弱いトラン
ジスタ６４と、スイッチング・トランジスタ６３と、弱
いトランジスタ６１とによって行われる電位分割効果に
よって決定されるオフセット電圧値に保持する。
【００２７】入力線２２に接続されているインバータ５
０は、インバータ５１について先に説明した部品と類似
の部品を有しているから、均等なトランジスタには類似
の参照番号を用いている。この回路の動作はインバータ
５１について先に説明した動作と全く同じである。線２
６における信号は、トランジスタ６３と６６を流れる十
分な電流によってアースレベルへ向かって迅速にスイッ
チングされる。線２２と２３における入力信号によって
遷移してから短い時間の経過後に、インバータ６８によ
って構成されている制御回路がゲート信号をトランジス
タ６６に供給して、このトランジスタをターンオフする
ことにより静止電流の流れを最少にする。トランジスタ
６４、６３と弱いトランジスタ６１を流れる弱い電流に
よって、アース電位から僅かにずれている電位に回路点
４４における電位は維持される。各インバータ５０、５
１において、強いトランジスタ６６のターンオフの遅れ
を決定するものが回路点４４における電圧値の変化であ
ることが分かるであろう。インバータ５１中のトランジ
スタ６６をターンオフするために、インバータ５０中の
回路点４４の出力を使用する替わりに、インバータ５０
中の回路点４４からの信号を使用する。インバータ５１
中のトランジスタ６６をターンオフすることは、インバ
ータ５０の回路点４４から取り出した信号を２回反転す
る必要があることが分かるであろう。しかし、他のイン
バータの回路点４４からの信号を用いることによって、
線２２と２３における相補入力によって１回の反転が既
に行われている。したがって、適切な遅延の信号を供給
し、信号の極性を修正してそれぞれのトランジスタ６６
をターンオフするために、単一のインバータ６７または
６８だけを求められる。
０は、インバータ５１について先に説明した部品と類似
の部品を有しているから、均等なトランジスタには類似
の参照番号を用いている。この回路の動作はインバータ
５１について先に説明した動作と全く同じである。線２
６における信号は、トランジスタ６３と６６を流れる十
分な電流によってアースレベルへ向かって迅速にスイッ
チングされる。線２２と２３における入力信号によって
遷移してから短い時間の経過後に、インバータ６８によ
って構成されている制御回路がゲート信号をトランジス
タ６６に供給して、このトランジスタをターンオフする
ことにより静止電流の流れを最少にする。トランジスタ
６４、６３と弱いトランジスタ６１を流れる弱い電流に
よって、アース電位から僅かにずれている電位に回路点
４４における電位は維持される。各インバータ５０、５
１において、強いトランジスタ６６のターンオフの遅れ
を決定するものが回路点４４における電圧値の変化であ
ることが分かるであろう。インバータ５１中のトランジ
スタ６６をターンオフするために、インバータ５０中の
回路点４４の出力を使用する替わりに、インバータ５０
中の回路点４４からの信号を使用する。インバータ５１
中のトランジスタ６６をターンオフすることは、インバ
ータ５０の回路点４４から取り出した信号を２回反転す
る必要があることが分かるであろう。しかし、他のイン
バータの回路点４４からの信号を用いることによって、
線２２と２３における相補入力によって１回の反転が既
に行われている。したがって、適切な遅延の信号を供給
し、信号の極性を修正してそれぞれのトランジスタ６６
をターンオフするために、単一のインバータ６７または
６８だけを求められる。
【００２８】図５に示す回路の使用においては、トラン
ジスタ６５の引き下げ動作によって行われる迅速なスイ
ッチングは、回路点４４における電圧を最初はアースレ
ベルに非常に近くなるようにするが、強いトランジスタ
６６のターンオフの後は、回路点４４における電圧は、
オペレーション状態のままである弱いトランジスタの電
位分割器の動作の影響により、求められている値だけア
ース電位からずらされる。
ジスタ６５の引き下げ動作によって行われる迅速なスイ
ッチングは、回路点４４における電圧を最初はアースレ
ベルに非常に近くなるようにするが、強いトランジスタ
６６のターンオフの後は、回路点４４における電圧は、
オペレーション状態のままである弱いトランジスタの電
位分割器の動作の影響により、求められている値だけア
ース電位からずらされる。
【００２９】図６は、強いトランジスタをターンオフし
てアースへ引き下げるために、他のインバータにおいて
使用できる制御回路のための制御信号として、各インバ
ータの出力を帰還する効果を概略的に示す。図６におけ
る帰還路を６９、７０で示す。電位分割器効果によって
達成されるオフセット電圧は、アースより約０．２〜
０．３ボルト高い。各インバータ中の弱いトランジスタ
は、休止電流の流れを電流源当たり約２０アンペアに制
限するように構成される。
てアースへ引き下げるために、他のインバータにおいて
使用できる制御回路のための制御信号として、各インバ
ータの出力を帰還する効果を概略的に示す。図６におけ
る帰還路を６９、７０で示す。電位分割器効果によって
達成されるオフセット電圧は、アースより約０．２〜
０．３ボルト高い。各インバータ中の弱いトランジスタ
は、休止電流の流れを電流源当たり約２０アンペアに制
限するように構成される。
【００３０】インバータを動作不能にすることを迅速に
求められたとすると、トランジスタ６４のゲートをオフ
状態にセットすることにより電力消費量を最少にでき
る。
求められたとすると、トランジスタ６４のゲートをオフ
状態にセットすることにより電力消費量を最少にでき
る。
【００３１】本発明は上記例の細部に限定されるもので
はない。カスコード回路におけるＰチャネル・トランジ
スタについて実施例を説明したが、カスコード回路にｎ
チャネル・トランジスタを含む他の装置も使用できる。
この場合には、インバータはアース電位から適当なオフ
セットを按配して、ステヤリング・トランジスタとして
動作する二重機能を行う、カスコード回路中のトランジ
スタを動作させる。
はない。カスコード回路におけるＰチャネル・トランジ
スタについて実施例を説明したが、カスコード回路にｎ
チャネル・トランジスタを含む他の装置も使用できる。
この場合には、インバータはアース電位から適当なオフ
セットを按配して、ステヤリング・トランジスタとして
動作する二重機能を行う、カスコード回路中のトランジ
スタを動作させる。
【００３２】図５は弱いトランジスタ６１と６４の使用
を示したが、抵抗を含む電位分割器回路において回路点
４４をインバータが使用し、スイッチング可能な強いト
ランジスタ４２または６６が動作して、入力電圧をイン
バータにおいてスイッチングしている間に回路点電圧を
迅速に変化させるために、弱いトランジスタを抵抗で置
き換えることができる。
を示したが、抵抗を含む電位分割器回路において回路点
４４をインバータが使用し、スイッチング可能な強いト
ランジスタ４２または６６が動作して、入力電圧をイン
バータにおいてスイッチングしている間に回路点電圧を
迅速に変化させるために、弱いトランジスタを抵抗で置
き換えることができる。
【図１】本発明のデジタル−アナログ変換器を含むビデ
オ表示装置のブロック図。
オ表示装置のブロック図。
【図２】図１のデジタル−アナログ変換器中の１つの電
流装置のブロック図。
流装置のブロック図。
【図３】図２の装置において使用する電流源の回路図。
【図４】インバータ回路を示す回路図。
【図５】図３の電流源回路で使用する、本発明により改
良したインバータ回路を示す回路図。
良したインバータ回路を示す回路図。
【図６】図５の回路の動作を概略的に示すための回路
図。
図。
１１ デジタル制御回路 １３，１４，１５ デジタル−アナログ変換器 １６，３１ 電流装置 ２１ 相補発生器 ２４，２５，５０，５１，６７，６８ インバータ ３０ 電流源
Claims (17)
- 【請求項１】電流装置であって、この電流装置は、 （ａ）第１の電圧源と回路点の間に接続され、飽和領域
で動作するように構成された電流の大きさ制御器である
第１のトランジスタと、前記第１の電圧とは異なる出力
電圧の２つの相補出力と、前記出力端子と前記回路点の
間にそれぞれ接続された第２のトランジスタおよび第３
のトランジスタとを有するカスコード回路と、 （ｂ）電流装置を選択的にターンオンまたはターンオフ
するためのデジタル入力と、前記第２のトランジスタお
よび前記第３のトランジスタを、前記入力に依存してオ
ン状態とオフ状態の間でそれぞれ切り換えるための相補
出力信号を供給するために前記第２のトランジスタと前
記第３のトランジスタに接続される出力とを有し、１つ
が接地線であるような、２つの異なる電圧線の間に接続
されて、前記入力信号に依存して出力回路点に、高い出
力信号、または前記接地線とはずれている電圧を持つ低
い出力信号を生ずるように構成された回路と、をそなえ
るインバータ回路と、をそなえ、 異なる電流容量の２つの並列導電路が前記出力回路点を
前記接地線に相互に接続され、制御回路が大きい容量の
導電路を切り換えるように構成され、前記第２のトラン
ジスタと前記第３のトランジスタは、ターンオンされた
ときに飽和領域で導通するように構成され、それによっ
て前記第２のトランジスタと前記第３のトランジスタの
一方または他方がターンオンされて、前記第３のトラン
ジスタで電流出力が制御されるカスコード回路を構成す
る出力電流装置。 - 【請求項２】請求項１記載の装置において、 前記第２のトランジスタと前記第３のトランジスタのお
のおのはそれぞれのインバータ回路を有し、 前記インバータ回路のおのおのは、回路点と電圧源線の
間に接続された第１のトランジスタ回路と、前記回路点
と接地線の間に接続された第２のトランジスタ回路とを
そなえ、 前記回路点は出力端子に接続され、前記入力端子は前記
第１のトランジスタ回路と前記第２のトランジスタ回路
に接続されて、前記入力に依存して前記第１のトランジ
スタ回路または前記第２のトランジスタ回路を選択的に
ターンオンされることによって、前記回路点を前記電圧
源線へ向かって、またはアースへ向かって引き、前記第
２のトランジスタ回路は前記回路点と前記接地線の間に
並列な第１の導電路と第２の導電路を含み、第１の導電
路は低電流容量の弱いトランジスタを含み、前記第２の
導電路はより大きい電流容量の強いトランジスタを含
み、前記回路点が前記接地線に近い電圧値まで降下した
ときに、前記強いトランジスタをターンオフするために
制御回路が前記強いトランジスタに接続される出力電流
装置。 - 【請求項３】請求項２記載の装置において、 前記第１のトランジスタ回路は前記回路点と電圧源線の
間に並列の第１の導電路と第２の導電路を含み、 第１の導電路は低電流容量の弱いトランジスタを含み、
前記第２の導電路はより大きい電流容量の強いトランジ
スタを含む出力電流装置。 - 【請求項４】請求項２または請求項３記載の装置におい
て、 同時相補デジタル信号入力をそれぞれ受けるために構成
された２つのインバータ回路をそなえ、 各インバータ回路の前記出力端子が他のインバータ回路
の前記制御回路に接続され、それによって、遅延した信
号を供給して、各第２の導電路の接地線に接続されてい
る前記強いトランジスタのターンオフを制御する出力電
流装置。 - 【請求項５】請求項４記載の装置において、 各インバータ回路の出力端子が別のインバータを介して
接続されて、前記遅延した信号を、接地線に接続されて
いる強いトランジスタに供給する出力電流装置。 - 【請求項６】請求項１ないし５のいづれかに記載の装置
において、 前記カスコード回路のトランジスタがＭＯＳ装置を含む
出力電流装置。 - 【請求項７】請求項６記載の装置において、 前記カスコード回路のトランジスタがＰ−チャネル・ト
ランジスタを含む出力電流装置。 - 【請求項８】デジタル入力回路にそれぞれ接続される、
請求項の１ないし請求項７のいずれか１つに記載の出力
電流装置を複数個そなえたデジタル−アナログ変換器。 - 【請求項９】請求項８記載の変換器において、 前記第１の電圧源は５ボルトより低く、前記カスコード
回路中の前記トランジスタのおのおのはＭＯＳ装置を含
み、前記カスコード回路中の前記トランジスタのおのお
のは飽和領域で動作するために構成され、前記接地線か
らの前記オフセット電圧は、前記デジタル−アナログ変
換器の出力電圧が変動しても、前記トランジスタを飽和
状態に維持するために選択されるデジタル−アナログ変
換器。 - 【請求項１０】ビデオ表示のためのカラー信号要求を表
すデジタル信号を発生するデジタル信号発生器と、デジ
タル入力信号を受け、赤信号値、緑信号値、または青信
号値を表す電流出力信号を発生する、請求項８または請
求項９に記載のデジタル−アナログ変換器であるそれぞ
れのデジタル−アナログ変換器と、それらのデジタル−
アナログ変換器から電流値を受けるために接続されるビ
デオ表示器とをそなえるビデオ表示装置。 - 【請求項１１】電流装置であって、この電流装置は、 （ａ）５ボルトより低い第１の電圧源と回路点の間に接
続され、飽和領域で動作するように構成された電流の大
きさ制御器であるＭＯＳ装置の第１のトランジスタと、
前記第１の電圧とは異なる出力電圧の２つの相補出力
と、前記出力端子と前記回路点の間にそれぞれ接続され
たＭＯＳ装置の第２のトランジスタおよびＭＯＳ装置の
第３のトランジスタとを有するカスコード回路と、 （ｂ）前記第２のトランジスタと前記第３のトランジス
タの一方を、他方がオフである間に、オンにするために
相補ゲート制御信号を発生するインバータ回路とをそな
え、 それによって前記第２のトランジスタおよび第３のトラ
ンジスタは２つの相補出力信号を制御するスイッチとし
て動作し、両方のトランジスタは、オンのときは飽和状
態に導通して、前記第１のトランジスタとともに、制御
電流出力のカスコード回路を構成するように構成される
出力電流回路。 - 【請求項１２】低電圧電源と回路点の間に接続された第
１のＭＯＳトランジスタと、２つの相補出力端子と、前
記出力端子と前記回路点との間にそれぞれ接続された第
２のＭＯＳトランジスタおよび第３のＭＯＳトランジス
タとをそなえるカスコード回路からの制御される電流出
力を発生する方法であって、 前記第２のトランジスタと前記第３のトランジスタの一
方がオンにされている間は他方がオフにされるように相
補ゲート制御信号を供給する過程と、 前記第１のトランジスタと、前記第２のトランジスタと
前記第３のトランジスタの一方とを、オンであるとき
に、５ボルトより低い前記前記艇電圧電源の電圧で飽和
状態で動作させる過程とをそなえるカスコード回路から
の制御電流出力を発生する方法。 - 【請求項１３】請求項１２に記載の方法において、 前記制御信号は高い状態と低い状態の間で選択的に変化
させられ、前記低い状態ではアース電圧からずれた電圧
を有する方法。 - 【請求項１４】デジタル信号レベルを受けるための入力
端子と、 前記入力に応じて高い値または低い値をとる出力端子と
を有するインバータ回路であって、回路点と電圧源線と
の間に接続された第１のトランジスタ回路と、 回路点と接地線との間に接続された第２のトランジスタ
回路とをそなえ、 前記回路点は前記出力端子に接続され、前記入力端子は
前記第１のトランジスタ回路と前記第２のトランジスタ
回路に接続されて、前記入力に応じて前記第１のトラン
ジスタ回路または前記第２のトランジスタ回路をオンに
することによって、前記回路点を前記電圧源線へ向かっ
て、またはアースへ向かって引き、前記第２のトランジ
スタ回路は前記回路点と接地線の間に並列の第１の導電
路と第２の導電路を含み、第１の導電路は低電流容量の
弱いトランジスタを含み、前記第２の導電路はより大き
い電流容量の強いトランジスタを含み、前記回路点が前
記接地線に近い電圧値に降下したときに前記強いトラン
ジスタをオフにするために前記強いトランジスタに制御
回路が接続される、インバータ回路。 - 【請求項１５】請求項１４記載のインバータ回路におい
て、 前記第１のトランジスタ回路は前記回路点と電圧源線の
間に並列の第１の導電路と第２の導電路を含み、 前記第１の導電路は低電流容量の弱いトランジスタを含
み、前記第２の導電路はより大きい電流容量の強いトラ
ンジスタを含むインバータ回路。 - 【請求項１６】同時相補デジタル信号出力をそれぞれ受
けるために構成された請求項１３または請求項１４に記
載の２つのインバータ回路をそなえ、 各インバータ回路の前記出力端子は他方のインバータ回
路の前記制御回路に接続され、それによって、前記第２
の導電路のおのおのにおける接地線に接続されている前
記強いトランジスタのスイッチングオフを制御するため
に遅延された信号を供給するインバータ回路。 - 【請求項１７】請求項１６に記載のインバータ回路にお
いて、 各インバータ回路の出力端子は別のインバータ回路を介
して接続されて、前記遅延された信号を、接地線に接続
されている強いトランジスタに供給するインバータ回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9404013A GB9404013D0 (en) | 1994-03-02 | 1994-03-02 | Current generating unit |
| GB9404013.6 | 1994-03-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07303039A true JPH07303039A (ja) | 1995-11-14 |
Family
ID=10751167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7042864A Pending JPH07303039A (ja) | 1994-03-02 | 1995-03-02 | 出力電流回路およびカスコード回路からの制御電流出力を発生する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5812121A (ja) |
| EP (1) | EP0670536B1 (ja) |
| JP (1) | JPH07303039A (ja) |
| DE (1) | DE69521224T2 (ja) |
| GB (1) | GB9404013D0 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019087597A1 (ja) * | 2017-11-06 | 2019-05-09 | ソニーセミコンダクタソリューションズ株式会社 | 電圧変換回路、固体撮像素子および電圧変換回路の制御方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6016066A (en) * | 1998-03-19 | 2000-01-18 | Intel Corporation | Method and apparatus for glitch protection for input buffers in a source-synchronous environment |
| KR100309643B1 (ko) * | 1999-06-25 | 2001-11-01 | 김영환 | 고전압 인버터 |
| JP2001298351A (ja) * | 2000-02-25 | 2001-10-26 | Texas Instr Inc <Ti> | カレントモード・デジタル−アナログ変換器のためのスキューレス差動スイッチング構成 |
| US7237340B2 (en) * | 2001-08-13 | 2007-07-03 | Wagic, Inc. | Multi-tasking utility tool |
| EP1736844A1 (en) * | 2005-06-20 | 2006-12-27 | STMicroelectronics S.r.l. | Basic semiconductor electronic circuit with reduced sensitivity to process variations |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4418359A (en) * | 1980-06-06 | 1983-11-29 | International Telephone And Telegraph Corporation | Omnispectravision |
| US4404474A (en) * | 1981-02-06 | 1983-09-13 | Rca Corporation | Active load pulse generating circuit |
| US4642690A (en) * | 1984-08-27 | 1987-02-10 | Rca Corporation | Digital video signal processor with analog level control |
| ATE77180T1 (de) * | 1986-02-03 | 1992-06-15 | Siemens Ag | Geschaltete stromquelle. |
| NL8800234A (nl) * | 1988-02-01 | 1989-09-01 | Philips Nv | Geintegreerde schakeling met logische circuits en ten minste een push-pull-trap. |
| US4999586A (en) * | 1988-05-26 | 1991-03-12 | North American Philips Corp | Wideband class AB CRT cathode driver |
| JP2542678B2 (ja) * | 1988-06-17 | 1996-10-09 | 富士通株式会社 | 半導体装置 |
| JP2695981B2 (ja) * | 1990-10-05 | 1998-01-14 | 株式会社東芝 | 液晶表示器駆動電源回路 |
| WO1992014336A1 (en) * | 1991-02-01 | 1992-08-20 | Analog Devices, Incorporated | System for developing crt color-intensity control signals in high resolution crt display equipment |
| US5194765A (en) * | 1991-06-28 | 1993-03-16 | At&T Bell Laboratories | Digitally controlled element sizing |
| WO1993004461A1 (en) * | 1991-08-15 | 1993-03-04 | Metheus Corporation | High speed ramdac with reconfigurable color palette |
| US5256916A (en) * | 1992-02-18 | 1993-10-26 | National Semiconductor Corporation | TTL to CMOS translating input buffer circuit with dual thresholds for high dynamic current and low static current |
| KR950008957B1 (ko) * | 1992-12-31 | 1995-08-09 | 현대전자산업주식회사 | 디지탈/아날로그 변환회로 |
| US5373294A (en) * | 1993-07-12 | 1994-12-13 | Nec Electronics, Inc. | Current switch for a high speed DAC |
| FR2708129B1 (fr) * | 1993-07-22 | 1995-09-01 | Commissariat Energie Atomique | Procédé et dispositif de commande d'un écran fluorescent à micropointes. |
| CA2112070A1 (en) * | 1993-12-21 | 1995-06-22 | Bosco Leung | Current cell and switch for digital-to-analog converters |
| US5489902A (en) * | 1994-04-28 | 1996-02-06 | Sierra Semiconductor Corporation | Dynamic power saving video DAC |
-
1994
- 1994-03-02 GB GB9404013A patent/GB9404013D0/en active Pending
-
1995
- 1995-02-24 EP EP95301208A patent/EP0670536B1/en not_active Expired - Lifetime
- 1995-02-24 DE DE69521224T patent/DE69521224T2/de not_active Expired - Fee Related
- 1995-03-02 JP JP7042864A patent/JPH07303039A/ja active Pending
- 1995-03-02 US US08/397,840 patent/US5812121A/en not_active Expired - Lifetime
-
1997
- 1997-11-18 US US08/972,791 patent/US6072335A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019087597A1 (ja) * | 2017-11-06 | 2019-05-09 | ソニーセミコンダクタソリューションズ株式会社 | 電圧変換回路、固体撮像素子および電圧変換回路の制御方法 |
| US11108323B2 (en) | 2017-11-06 | 2021-08-31 | Sony Semiconductor Solutions Corporation | Voltage conversion circuit, solid-state imaging element, and method of controlling voltage conversion circuit |
| US11677319B2 (en) | 2017-11-06 | 2023-06-13 | Sony Semiconductor Solutions Corporation | Voltage conversion circuit, solid-state imaging element, and method of controlling voltage conversion circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69521224D1 (de) | 2001-07-19 |
| DE69521224T2 (de) | 2001-09-20 |
| US5812121A (en) | 1998-09-22 |
| GB9404013D0 (en) | 1994-04-20 |
| EP0670536A1 (en) | 1995-09-06 |
| US6072335A (en) | 2000-06-06 |
| EP0670536B1 (en) | 2001-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004032603A (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
| US5184129A (en) | Switchable DAC with current surge protection | |
| US5170073A (en) | Ultra-low noise port output driver circuit | |
| US4973861A (en) | Integrated circuit comprising logic circuits and at least one push-pull stage | |
| KR100269047B1 (ko) | 정전압 발생 장치 | |
| US20060164368A1 (en) | Display apparatus with reduced power consumption in charging/discharging of data line | |
| JPH07303039A (ja) | 出力電流回路およびカスコード回路からの制御電流出力を発生する方法 | |
| JPS60106223A (ja) | ミユ−テイング機能を具えたスイッチ回路 | |
| JPH03109822A (ja) | Ｄａｃを選択的にスイッチングするための装置と方法 | |
| US4943741A (en) | ECL/CML emitter follower current switch circuit | |
| US6118261A (en) | Slew rate control circuit | |
| US5101124A (en) | ECL to TTL translator circuit with improved slew rate | |
| JP2003223153A (ja) | 液晶駆動回路 | |
| JP2679495B2 (ja) | 半導体回路 | |
| US7514963B2 (en) | Semiconductor integrated circuit device | |
| US6130569A (en) | Method and apparatus for a controlled transition rate driver | |
| JPH04227314A (ja) | デジタル遅延回路 | |
| US5804990A (en) | Wired combinational logic circuit with pullup and pulldown devices | |
| JP4463014B2 (ja) | 駆動回路 | |
| JPH11326458A (ja) | 半導体試験装置 | |
| US5177380A (en) | ECL latch with single-ended and differential inputs | |
| JP2000020006A (ja) | 表示装置用駆動回路 | |
| JPH06138966A (ja) | 多階調電位出力回路 | |
| JP2803700B2 (ja) | 論理回路 | |
| KR0162930B1 (ko) | 고전압 및 전기신호를 수신하는 단자를 구비한 트랜지스터 회로 |