JP2803700B2 - 論理回路 - Google Patents
論理回路Info
- Publication number
- JP2803700B2 JP2803700B2 JP4043337A JP4333792A JP2803700B2 JP 2803700 B2 JP2803700 B2 JP 2803700B2 JP 4043337 A JP4043337 A JP 4043337A JP 4333792 A JP4333792 A JP 4333792A JP 2803700 B2 JP2803700 B2 JP 2803700B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- logic circuit
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は、論理回路に関し、特に
高速化及び低消費電力化を実現する論理回路に関する。
高速化及び低消費電力化を実現する論理回路に関する。
【0002】
【従来の技術】従来の論理回路としては、図6の回路図
に示すような論理回路がある。図6に示す論理回路は、
入力端子10、リファレンス電圧端子1、カレントソー
ス電圧端子2、相互に相補的な出力端子である出力端子
3及び4、カレントスイッチ回路を構成するトランジス
タ5,6及び抵抗7,8、定電流回路を構成するトラン
ジスタ9及び抵抗34、エミッタホロア回路を構成する
トランジスタ11,12及び抵抗15,16、定電流回
路のVEE電源13、エミッタホロア回路のVT電源14
より構成されている。
に示すような論理回路がある。図6に示す論理回路は、
入力端子10、リファレンス電圧端子1、カレントソー
ス電圧端子2、相互に相補的な出力端子である出力端子
3及び4、カレントスイッチ回路を構成するトランジス
タ5,6及び抵抗7,8、定電流回路を構成するトラン
ジスタ9及び抵抗34、エミッタホロア回路を構成する
トランジスタ11,12及び抵抗15,16、定電流回
路のVEE電源13、エミッタホロア回路のVT電源14
より構成されている。
【0003】次に、上述の如く構成された従来の論理回
路の動作について説明する。図7は、図6に示す論理回
路における入力及び出力端子の電圧波形を示す波形図で
ある。図7に示す入力端子の電圧波形(1)における区
間(b)に示すように、入力端子10にリファレンス電
圧端子1より高電位の信号が入力されると、カレントス
イッチ回路におけるトランジスタ5がオンして、トラン
ジスタ6がオフになる。このとき、入力端子10の電位
レベルとは関係なく定電流回路には、カレントソース電
圧端子2及びVEE電源13の電圧と抵抗34の抵抗値と
によって決る一定の電流Icsが常時流れている。この電
流Icsは、カレントスイッチ回路を構成するトランジス
タ5,6の内でオンになっている側を介して流れるの
で、上述の入力条件の場合には、電流Icsは抵抗7を介
してトランジスタ5に流れることとなる。この結果、抵
抗7において電圧降下が生じて、トランジスタ5のコレ
クタ電位は、高電位から低電位へと変化する。また、出
力端子4の電位は、トランジスタ12によりトランジス
タ5のコレクタ電位をレベルシフトさせただけのものな
ので、トランジスタ5のコレクタ電位と同様に高電位か
ら低電位へと変化する。従って、出力端子4には、入力
端子10における論理レベルに対して逆極性でかつ低電
位の論理レベルが得られる。
路の動作について説明する。図7は、図6に示す論理回
路における入力及び出力端子の電圧波形を示す波形図で
ある。図7に示す入力端子の電圧波形(1)における区
間(b)に示すように、入力端子10にリファレンス電
圧端子1より高電位の信号が入力されると、カレントス
イッチ回路におけるトランジスタ5がオンして、トラン
ジスタ6がオフになる。このとき、入力端子10の電位
レベルとは関係なく定電流回路には、カレントソース電
圧端子2及びVEE電源13の電圧と抵抗34の抵抗値と
によって決る一定の電流Icsが常時流れている。この電
流Icsは、カレントスイッチ回路を構成するトランジス
タ5,6の内でオンになっている側を介して流れるの
で、上述の入力条件の場合には、電流Icsは抵抗7を介
してトランジスタ5に流れることとなる。この結果、抵
抗7において電圧降下が生じて、トランジスタ5のコレ
クタ電位は、高電位から低電位へと変化する。また、出
力端子4の電位は、トランジスタ12によりトランジス
タ5のコレクタ電位をレベルシフトさせただけのものな
ので、トランジスタ5のコレクタ電位と同様に高電位か
ら低電位へと変化する。従って、出力端子4には、入力
端子10における論理レベルに対して逆極性でかつ低電
位の論理レベルが得られる。
【0004】一方、このときカレントスイッチ回路にお
けるトランジスタ5の反対側のトランジスタ6には、電
流が流れずコレクタ電位は高電位となる、従って、エミ
ッタホロア回路を構成するトランジスタ11のエミッタ
に接続された出力端子3には、入力端子10と同一極性
の論理レベルが出力される。
けるトランジスタ5の反対側のトランジスタ6には、電
流が流れずコレクタ電位は高電位となる、従って、エミ
ッタホロア回路を構成するトランジスタ11のエミッタ
に接続された出力端子3には、入力端子10と同一極性
の論理レベルが出力される。
【0005】図7に示す入力端子の電圧波形(1)にお
ける区間(a)に示すように、入力端子10にリファレ
ンス電圧端子1より低電位の信号が入力された場合、即
ち上述の区間(b)に示す場合と逆極性の信号が入力端
子10に入力された場合は、カレントスイッチ回路にお
けるトランジスタ5,6のオン/オフ状態は上述の区間
(b)のときと逆になり、出力端子4からは高電位、出
力端子3からは低電位の論理レベルが出力される。
ける区間(a)に示すように、入力端子10にリファレ
ンス電圧端子1より低電位の信号が入力された場合、即
ち上述の区間(b)に示す場合と逆極性の信号が入力端
子10に入力された場合は、カレントスイッチ回路にお
けるトランジスタ5,6のオン/オフ状態は上述の区間
(b)のときと逆になり、出力端子4からは高電位、出
力端子3からは低電位の論理レベルが出力される。
【0006】以上の動作において、出力端子3又は出力
端子4に接続されている負荷が軽い場合は、図7に示す
出力端子の電圧波形(2)における軽負荷時(a)に示
すように、出力端子3,4の電位レベルの変化は入力端
子10の電位変化に追随して高速に変化する。これは、
負荷のもつ容量とエミッタホロア回路における抵抗1
5,16とにより決る時定数が小さいため、負荷に対す
る充放電が高速に行なわれることによる。
端子4に接続されている負荷が軽い場合は、図7に示す
出力端子の電圧波形(2)における軽負荷時(a)に示
すように、出力端子3,4の電位レベルの変化は入力端
子10の電位変化に追随して高速に変化する。これは、
負荷のもつ容量とエミッタホロア回路における抵抗1
5,16とにより決る時定数が小さいため、負荷に対す
る充放電が高速に行なわれることによる。
【0007】しかし、出力端子3又は出力端子4に接続
されている負荷が重くなると、負荷に対する充放電の時
定数が大きくなり、図7に示す出力端子の電圧波形
(2)における高負荷時(b)に示すように、出力端子
3,4の電位レベルの変化が遅くなる。出力端子3,4
の電位レベルが低電位から高電位に変化するときは、負
荷に対する充電は高駆動能力をもつエミッタホロア回路
を構成するトランジスタ11,12により行なわれるの
で、高負荷であっても遅れの程度は小さい。一方、出力
端子3,4の電位レベルが高電位から低電位に変化する
ときは、負荷からの放電は負荷の静電容量とエミッタホ
ロア回路を構成する抵抗15,16とにより決る時定数
により遅れの程度が決るので、高負荷になるほど遅れの
程度が大きくなる。
されている負荷が重くなると、負荷に対する充放電の時
定数が大きくなり、図7に示す出力端子の電圧波形
(2)における高負荷時(b)に示すように、出力端子
3,4の電位レベルの変化が遅くなる。出力端子3,4
の電位レベルが低電位から高電位に変化するときは、負
荷に対する充電は高駆動能力をもつエミッタホロア回路
を構成するトランジスタ11,12により行なわれるの
で、高負荷であっても遅れの程度は小さい。一方、出力
端子3,4の電位レベルが高電位から低電位に変化する
ときは、負荷からの放電は負荷の静電容量とエミッタホ
ロア回路を構成する抵抗15,16とにより決る時定数
により遅れの程度が決るので、高負荷になるほど遅れの
程度が大きくなる。
【0008】従って、従来の論理回路において高速化を
図るためには、特に出力レベルが高電位から低電位へと
変化するのに要する時間を小さくする必要がある。その
ためには、エミッタホロア回路を構成する抵抗15,1
6の抵抗値を小さくすればよいが、これに伴いエミッタ
ホロア回路に流れる電流が増加して、消費電力が増加す
る。
図るためには、特に出力レベルが高電位から低電位へと
変化するのに要する時間を小さくする必要がある。その
ためには、エミッタホロア回路を構成する抵抗15,1
6の抵抗値を小さくすればよいが、これに伴いエミッタ
ホロア回路に流れる電流が増加して、消費電力が増加す
る。
【0009】
【発明が解決しようとする課題】しかしながら、上述し
た従来の論理回路では、高負荷時における高速化を図る
ためにエミッタホロア回路において大きな消費電力を必
要としている。そして、一般的に従来の論理回路は、1
ゲート当りの消費電力全体の内、50〜70%をエミッ
タホロア回路が占めており、回路の高速化及び高集積化
を促進する上で大きな障害となるという問題点がある。
た従来の論理回路では、高負荷時における高速化を図る
ためにエミッタホロア回路において大きな消費電力を必
要としている。そして、一般的に従来の論理回路は、1
ゲート当りの消費電力全体の内、50〜70%をエミッ
タホロア回路が占めており、回路の高速化及び高集積化
を促進する上で大きな障害となるという問題点がある。
【0010】本発明はかかる問題点に鑑みてなされたも
のであって、エミッタホロア回路を有する論理回路にお
いて、そのエミッタホロア回路が高負荷時においても高
速な動作をすることができて、かつ低消費電力で動作さ
せることができる論理回路を提供することを目的とす
る。
のであって、エミッタホロア回路を有する論理回路にお
いて、そのエミッタホロア回路が高負荷時においても高
速な動作をすることができて、かつ低消費電力で動作さ
せることができる論理回路を提供することを目的とす
る。
【0011】
【課題を解決するための手段】本発明に係る論理回路
は、入力信号の変化に対応して電位が変化する相互に相
補な第1の論理信号及び第2の論理信号を出力する電流
切替え型論理回路と、前記第1の論理信号に基づいて出
力端子に負荷を駆動する負荷駆動信号を出力するエミッ
タホロア回路と、前記出力端子にコレクタが接続された
トランジスタと、所定のエミッタホロア電流を前記トラ
ンジスタに流すためのバイアス電圧を前記トランジスタ
のベースに供給するバイアス回路と、一端に前記第2の
論理信号を受け他端が前記ベースに接続されたコンデン
サとを有し、前記バイアス回路は前記負荷駆動信号が高
レベルの安定状態にあるときに低レベルの安定状態のと
きよりも大きいエミッタホロア電流を流すように前記バ
イアス電圧を供給するものであることを特徴とする。
は、入力信号の変化に対応して電位が変化する相互に相
補な第1の論理信号及び第2の論理信号を出力する電流
切替え型論理回路と、前記第1の論理信号に基づいて出
力端子に負荷を駆動する負荷駆動信号を出力するエミッ
タホロア回路と、前記出力端子にコレクタが接続された
トランジスタと、所定のエミッタホロア電流を前記トラ
ンジスタに流すためのバイアス電圧を前記トランジスタ
のベースに供給するバイアス回路と、一端に前記第2の
論理信号を受け他端が前記ベースに接続されたコンデン
サとを有し、前記バイアス回路は前記負荷駆動信号が高
レベルの安定状態にあるときに低レベルの安定状態のと
きよりも大きいエミッタホロア電流を流すように前記バ
イアス電圧を供給するものであることを特徴とする。
【0012】
【作用】本発明に係る論理回路においては、相互に相補
な第1及び第2の論理信号を出力して、これらの論理信
号に基づいて負荷を駆動するエミッタホロア回路を有す
る論理回路において、論理回路の出力レベルが高レベル
の安定状態にあるときに、低レベルの安定状態のときよ
りも大きいエミッタホロア電流を流すようにバイアス電
圧を供給するバイアス回路が設けられている。これによ
り、出力端子の出力レベルが高レベルから低レベルへと
変化するときに、上述のごとくエミッタホロア電流を制
御すると共に、コンデンサを介して過渡電流を流すの
で、出力端子の出力レベルが高レベルから低レベルへと
変化するときの速度を高速化することができる。また、
出力レベルが低レベルの安定状態にあるときのエミッタ
ホロア電流を小さくなるようにすることにより、低消費
電流化することができる。
な第1及び第2の論理信号を出力して、これらの論理信
号に基づいて負荷を駆動するエミッタホロア回路を有す
る論理回路において、論理回路の出力レベルが高レベル
の安定状態にあるときに、低レベルの安定状態のときよ
りも大きいエミッタホロア電流を流すようにバイアス電
圧を供給するバイアス回路が設けられている。これによ
り、出力端子の出力レベルが高レベルから低レベルへと
変化するときに、上述のごとくエミッタホロア電流を制
御すると共に、コンデンサを介して過渡電流を流すの
で、出力端子の出力レベルが高レベルから低レベルへと
変化するときの速度を高速化することができる。また、
出力レベルが低レベルの安定状態にあるときのエミッタ
ホロア電流を小さくなるようにすることにより、低消費
電流化することができる。
【0013】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【0014】図1は、本発明の第1の実施例に係る論理
回路を示す回路図である。なお、図1において、図6に
示す従来の論理回路と同一の構成部には、同一符号を付
して説明を省略する。図1において、ブロックAは、図
6に示す従来の論理回路と同一に構成されている論理回
路である。図1に示す本第1の実施例に係る論理回路に
おいて、図6に示す従来の論理回路に対して異なる構成
部分は、ブロックBを構成している部分である。
回路を示す回路図である。なお、図1において、図6に
示す従来の論理回路と同一の構成部には、同一符号を付
して説明を省略する。図1において、ブロックAは、図
6に示す従来の論理回路と同一に構成されている論理回
路である。図1に示す本第1の実施例に係る論理回路に
おいて、図6に示す従来の論理回路に対して異なる構成
部分は、ブロックBを構成している部分である。
【0015】ブロックBは、エミッタホロア回路の機能
を含んでいる。また、ブロックBは、出力端子3,4の
電位レベルが高電位から低電位へ変化しようとするとき
は、負荷の電荷を急速に放電させるエミッタホロア回路
を含んだアクティブプルダウン回路である。このアクテ
ィブプルダウン回路は、エミッタホロア回路を構成する
トランジスタ11,12に対して一定のエミッタホロア
電流を流すためのトランジスタ20,21と、このトラ
ンジスタ20,21のベースにブロックAにおける出力
論理レベルの変化を伝達するコンデンサ22,23と、
トランジスタ20,21に流すエミッタホロア電流を制
御するバイアス回路を構成するトランジスタ24,2
5,28、抵抗26,27,29、バイアス電圧端子3
0、カレントソース電圧端子31及びVEE電源端子32
と、エミッタホロア回路のVT電源端子33より構成さ
れている。
を含んでいる。また、ブロックBは、出力端子3,4の
電位レベルが高電位から低電位へ変化しようとするとき
は、負荷の電荷を急速に放電させるエミッタホロア回路
を含んだアクティブプルダウン回路である。このアクテ
ィブプルダウン回路は、エミッタホロア回路を構成する
トランジスタ11,12に対して一定のエミッタホロア
電流を流すためのトランジスタ20,21と、このトラ
ンジスタ20,21のベースにブロックAにおける出力
論理レベルの変化を伝達するコンデンサ22,23と、
トランジスタ20,21に流すエミッタホロア電流を制
御するバイアス回路を構成するトランジスタ24,2
5,28、抵抗26,27,29、バイアス電圧端子3
0、カレントソース電圧端子31及びVEE電源端子32
と、エミッタホロア回路のVT電源端子33より構成さ
れている。
【0016】次に、上述の如く構成された本第1の実施
例に係る論理回路の動作について説明する。図2は、図
1に示す本第1の実施例に係る論理回路における各部の
電圧及び電流波形を示す波形図である。
例に係る論理回路の動作について説明する。図2は、図
1に示す本第1の実施例に係る論理回路における各部の
電圧及び電流波形を示す波形図である。
【0017】図1に示す論理回路において図6に示す従
来の論理回路の動作と同様に出力端子3からは、入力端
子10に入力される論理レベルに対して同極性の信号が
出力され、出力端子4からは逆極性の信号が出力され
る。例えば、図2に示す入力端子10の電圧波形におけ
る区間(a)に示すように、入力端子10にリファレン
ス電圧端子1より低電位の信号が入力されると、出力端
子3からは低電位、出力端子4からは高電位の信号が出
力される。一方、ブロックBにおけるバイアス回路は、
ブロックAのような電流切換え型論理回路と同一な回路
構成となっており、バイアス回路を構成するカレントス
イッチ用トランジスタ24,25の内のいずれか一方が
オンとなり、他方はオフとなる。トランジスタ24,2
5のベースには、夫々出力端子3,4の電位が直接加わ
えられるので、区間(a)に示す入力条件の場合は、ト
ランジスタ24はオフとなり、トランジスタ25はオン
となる。従って、電流はバイアス電圧端子30から抵抗
26へと流れて、抵抗26において電圧降下(ΔV)が
生じる。このとき流れる電流IB は、トランジスタ28
と抵抗29とにより構成される定電流回路の回路定数と
カレントソース電圧端子31及びVEE電源32の電圧値
とにより決まる。この結果、トランジスタ25のコレク
タ電位は、バイアス電圧端子30の電位よりΔVだけ低
い電位レベルとなり、この電位レベルがトランジスタ2
0のベースに印加される。
来の論理回路の動作と同様に出力端子3からは、入力端
子10に入力される論理レベルに対して同極性の信号が
出力され、出力端子4からは逆極性の信号が出力され
る。例えば、図2に示す入力端子10の電圧波形におけ
る区間(a)に示すように、入力端子10にリファレン
ス電圧端子1より低電位の信号が入力されると、出力端
子3からは低電位、出力端子4からは高電位の信号が出
力される。一方、ブロックBにおけるバイアス回路は、
ブロックAのような電流切換え型論理回路と同一な回路
構成となっており、バイアス回路を構成するカレントス
イッチ用トランジスタ24,25の内のいずれか一方が
オンとなり、他方はオフとなる。トランジスタ24,2
5のベースには、夫々出力端子3,4の電位が直接加わ
えられるので、区間(a)に示す入力条件の場合は、ト
ランジスタ24はオフとなり、トランジスタ25はオン
となる。従って、電流はバイアス電圧端子30から抵抗
26へと流れて、抵抗26において電圧降下(ΔV)が
生じる。このとき流れる電流IB は、トランジスタ28
と抵抗29とにより構成される定電流回路の回路定数と
カレントソース電圧端子31及びVEE電源32の電圧値
とにより決まる。この結果、トランジスタ25のコレク
タ電位は、バイアス電圧端子30の電位よりΔVだけ低
い電位レベルとなり、この電位レベルがトランジスタ2
0のベースに印加される。
【0018】一方、このときトランジスタ24はオフで
あるので、抵抗27による電圧降下が生じない。このた
めトランジスタ24のコレクタ電位は、バイアス電圧端
子30の電位と同じレベルとなり、この電位がトランジ
スタ21のベースに印加される。
あるので、抵抗27による電圧降下が生じない。このた
めトランジスタ24のコレクタ電位は、バイアス電圧端
子30の電位と同じレベルとなり、この電位がトランジ
スタ21のベースに印加される。
【0019】従って、入力条件が図2に示す区間(a)
の場合は、トランジスタ20のベースには低電位、トラ
ンジスタ21のベースには高電位が印加されることとな
る。この結果、図2におけるトランジスタ20,21の
エミッタ電流波形に示すように、トランジスタ20とト
ランジスタ21とに流れる電流値に差が生ずる。即ち、
低電位レベルの出力端子に接続されているトランジスタ
(図2の区間aの場合はトランジスタ20)には、小さ
い値の電流が流れ、高電位レベルの出力端子に接続され
ているトランジスタ(図2の区間aの場合はトランジス
タ21)には、大きい値の電流が流れる。
の場合は、トランジスタ20のベースには低電位、トラ
ンジスタ21のベースには高電位が印加されることとな
る。この結果、図2におけるトランジスタ20,21の
エミッタ電流波形に示すように、トランジスタ20とト
ランジスタ21とに流れる電流値に差が生ずる。即ち、
低電位レベルの出力端子に接続されているトランジスタ
(図2の区間aの場合はトランジスタ20)には、小さ
い値の電流が流れ、高電位レベルの出力端子に接続され
ているトランジスタ(図2の区間aの場合はトランジス
タ21)には、大きい値の電流が流れる。
【0020】次に、図2に示す入力端子の電圧波形にお
ける区間(b)に示すような、入力端子10の電位が低
電位から高電位へと変化するときの動作について説明す
る。
ける区間(b)に示すような、入力端子10の電位が低
電位から高電位へと変化するときの動作について説明す
る。
【0021】入力端子10の電位の変化に伴いブロック
Aにおけるトランジスタ6のコレクタ電位は、低電位か
ら高電位へと変化する。この電位変化がコンデンサ23
を介してトランジスタ21のベースに伝達され、図2に
おけるトランジスタ20,21のベース電圧波形に示す
ようにトランジスタ20,21のベース電位が瞬間的に
高くなる。この結果、図2におけるトランジスタ20,
21のエミッタ電流波形に示すようにトランジスタ21
には過渡的に大きなエミッタ電流が流れ、この電流は出
力端子4に接続されている負荷から供給される。即ち、
負荷の電荷が急速にトランジスタ21を介して放電され
て、図2における出力端子の電圧波形に示すように出力
端子4の電位は、急速に高電位から低電位へと変化す
る。
Aにおけるトランジスタ6のコレクタ電位は、低電位か
ら高電位へと変化する。この電位変化がコンデンサ23
を介してトランジスタ21のベースに伝達され、図2に
おけるトランジスタ20,21のベース電圧波形に示す
ようにトランジスタ20,21のベース電位が瞬間的に
高くなる。この結果、図2におけるトランジスタ20,
21のエミッタ電流波形に示すようにトランジスタ21
には過渡的に大きなエミッタ電流が流れ、この電流は出
力端子4に接続されている負荷から供給される。即ち、
負荷の電荷が急速にトランジスタ21を介して放電され
て、図2における出力端子の電圧波形に示すように出力
端子4の電位は、急速に高電位から低電位へと変化す
る。
【0022】一方、このときトランジスタ5におけるコ
レクタ電位は、図2におけるトランジスタ20,21の
ベース電圧波形及びエミッタ電圧波形に示すように高電
位から低電位へと変化し、この電位がコンデンサ22を
介して伝達されるトランジスタ20は、瞬間的にオフ状
態となる。このため、トランジスタ11を介して流れる
エミッタホロア電流は全て負荷に流れ込むこととなり、
負荷の充電が急速に行なわれる。従って、出力端子3に
おける低電位から高電位への変化が図2における出力端
子の電圧波形に示すように急速に実行される。
レクタ電位は、図2におけるトランジスタ20,21の
ベース電圧波形及びエミッタ電圧波形に示すように高電
位から低電位へと変化し、この電位がコンデンサ22を
介して伝達されるトランジスタ20は、瞬間的にオフ状
態となる。このため、トランジスタ11を介して流れる
エミッタホロア電流は全て負荷に流れ込むこととなり、
負荷の充電が急速に行なわれる。従って、出力端子3に
おける低電位から高電位への変化が図2における出力端
子の電圧波形に示すように急速に実行される。
【0023】次に、図2における区間(c)においての
動作、即ち図1に示す論理回路における各部の電圧及び
電流が過渡状態から安定状態へと移行する場合の動作に
ついて説明する。図2におけるベース電圧波形に示すよ
うにトランジスタ21のベース電位は、コンデンサ23
を介した過渡動作によりピーク値に達した後、低電位レ
ベルに向って変化を開始する。また、同時に、トランジ
スタ24のベース電位即ち出力端子3の電位は、高電位
の方向に、トランジスタ25のベース電位即ち出力端子
4の電位は、低電位の方向に変化するので、トランジス
タ24,25におけるオン/オフ状態の逆転動作は更に
加速される。この結果、トランジスタ24はオン状態
へ、トランジスタ25はオフ状態へと切換わり、トラン
ジスタ24のコレクタと接続されているトランジスタ2
1のベース電位は、バイアス電圧端子30の電位より抵
抗27での電圧降下分だけ低いレベルに向って変化す
る。
動作、即ち図1に示す論理回路における各部の電圧及び
電流が過渡状態から安定状態へと移行する場合の動作に
ついて説明する。図2におけるベース電圧波形に示すよ
うにトランジスタ21のベース電位は、コンデンサ23
を介した過渡動作によりピーク値に達した後、低電位レ
ベルに向って変化を開始する。また、同時に、トランジ
スタ24のベース電位即ち出力端子3の電位は、高電位
の方向に、トランジスタ25のベース電位即ち出力端子
4の電位は、低電位の方向に変化するので、トランジス
タ24,25におけるオン/オフ状態の逆転動作は更に
加速される。この結果、トランジスタ24はオン状態
へ、トランジスタ25はオフ状態へと切換わり、トラン
ジスタ24のコレクタと接続されているトランジスタ2
1のベース電位は、バイアス電圧端子30の電位より抵
抗27での電圧降下分だけ低いレベルに向って変化す
る。
【0024】一方、トランジスタ20のベース電位は、
前述のトランジスタ21の動作とは逆に低電位から高電
位に向って変化し、最終的にはバイアス電圧端子30の
電位に落着く。
前述のトランジスタ21の動作とは逆に低電位から高電
位に向って変化し、最終的にはバイアス電圧端子30の
電位に落着く。
【0025】トランジスタ20,21のベース電位が前
述のように変化するのに伴い、トランジスタ20,21
のエミッタ電流即ちエミッタホロア電流は、図2におけ
るエミッタ電圧波形に示すように変化する。最終的には
トランジスタ20,21のエミッタホロア電流は、前述
の図2における区間(a)に示す波形に対して相互に逆
転した波形の示す電流値に落着く。
述のように変化するのに伴い、トランジスタ20,21
のエミッタ電流即ちエミッタホロア電流は、図2におけ
るエミッタ電圧波形に示すように変化する。最終的には
トランジスタ20,21のエミッタホロア電流は、前述
の図2における区間(a)に示す波形に対して相互に逆
転した波形の示す電流値に落着く。
【0026】以上の動作により、出力端子4に接続され
た負荷の電荷はトランジスタ21により急速に抜き取ら
れ、出力端子4の電位は高電位から低電位へと高速に変
化する。一方、出力端子3に接続された負荷に対して
は、トランジスタ11より電荷が急速に供給され、トラ
ンジスタ20が一時的にオフとなることと相まって、出
力端子3の電位は急速に低電位から高電位へと変化す
る。
た負荷の電荷はトランジスタ21により急速に抜き取ら
れ、出力端子4の電位は高電位から低電位へと高速に変
化する。一方、出力端子3に接続された負荷に対して
は、トランジスタ11より電荷が急速に供給され、トラ
ンジスタ20が一時的にオフとなることと相まって、出
力端子3の電位は急速に低電位から高電位へと変化す
る。
【0027】図3は、本発明の第2の実施例に係る論理
回路を示す回路図である。本第2の実施例に係る論理回
路において、図1に示す第1の実施例に係る論理回路に
対して異なる構成部分は、バイアス回路を構成するトラ
ンジスタ24及び25のベースの接続先が夫々トランジ
スタ6及び5のコレクタとなっている部分である。本第
2の実施例に係る論理回路の動作は、第1の実施例に係
る論理回路の動作と同一である。
回路を示す回路図である。本第2の実施例に係る論理回
路において、図1に示す第1の実施例に係る論理回路に
対して異なる構成部分は、バイアス回路を構成するトラ
ンジスタ24及び25のベースの接続先が夫々トランジ
スタ6及び5のコレクタとなっている部分である。本第
2の実施例に係る論理回路の動作は、第1の実施例に係
る論理回路の動作と同一である。
【0028】図4は、本発明の第3の実施例に係る論理
回路を示す回路図である。本第3の実施例に係る論理回
路において、図1に示す第1の実施例に係る論理回路に
対して異なる構成部分は、コンデンサ22及び23の接
続先が夫々トランジスタ21及び20のコレクタとなっ
ている部分である。本第3の実施例に係る論理回路の動
作は、第1に実施例に係る論理回路の動作と同一であ
る。
回路を示す回路図である。本第3の実施例に係る論理回
路において、図1に示す第1の実施例に係る論理回路に
対して異なる構成部分は、コンデンサ22及び23の接
続先が夫々トランジスタ21及び20のコレクタとなっ
ている部分である。本第3の実施例に係る論理回路の動
作は、第1に実施例に係る論理回路の動作と同一であ
る。
【0029】図5は、本発明の第4の実施例に係る論理
回路を示す回路図である。負論理で表わすと、第1の実
施例に係る論理回路がAND/NANDの両出力を有す
る論理回路であるのに対し、本第4の実施例に係る論理
回路はANDの片側出力だけをもつ論理回路である。本
第4の実施例に係る論理回路において、第1に実施例に
係る論理回路に対して異なる構成部分は、NAND出力
をつくるためのトランジスタ12,21とコンデンサ2
3がなく、トランジスタ25のベース入力を出力端子3
における高電位と低電位の中間の電位をもつ基準電圧端
子1に接続した部分である。本第4の実施例に係る論理
回路の動作は、第1に実施例に係る論理回路の動作と同
一である。また、本第4の実施例に係る論理回路では、
トランジスタ24のベース入力をトランジスタ20のコ
レクタに接続しているが、第2の実施例と同様にトラン
ジスタ6のコレクタに接続位置を変更しても同一の回路
動作をすることは明らかである。
回路を示す回路図である。負論理で表わすと、第1の実
施例に係る論理回路がAND/NANDの両出力を有す
る論理回路であるのに対し、本第4の実施例に係る論理
回路はANDの片側出力だけをもつ論理回路である。本
第4の実施例に係る論理回路において、第1に実施例に
係る論理回路に対して異なる構成部分は、NAND出力
をつくるためのトランジスタ12,21とコンデンサ2
3がなく、トランジスタ25のベース入力を出力端子3
における高電位と低電位の中間の電位をもつ基準電圧端
子1に接続した部分である。本第4の実施例に係る論理
回路の動作は、第1に実施例に係る論理回路の動作と同
一である。また、本第4の実施例に係る論理回路では、
トランジスタ24のベース入力をトランジスタ20のコ
レクタに接続しているが、第2の実施例と同様にトラン
ジスタ6のコレクタに接続位置を変更しても同一の回路
動作をすることは明らかである。
【0030】
【発明の効果】以上説明したように本発明に係る論理回
路によれば、論理回路の出力論理レベルが高電位の安定
状態にあるときにはエミッタホロア電流を大きく、論理
回路の出力論理レベルが低電位の安定状態にあるときに
はエミッタホロア電流を小さくなるようにする。これら
により本発明に係る論理回路は、論理回路の入力端子の
電位変化に応じて、出力論理レベルが高電位から低電位
へと変化するときは負荷から急速に電荷を引き抜き、出
力論理レベルが低電位から高電位へと変化するときは負
荷に対して急速に電荷の供給をするので、低消費電力を
保ちながら高速で動作することができる論理回路を実現
することができる。
路によれば、論理回路の出力論理レベルが高電位の安定
状態にあるときにはエミッタホロア電流を大きく、論理
回路の出力論理レベルが低電位の安定状態にあるときに
はエミッタホロア電流を小さくなるようにする。これら
により本発明に係る論理回路は、論理回路の入力端子の
電位変化に応じて、出力論理レベルが高電位から低電位
へと変化するときは負荷から急速に電荷を引き抜き、出
力論理レベルが低電位から高電位へと変化するときは負
荷に対して急速に電荷の供給をするので、低消費電力を
保ちながら高速で動作することができる論理回路を実現
することができる。
【図1】本発明の第1の実施例に係る論理回路を示す回
路図である。
路図である。
【図2】図1に示す本発明の第1の実施例に係る論理回
路における各部の電圧及び電流波形を示す波形図であ
る。
路における各部の電圧及び電流波形を示す波形図であ
る。
【図3】本発明の第2の実施例に係る論理回路を示す回
路図である。
路図である。
【図4】本発明の第3の実施例に係る論理回路を示す回
路図である。
路図である。
【図5】本発明の第4の実施例に係る論理回路を示す回
路図である。
路図である。
【図6】従来の論理回路の一例を示す回路図である。
【図7】図6に示す論理回路における入力及び出力端子
の電圧波形を示す波形図である。
の電圧波形を示す波形図である。
1 ;リファレンス電圧端子 2 ;カレントソース電圧端子 3,4 ;出力端子 5,6,9,11,12,20,21,24,25,2
8 ;トランジスタ 7,8,10,26,27,29,34 ;抵抗 10 ;入力端子 22,23 ;コンデンサ 30 ;バイアス電圧端子 31 ;カレントソース電圧端子31
8 ;トランジスタ 7,8,10,26,27,29,34 ;抵抗 10 ;入力端子 22,23 ;コンデンサ 30 ;バイアス電圧端子 31 ;カレントソース電圧端子31
Claims (1)
- 【請求項1】 入力信号の変化に対応して電位が変化す
る相互に相補な第1の論理信号及び第2の論理信号を出
力する電流切替え型論理回路と、前記第1の論理信号に
基づいて出力端子に負荷を駆動する負荷駆動信号を出力
するエミッタホロア回路と、前記出力端子にコレクタが
接続されたトランジスタと、所定のエミッタホロア電流
を前記トランジスタに流すためのバイアス電圧を前記ト
ランジスタのベースに供給するバイアス回路と、一端に
前記第2の論理信号を受け他端が前記ベースに接続され
たコンデンサとを有し、前記バイアス回路は前記負荷駆
動信号が高レベルの安定状態にあるときに低レベルの安
定状態のときよりも大きいエミッタホロア電流を流すよ
うに前記バイアス電圧を供給するものであることを特徴
とする論理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4043337A JP2803700B2 (ja) | 1992-02-28 | 1992-02-28 | 論理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4043337A JP2803700B2 (ja) | 1992-02-28 | 1992-02-28 | 論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05243966A JPH05243966A (ja) | 1993-09-21 |
JP2803700B2 true JP2803700B2 (ja) | 1998-09-24 |
Family
ID=12661029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4043337A Expired - Lifetime JP2803700B2 (ja) | 1992-02-28 | 1992-02-28 | 論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2803700B2 (ja) |
-
1992
- 1992-02-28 JP JP4043337A patent/JP2803700B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05243966A (ja) | 1993-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3152204B2 (ja) | スルーレート出力回路 | |
KR920010819B1 (ko) | 레벨 변환 기능을 갖는 출력버퍼회로 | |
US6816000B2 (en) | Booster circuit | |
US5151620A (en) | CMOS input buffer with low power consumption | |
JPH07118635B2 (ja) | 動的ヒステリシス手段を備える入力反転装置を有する集積回路 | |
WO2003055072A1 (en) | Half-bridge driver and power conversion system with such driver | |
US5227672A (en) | Digital clock selection and changeover apparatus | |
WO1989011755A1 (en) | Driver circuit | |
JP2002076882A (ja) | 半導体集積回路装置 | |
JP2002208849A (ja) | 誘導性負荷駆動回路 | |
JPS5922414B2 (ja) | ラインドライバ回路 | |
JP2917222B2 (ja) | Ttlコンパチブルcmos入力回路 | |
JP2803700B2 (ja) | 論理回路 | |
JP2561003B2 (ja) | アクティブプルダウン型ecl回路 | |
JPH06152341A (ja) | バッファリング回路 | |
JPH07303039A (ja) | 出力電流回路およびカスコード回路からの制御電流出力を発生する方法 | |
JPH07193484A (ja) | ソース終了送信線ドライバ | |
US4496852A (en) | Low power clock generator | |
KR100280409B1 (ko) | 반도체의 출력버퍼회로 | |
JP2737729B2 (ja) | Ecl回路 | |
JPH0540592Y2 (ja) | ||
US5789965A (en) | Driver circuit | |
JPH0669784A (ja) | 論理回路 | |
CN118399717A (zh) | 功率管的驱动电路、驱动芯片和电子设备 | |
JPH0832421A (ja) | 遅延論理回路素子 |