JPH0669784A - 論理回路 - Google Patents

Abstract

(57)【要約】 【目的】低消費電力で高速なアクティブプルダウン回路
を実現する。特に、論理回路の性能に大きなウェイトを
占めるエミッタフォロワ部の高速化を電源変動に対して
安定性を持たせながら実現する。 【構成】入力信号の変化に対応して電位レベルが変化す
る相補な２つの論理信号を出力する電流切換型論理回路
と、当該電流切換型論理回路の論理信号が、高電位から
低電位へと変化しようとする時、本論理回路に接続され
ている負荷の電荷を急速に放電させ、逆に低電位から高
電位へと変化しようとする時、負荷に対し電荷を急速に
充電するように動作するアクティブプルダウン回路と、
当該アクティブプルダウン回路に対し直流バイアス電圧
を与えるバイアス電圧発生回路とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は論理回路に関し、特に高
速で、低消費電力を実現する論理回路に関する。

【０００２】

【従来の技術】従来、この種高速・低消費電力を実現す
る論理回路としては図５に示すような電流切換型論理回
路が用いられていた。

【０００３】図５において、１００は入力端子、１０１
はリファレンス電圧端子、１０２はカレントソース電圧
端子、１０３及び１０４は互いに相補な出力を得る出力
端子、１０５〜１０８はカレントスイッチ回路を構成す
るトランジスタと抵抗、１０９〜１１０は定電流回路を
構成するトランジスタと抵抗、１１１〜１１２及び１１
５〜１１６は各々エミッタフォロワ回路を構成するトラ
ンジスタと抵抗、１１３は定電流回路のＶ_EE電源、１１
４はエミッタフォロワ回路のＶ_T 電源である。カレント
スイッチ回路はトランジスタ１０９と抵抗１１０からな
る定電流回路からの定電流を入力端子１００とリファレ
ンス電圧端子１０１との電圧により電流路をトランジス
タ１０５と１０６とで切り換え、トランジスタ１１１と
１１２のエミッタフォロワ回路から出力を得る構成とな
っていた。

【０００４】図６は、図５の入力端子１００と出力端子
１０３又は１０４の電圧波形をあらわす図で、以下、図
６を用いて図５の回路動作を説明する。

【０００５】入力端子１００にリファレンス電圧端子１
０１より高電位の信号が入力されると、図６−（１）の
区間（ｂ）に示すようにカレントスイッチ回路のトラン
ジスタ１０５がオンしトランジスタ１０６がオフにな
る。この時、入力端子１００の電位レベルとは関係な
く、定電流回路にはカレントソース電圧端子１０２及び
Ｖ_EE電源１１３の電圧と抵抗１１０の抵抗値によって決
まる一定電流Ｉ_CSが常時流れている。この一定電流Ｉ_CS
はカレントスイッチ回路を構成するトランジスタ１０
５，１０６のうちオンになっているトランジスタを介し
て流れるので、前述の入力条件の場合には一定電流Ｉ_CS
は抵抗１０７を通りトランジスタ１０５に流れることと
なる。その結果、抵抗１０７に電位降下が生じ、トラン
ジスタ１０５のコレクタは高電位から低電位へと変化す
る。又、出力端子１０４の電位はトランジスタ１１２に
よりトランジスタ１０５のコレクタ電位をレベルシフト
させただけなので、同様に高電位から低電位へ変化す
る。したがって、出力端子１０４には入力端子１００の
論理レベルと逆極性の低電位の論理レベルが得られる。

【０００６】一方、カレントスイッチ回路の反対側のト
ランジスタ１０６には電流が流れず、コレクタ電位は高
電位となる。従って、エミッタフォロワトランジスタ１
１１を介した出力端子１０３には、入力端子１００と同
一極性の論理レベルが出力される。

【０００７】前記の入力条件と逆極性の信号が入力端子
１００に加えられた場合、すなわち図６−（１）の区間
（ａ）のように入力端子１００に加えられる信号がリフ
ァレンス電圧端子１０１の電圧より低電位である場合、
カレントスイッチ回路のトランジスタ１０５，１０６の
オン／オフ状態は上記と逆になり、出力端子１０４から
は高電位、出力端子１０３からは低電位の論理レベルが
出力される。

【０００８】以上の動作において、出力端子１０３ある
いは１０４に接続される負荷が軽い場合、出力端子１０
３と１０４の電位レベルの変化は入力端子１００の電位
変化に追随して高速に行なわれる。

【０００９】これは、負荷による容量とエミッタフォロ
ワ回路の抵抗１１５，１１６とで決まる時定数が小さい
ため、負荷に対する充・放電が高速に行なわれることに
よる（図６の（２）波形（ｉ））。

【００１０】しかし、高負荷になると、負荷に対する充
・放電の時定数が大きくなり、出力端子１０３，１０４
の論理レベルの変化が遅くなる。出力端子１０３，１０
４のレベルが低電位から高電位に変化する場合、負荷に
対する充電は高駆動能力を持つエミッタフォロワトラン
ジスタ１１１あるいは１１２により行なわれるので高負
荷であっても遅れの程度は小さい。一方、出力端子１０
３，１０４が高電位から低電位へと変化する場合、負荷
からの放電は負荷の容量とエミッタフォロワ抵抗１１
５，１１６から決まる時定数によるので、高負荷になる
程遅れの程度が大きくなる（図６の（２）波形（ｉ
ｉ））。

【００１１】したがって、従来の論理回路で高速化を図
るためには、特に出力レベルが高電位から低電位へ変化
するのに要する時間を小さくする必要がある。そのため
には、エミッタフォロワ回路の抵抗１１５，１１６の抵
抗値を小さくすればよいが、これに伴ないエミッタフォ
ロワ回路に流れる電流が増加し、消費電力の増加につな
がる。

【００１２】

【発明が解決しようとする課題】以上述べたように、従
来の論理回路は高負荷時での高速化を図るためエミッタ
フォロワ回路に大きな消費電力を必要としていた。一般
的に従来の論理回路は、１ゲートあたりの消費電力全体
のうち、５０〜７０％をエミッタフォロワ回路が占めて
おり、回路の高速化，高集積化を促進する上で大きな障
害となる欠点を有していた。

【００１３】

【課題を解決するための手段】本発明によれば、入力信
号の変化に対応して電位レベルが変化する相補な２つの
論理信号を出力する電流切換型論理回路と、この電流切
換型論理回路の論理信号が、高電位から低電位へと変化
しようとする時、接続される負荷の電荷を急速に放電さ
せ、逆に低電位から高電位へと変化しようとする時、負
荷に対し電荷を急速に充電するように動作するアクティ
ブプルダウン回路と、このアクティブプルダウン回路に
対し直流バイアス電圧を与えるバイアス電圧発生回路と
を備えた論理回路を得る。

【００１４】

【実施例】次に本発明について、図面を参照して説明す
る。

【００１５】図１は、本発明の第１の実施例を示す回路
図である。図１の論理回路１０に含まれる電流切換型論
理回路１は、図５の電流切換型論理回路と同じ論理動作
を行ない、図５との違いはエミッタフォロワ部にアクテ
ィブプルダウン回路を含ませてアクティブプルダウン回
路２としたことである。

【００１６】アクティブプルダウン回路２は、出力端子
１０３，１０４が高電位から低電位へ変化しようとする
時、負荷の電荷を急速に放電させる機能を持つ回路であ
る。本アクティブプルダウン回路２は、エミッタフォロ
ワ用トランジスタ１１１，１１２に一定のエミッタフォ
ロワ電流を流すためのトランジスタ１２０，１２１とこ
のトランジスタ１２０，１２１のベースに出力論理レベ
ルの変化を伝達するコンデンサ１２２，１２３と、この
トランジスタ１２０，１２１に流すエミッタフォロワ電
流を制御するトランジスタ１２４，１２５，１２７，１
２８及び抵抗１２６，１２９からなるバイアス回路から
なる。

【００１７】バイアス電圧発生回路３はアクティブプル
ダウン回路２内のバイアス回路に対しバイアス電圧１３
０を供給するトランジスタ１３１及び抵抗１３２〜１３
３からなる。なお、バイアス電圧発生回路３には、アク
ティブプルダウン回路２内のバイアス回路と同一の電源
が供給される。

【００１８】また、バイアス電圧発生回路３のトランジ
スタ１３１のベースには、電源電圧等の変動に対し安定
化を図った電圧１３５を供給する。

【００１９】図２は、図１の内部電圧および電流波形を
あらわす図で、以下本図をもとに図１の回路動作を説明
する。

【００２０】図５の回路動作と同様に、出力端子１０３
からは入力端子１００に入力される論理レベルと同極性
の信号が出力され、出力端子１０４からは逆極性の論理
レベルが出力される。たとえば、図２の区間（Ａ）に示
すように入力端子１００にリファレンス電圧端子１０１
より低電位の信号が入力されると、時間が十分経過した
安定状態では出力端子１０３，１０４からそれぞれ低電
位，高電位レベルの信号が出力される。

【００２１】一方、トランジスタ１２０及び１２１のベ
ース電位は、トランジスタ及び抵抗１２４〜１２６，１
２７〜１２９で構成されたバイアス回路による直流電圧
と、カレントスイッチ回路のトランジスタ１０５，１０
６のコレクタ電位の変化をコンデンサ１２２，１２３が
伝達することで生ずる過渡電圧によって決まる。区間
（Ａ）の場合、コンデンサ１２２，１２３が接続されて
いるトランジスタ１０５，１０６のコレクタ電位は変化
しないので、このコンデンサ１２２，１２３の他端が接
続されているトランジスタ１２０，１２１のベースに過
渡電圧は生じない。その結果、トランジスタ１２０，１
２１のベース電位はバイアス回路による直流電圧だけで
決まる。したがって、トランジスタ１２４，１２７によ
ってバイアス電圧１３０からトランジスタのベース・エ
ミッタ間順方向電圧（Ｖ_BE）１段だけ下がったバイアス
電位がつくられ、これらのバイアス電位がそれぞれトラ
ンジスタ１２０，１２１のベースに与えられることとな
る。これらのバイアス電位によってトランジスタ１２
０，１２１には同じ大きさのエミッタフォロワ電流がト
ランジスタ１１１，１１２を介して流れる（図２−
（３））。

【００２２】なお、バイアス回路内のトランジスタ１２
５と抵抗１２６あるいはトランジスタ１２８と抵抗１２
９で構成される回路部分は、トランジスタ１２０，１２
１のベースに与えるバイアス電位の安定化を図る回路な
ので、この回路には高々数十μＡの電流しか流さないよ
うにして、消費電力を小さくした方がよい。したがっ
て、この回路を抵抗だけで実現する場合には数十ＫΩ〜
数百ＫΩという抵抗が必要となるが、抵抗とトランジス
タの組合せを採用することで、この抵抗を数ＫΩという
通常のＥＣＬゲートで用いられる抵抗で実現できる。

【００２３】次に、図２の区間（Ｂ）に示すように、入
力端子１００が低電位から高電位へと変化する場合の動
作について述べる。

【００２４】入力端子１００の電位レベルの変化に伴な
い、カレントスイッチ回路を構成するトランジスタ１０
６のコレクタ電位レベルは低電位から高電位へと変化す
る。この電位変化が、コンデンサ１２３を介してトラン
ジスタ１２１のベースに伝わり、図２−（２）に示すよ
うにトランジスタ１２１のベース電位が瞬間的に上昇す
る。この結果、図２−（３）に示すようにトランジスタ
１２１には過渡的に大きなエミッタ電流が流れる。この
電流は出力端子１０４に接続されている負荷から供給さ
れるので、負荷の電荷が急速にトランジスタ１２１を介
して放電され、図２−（４）に示すように出力端子１０
４の電位は急速に高電位から低電位へと変化する。

【００２５】一方、トランジスタ１０５のコレクタ電位
レベルは高電位から低電位へと変化し、これがコンデン
サ１２２を介してトランジスタ１２０のベースに伝達さ
れる。この結果、トランジスタ１２０は瞬間的にオフの
方向となる（図２−（２），（３））。このため、トラ
ンジスタ１１１を介して流れるエミッタフォロワ電流は
全て負荷に流れ込むこととなり、負荷の充電が急速に行
なわれる。したがって、出力端子１０３は低電位から高
電位へと急速に変化する（図２−（４））。

【００２６】引き続き、図２の区間（Ｃ）の動作、すな
わち回路各部の電圧，電流が過渡状態から安定状態へと
移行する場合の回路動作について説明する。図２−
（２）に示すように、トランジスタ１２１のベース電位
はコンデンサ１２３を介した過渡動作によりピーク値に
達した後、低電位側に向って変化し、最終的にはバイア
ス電圧１３０によって決まる区間（Ａ）と同一の電位レ
ベルに落ち着く。

【００２７】一方、トランジスタ１２０のベース電位
は、前記トランジスタ１２１の動作とは逆に低電位から
高電位に向って変化し、最終的には区間（Ａ）と同一レ
ベルに落ち着く。

【００２８】トランジスタ１２１，１２０のベース電位
が上述のように変化するのに伴ない、トランジスタ１２
１，１２０のエミッタ電流すなわちエミッタフォロワ電
流は図２−（３）に示すように変化する。最終的に、ト
ランジスタ１２１，１２０のエミッタフォロワ電流は共
に区間（Ａ）と同一の電流値に落ち着く。

【００２９】以上の動作により、出力端子１０４に接続
された負荷の電荷はトランジスタ１２１により急速に抜
きとられ、出力端子１０４の電位は高電位から低電位へ
と急速に変化する。一方、出力端子１０３に接続された
負荷に対しては、トランジスタ１１１より電荷が急速に
供給され、トランジスタ１２０が一時的にオフとなるこ
とと相まって、出力端子１０３の電位は急速に低電位か
ら高電位へと変化する。

【００３０】なお、出力端子１０３あるいは１０４が高
電位から低電位の安定状態に達するまでの時間、すなわ
ち立下り時間は該出力端子のレベルが安定状態にある時
に流すエミッタ電流の大きさによって変化する。すなわ
ち、安定状態時のエミッタ電流が大きくなれば、出力端
子のレベルが高電位から低電位に変化する際の電荷引き
抜き時間が小さくなり、逆の場合には電荷引き抜き時間
が大きくなる。したがって、このエミッタ電流値の安定
化を図らないと、出力レベルの立下り時間が変動するこ
ととなる。本発明の回路は、特にトランジスタ１２０，
１２１のエミッタが接続されている電源１３４の変動に
対し、安定したエミッタ電流が流れるように構成してお
り、以下この動作について図１を用いて説明する。

【００３１】出力レベルの安定状態におけるトランジス
タ１２０及び１２１のエミッタ電流値は、アクティブプ
ルダウン回路２内のバイアス回路によって決まる。すな
わち、トランジスタ１２４，１２５及び抵抗１２６から
構成される一方のバイアス回路がトランジスタ１２０の
エミッタ電流値を決定し、トランジスタ１２７，１２８
及び抵抗１２９から構成される他方のバイアス回路がト
ランジスタ１２１のエミッタ電流値を決定している。

【００３２】トランジスタ１２０，１２１，１２４，１
２７のベース・エミッタ間電圧をそれぞれＶ_BE(120) ，
Ｖ_BE(121) ，Ｖ_BE(124) ，Ｖ_BE(127) で表わし、電源１
３４の電圧をＶ_T 、バイアス電圧１３０の電位レベルを
Ｖ_B とすると、これらの間には次式が成り立つ。

【００３３】 ｜Ｖ_BE(120) ｜＝｜Ｖ_T −Ｖ_B −Ｖ_BE(124) ｜ …（１式） ｜Ｖ_BE(121) ｜＝｜Ｖ_T −Ｖ_B −Ｖ_BE(127) ｜ …（２式） また、トランジスタ１３１のベース・エミッタ間電圧を
Ｖ_BE(131) とし、電源１３５の電圧をＶ_S とすると、次
の関係式が成り立つ。

【００３４】 ｜Ｖ_B ｜≒｜Ｖ_T −Ｖ_S −Ｖ_BE(131) ｜×Ｒ₍₁₃₂₎ ／Ｒ₍₁₃₃₎ …（３式） ただし、（３式）においてＲ₍₁₃₂₎ ，Ｒ₍₁₃₃₎ はそれぞ
れ抵抗１３２，１３３の抵抗値を意味する。ここで、Ｒ
₍₁₃₃₎ ＝Ｒ₍₁₃₂₎ とすると、（３式）は次のように書き
換えられる。

【００３５】 ｜Ｖ_B ｜＝｜Ｖ_T −Ｖ_S −Ｖ_BE(131) ｜ …（４式） （１），（２）及び（４）式より次の関係式が導かれ
る。

【００３６】 ｜Ｖ_BE(120) ｜＝｜Ｖ_S ＋Ｖ_BE(131) −Ｖ_BE(124) ｜ …（５式） ｜Ｖ_BE(121) ｜＝｜Ｖ_S ＋Ｖ_BE(131) −Ｖ_BE(127) ｜ …（６式） 上記（５式），（６式）からＶ_BE(120) ，Ｖ_BE(121) は
電源１３４の電圧Ｖ_T の変動の影響を直接的に受けない
ことがわかる。なお、（５式）及び（６式）におけるＶ
_BE(131) ，Ｖ_BE(124) ，Ｖ_BE(127) は間接的に電源１３
４の電圧Ｖ_T の変動の影響を受けるが、電源１３４の電
圧Ｖ_T の直接的な変動に比べその変動分は小さいので、
Ｖ_BE(120) ，Ｖ_BE(121) に対する影響は小さい。したが
って、本発明の回路は電源１３４の電圧Ｖ_T の変動に対
するＶ_BE(120) ，Ｖ_BE(121) 変動の影響を小さくでき、
この結果、Ｖ_BE(120) ，Ｖ_BE(121) によって決まるトラ
ンジスタ１２０，１２１のエミッタ電流変動の割合を小
さく抑えることができる。

【００３７】図３は、本発明の第２の実施例を示す回路
図である。本図と図１との違いは、コンデンサ１２３，
１２２の接続先を各々トランジスタ１０６，１０５のコ
レクタからトランジスタ１２０，１２１のコレクタに変
えたことで、回路動作は同一である。

【００３８】また、図１と図３は共にＡＮＤ／ＮＡＮＤ
の両出力を持つ論理回路であるが、ＡＮＤ／ＮＡＮＤの
片側出力の場合には図１と図３から不要な出力側のアク
ティブプルダウン回路を省けばよいことは明らかであ
る。たとえば、図１においてＡＮＤの出力だけを持つ論
理回路をつくる場合には、図１からトランジスタ１１
２，１２１，１２７，１２８と抵抗１２９及びコンデン
サ１２３を取り除けばよい。

【００３９】図４は、本発明の第３の実施例を示す図
で、本図における論理回路１１は図１あるいは図３の論
理回路１０からバイアス電圧発生回路３を取り除いた構
成になっている。すなわち、図１あるいは図３において
は、バイアス電圧発生回路３と論理回路１０の数は同一
であるのに対し、図４の構成ではバイアス電圧発生回路
３の数は論理回路１１の数の１／ｎになっている。この
結果、特に大規模な集積回路においては、図４に示す構
成をとることで集積回路全体での消費電力を低減させる
ことができる。

【００４０】

【発明の効果】以上説明したように、本発明は論理回路
の入力端子の電位変化により、出力論理レベルが高電位
から低電位へ変化する時負荷から急速に電荷を引き抜
き、出力論理レベルが低電位から高電位へ変化する時、
負荷に対し急速に電荷の供給を行なわせるアクティブプ
ルダウン回路と、このアクティブプルダウン回路に直流
バイアスを与えるバイアス電圧発生回路を電流切換型論
理回路に付加したので、特にアクティブプルダウン回路
に供給する電源変動に対し性能，消費電力の安定性を保
ちながら高速化を実現できるという効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す回路図

【図２】図１の各部の電圧・電流波形図

【図３】本発明の第２の実施例を示す回路図

【図４】本発明の第３の実施例を示す回路図

【図５】従来技術を示す回路図

【図６】図６の各部の電圧，電流波形図

【符号の説明】

１ 電流切換型論理回路 １００ 入力端子 １０１ リファレンス電圧端子 １０２ カレントソース電圧端子 １０３，１０４ 出力端子 １０５，１０６ カレントスイッチ回路を構成するト
ランジスタ １０７，１０８ カレントスイッチ回路を構成する抵
抗 １０９ 定電流回路を構成するトランジスタ １１０ 定電流回路を構成する抵抗 １１１，１１２ エミッタフォロワ回路を構成するト
ランジスタ １１３ Ｖ_EE電源 １１４ Ｖ_T 電源 １１５，１１６ エミッタフォロワ回路を構成する抵
抗 ２ アクティブプルダウン回路 １２０，１２１，１２４，１２５，１２７，１２８
アクティブプルダウン回路を構成するトランジスタ １２６，１２９ アクティブプルダウン回路を構成す
る抵抗 １２２，１２３ アクティブプルダウン回路を構成す
るコンデンサ ３ バイアス電圧発生回路 １３０ バイアス電圧 １３１ バイアス電圧発生回路を構成するトランジス
タ １３２，１３３ バイアス電圧発生回路を構成する抵
抗 １３４ アクティブプルダウン回路及びバイアス電圧
発生回路の電源 １３５ バイアス電圧発生回路に供給する安定化を図
った電圧 １０ 第１および第２の実施例の論理回路 １１ 第３の実施例の回路図

Claims (3)

【特許請求の範囲】
1. 【請求項１】 互いに相補な第１と第２の論理信号出力
   端を有する論理回路と、当該論理回路の第１論理信号出
   力端をベースに接続し、コレクタを第１電源に接続し、
   エミッタを第１出力端子に接続した第１トランジスタ
   と、前記第２論理信号出力端に一端を接続した第１コン
   デンサと、当該第１コンデンサの他端にベースを接続
   し、コレクタを前記第１出力端子に接続し、エミッタを
   第２電源に接続した第２トランジスタと、前記第２論理
   信号出力端をベースに接続し、コレクタを第１電源に接
   続し、エミッタを第２出力端子に接続した第３トランジ
   スタと、前記第１論理信号出力端に一端を接続した第２
   コンデンサと、当該第２コンデンサの他端にベースを接
   続し、コレクタを前記第２出力端子に接続し、エミッタ
   を第２電源に接続した第４トランジスタと、一端を第２
   電源に接続した第１抵抗と、エミッタを第１抵抗の他端
   に接続し、コレクタとベースを第２トランジスタのベー
   スに接続した第５トランジスタと、一端を第２電源に接
   続した第２抵抗と、エミッタを第２抵抗の他端に接続
   し、コレクタとベースを第４トランジスタのベースに接
   続した第６トランジスタと、一端を第１電源に接続した
   第３抵抗と、一端を第２電源に接続した第４抵抗と、コ
   レクタを第３抵抗の他端に接続し、エミッタを第４抵抗
   の他端に接続し、ベースを第３電源に接続した第７トラ
   ンジスタと、コレクタを第１電源に接続し、ベースを第
   ７トランジスタのコレクタに接続し、エミッタを第２ト
   ランジスタのベースに接続した第８トランジスタと、コ
   レクタを第１電源に接続し、ベースを第７トランジスタ
   のコレクタに接続し、エミッタを第４トランジスタのベ
   ースに接続した第９トランジスタとを含むことを特徴と
   する論理回路。
2. 【請求項２】 請求項１における前記第１コンデンサお
   よび第２コンデンサをそれぞれ第２出力端子とよび第１
   出力端子に接続したことを特徴とする論理回路。
3. 【請求項３】 請求項１又は請求項２の前記第３抵抗，
   第４抵抗および第７トランジスタはバイアス電圧発生回
   路を構成し、当該バイアス電圧発生回路以外の構成を持
   つ論理回路を単位論理回路として複数有し、前記バイア
   ス電圧発生回路を該複数の前記単位論理回路で共用した
   ことを特徴とする集積回路。