JPH0540592Y2

JPH0540592Y2 -

Info

Publication number: JPH0540592Y2
Application number: JP1987138647U
Authority: JP
Priority date: 1987-09-09
Filing date: 1987-09-09
Publication date: 1993-10-14
Anticipated expiration: 2002-09-09
Also published as: JPS6442628U

Description

【考案の詳細な説明】〔産業上の利用分野〕本考案は、負荷に対して高電圧の供給又は遮断
を行い、負荷を駆動する高圧駆動回路に係り、特
に数Ｖ程度の低入力電圧により、直流から高周波
までの高電圧を負荷に供給できる高圧駆動回路に
関するものである。

〔従来の技術とその問題点〕

各種制御機器や試験装置では、数100Vのパル
ス状電圧により負荷を駆動する必要がしばしば生
ずる。また螢光表示管やPDP、あるいはEL等の
表示装置の分野においても、時分割駆動により高
密度表示を行うべく、駆動電圧が150V〜300V程
度と高くなる傾向にある。

一方、これらの装置における制御信号の形成部
は、一般にICないしはLSI化されたロジツク回路
により構成されるため、数Ｖ〜10数Ｖの信号レベ
ルである。このため、ロジツク部と負荷との間に
は、高圧駆動回路が必要となり、従来より各種の
回路が考案され、また実用に供されている。

第４図に示す回路はその一例であり、入力端子
t₁が接地電位にある場合は、トランジスタQ₁はオ
フ状態にある。ここで、抵抗R₁を抵抗R₃に比し
て十分小さく選定しておくことにより、高圧電源
EBからの電流は、主として抵抗R₁、ツエナーダ
イオードZD₁、抵抗R₂側の回路に流れ、抵抗R₂
に生じた電圧降下分によつてＮチヤンネル形の
MOSトランジスタ（以下、MOSTという）Q₂が
オンする。一方、ツエナーダイオードZD₂、抵抗
R₃側に長さる電流はわずかであり、抵抗R₃の抵
抗値を適宜選定しておくことにより、MOSTQ₃
のゲート電圧はスレツシヨールド電圧に達せず、
MOSTQ₃はオフ状態に止まる。すなわち、出力
端子t₂に接続された図示しない負荷に対して、高
圧電源EBの供給が遮断されることになる。

これに対し、入力端子t₁に、5V程度の低電圧
の入力パルスが与えられると、トランジスタQ₁
はオンし、そのコレクタが接地電位となる。した
がつてツエナーダイオードZD₂及び抵抗R₃の直列
回路には十分な電流が流れ、MOSTQ₃のゲート
電圧は、ツエナー電圧にクランプされる。このツ
エナー電圧をMOSTQ₃のスレツシヨールド電圧
以上にあらかじめ設定しておくことにより、
MOSTQ₃からオン状態に反転し、高圧電源EB
が、出力端子t₂を介して負荷に接続される。
MOSTQ₂は、ツエナーダイオードZD₁のカソー
ド側が接地電位になることにより、ゲート電圧を
失い、オフ状態となる。すなわち、入力端子に対
する信号の有無に応じて、MOSTQ₂，Q₃が相補
的にオン・オフし、負荷に対する高圧電源EBの
スイツチングが行われるものである。

この第４図に示す回路は、低電圧の入力パルス
が与えられるトランスジスタQ₁側と、高電圧を
スイツチングするMOSTQ₂，Q₃が側とが直流的
に結合されているために、直流からパルス信号ま
での高圧出力を得ることが可能である。

しかしながら、低電圧側のトランスジスタQ₁
にも高圧電源EBが接続されるので、例えばEB＝
400Vとした場合は、これに耐える高耐圧のトラ
ンスジスタが必要となる。

また、高圧電源EBと接地間に、抵抗R₁〜R₃、
ツエナーダイオードZD₁，ZD₂により構成される
直列回路が直流的に挿入されている。したがつ
て、常時回路電源が流れ、これが抵抗によつて消
費されるために、消費電力も大きくなる、という
問題点がある。

そこで、低圧側と高圧側をコンデンサによつて
交流的に結合させ、消費電力の低減を図つた回路
も種々考えられている。

第５図はその一例であり、入力端子t₂₁が接地
電位にある間は、トランスジスタQ₂₁はオフ状態
である。この状態でコンダンサC₂₁は、抵抗R₂₂を
介して高圧電源EBまで充電されている。一方、
入力端子t₂₁に低圧の入力電圧が与えられると、
まずトランスジスタQ₂₁がオンし、出力端子t₂₂が
接地電位となる。またコンデンサC₂₁の端子電圧、
すなわちトランスジスタQ₂₂のベース側の電位
は、一瞬（EB＋入力電圧）となるが、抵抗R₂₂を
介して高圧電源EB側に放電され、コンデンサC₂₁
の充電電圧が（EB−入力電圧）となつたところ
で定常状態となる。

その後再び入力端子t₂₁が接地電位に戻ると、
トランスジスタQ₂₂のベースと接続されているコ
ンデンサC₂₁の端子電位は（EB−入力電圧）まで
引下げられるため、トランスジスタQ₂₂がオン
し、同時にトランスジスタQ₂₁がオフに反転し高
圧電源EBが出力端子t₂₂を介して図示しない負荷
と接続されて高電圧駆動が行われる。しかしなが
らコンデンサC₂₁は、高圧電源EBから抵抗R₂₂を
介して充電されているため、その端子電圧が高圧
電源EBに向つて上昇してゆく過程で、トランス
ジスタQ₂₂のベース・エミツタ間電圧が、スレシ
ユホールド電圧以下になると、トランスジスタ
Q₂₂は再びオフ状態に戻り、負荷に対して高圧電
源EBは遮断される。

すなわち、コンデンサC₂₁と抵抗R₂₂の時定数で
決るパルス幅の高電圧が出力端子t₂₂から負荷に
供給されることになる。

このように、第５図に示す回路は、低電圧が与
えられる入力側と高電圧の駆動側とがコンデンサ
による交流結合であるため、低電圧側に高耐圧の
素子を用意しなくとも済む利点がある。また、低
電圧側に常時バイアス電流を流す必要がないた
め、消費電力を低減する上からも有利である。

しかしながら、交流結合の欠点として、出力パ
ルス幅が結合コンデンサと抵抗の時定数で決つて
しまう点が挙げられる。したがつて低周波のパル
ス出力や、パルス幅の広い単発パルスを得ようと
するとコンデンサの容量を大きくする必要があ
り、物理的な寸法が大きくなつてしまう、という
問題点がある。また、コンデンサの容量を大きく
しても、本質的に直流的な高電圧の出力を得るこ
とはできず、これも解決すべき課題である。

〔問題点を解決するための手段〕

本考案は、上述した問題点を解決するため、高
圧電源に並列接続されソース接地されたＮチヤン
ネル形の第１のMOSTおよびＰチヤンネル形の
第２のMOSTよりなるCMOS回路部と、この
CMOS回路部の第１のMOSTに低電圧のスイツ
チング信号を与える入力回路部と、この入力回路
部の出力により作動し、前記CMOS回路部の第
２のMOSTにスイツチング信号を付与するフオ
トカプラ部を備えた構成になるものである。

〔作用〕

第１のMOSTは、入力回路部の出力状態に同
期してオンからオフへ、あるいはオフからオンへ
その状態を反転する。同時に、この入力回路部の
出力はフオトカプラ部にも導入され、フオトカプ
ラ部は、入力回路部の出力状態に応じたスイツチ
ング信号を第２のMOSTに供給する。このフオ
トカプラ部の出力により、第２のMOSTは、第
１のMOSTとは相補的にオン・オフ状態をとる。
この場合、フオトカプラ部は，入力回路部の出力
状態を、そのまま維持するので、第１及び第２の
MOSTとともに、直流的に駆動される。したが
つて、入力信号に応じた直流から高周波までの高
電圧出力が得られることになる。

また、高圧電源と入力回路部とは、フオトカプ
ラ部により電気的には分離されるので、入力回路
部に特に高耐圧の素子を準備する必要もなく、高
圧電源からのバイアス電流の供給も不用である。

〔実施例〕

第１図は、本考案による高圧駆動回路の原理構
成を示すブロツク図である。ここで１は、高圧電
源EBに並設されたCMOS回路部であり、ｎチヤ
ンネル形の第１のMOSTQ₃₁とｐチヤンネル形の
第２のMOSTQ₃₂がカスケードに接続されて両者
が相補的に作動するようになつている。

２は、図示しない低圧側のロジツク回路部から
の信号が与えられ、CMOS回路部の第１の
MOSTQ₃₁に駆動信号を付与するためのインバー
タからなる入力回路部である。この入力回路部２
の出力は、フオトカプラ部３にも与えられてい
る。そしてフオトカプラ部３の出力がCMOS回
路部１の第２のMOSTQ₃₂のゲート電極に入力さ
れる構成になるものである。

また第１のMOSTQ₃₁と第２のMOSTQ₃₂はそ
れぞれソース接地された構成である。

上記構成において、入力回路部２の入力端子
t₃₁に、例えば接地電位のローレベル信号が与え
られているとすれば、入力回路部２は、このロー
レベル信号をMOSTQ₃₁をオンさせるに十分な信
号レベルに変換し、そのゲート電極に与える。

一方、前記入力回路部２の出力を受けてフオト
カプラ部３が作動し、第２のMOSTQ₃₂をオフさ
せる信号を形成する。したがつてMOSTQ₃₁がオ
ン、MOSTQ₃₂がオフとなり、CMOS回路部１の
出力端子t₃₂は接地電位となり、図示しない負荷
へ高電圧が供給されることはない。

次に、入力端子t₃₁にハイレベルの信号が与え
られると、入力回路部２の出力は反転し、
MOSTQ₃₁はオフ状態となる。同時にフオトカプ
ラ部３の出力も反転し、MOSTQ₃₂はオンする。
これにより出力端子t₃₂を介して高圧電源が負荷
と接続され、負荷が高電圧で駆動されることにな
る。

この場合、MOSTQ₃₁，Q₃₂をオン・オフ制御
させるには、10V程度あれば十分である。したが
つて、入力回路部２及びフオトカプラ部３は低耐
圧のものでよい。すなわちスイツチング特性に優
れ、かつ安価な素子を使用することが可能とな
る。

このことは、CMOS回路部１で高電圧をオ
ン・オフする際に、スパイク状の高電圧パルスの
発生を防止する上からも有効である。すなわち、
第２図ａに示すように、時刻T₁においてハイレ
ベル信号が与えられるとこれが入力回路部２で反
転して（第２図ｂ）MOSTQ₃₁のゲートに与えら
れ、第２図ｃに示すようにMOSTQ₃₁をオフに反
転させる。この場合、入力回路部２では高速スイ
ツチングが行われるため、MOSTQ₃₁のゲート電
荷の放電は急峻であつて、オフへの反転時間の遅
れは、ほとんどみられない。

一方、入力回路部２の出力は、フオトカプラ部
３にも与えられ、これにより発光部が駆動されて
出力が生じ、CMOS回路部１のMOSTQ₃₂に印加
される。そしてMOSTQ₃₂のゲートに電荷が蓄積
され、オフからオンに反転する。

ところで、CMOS回路部１を構成するMOST
は高電圧をオン・オフする必要があるため、高耐
圧のドランジスタを使用しなければならない。し
たがつてゲート容量も大きく、これを高速の素子
で駆動したとしても、オンさせるには、第２図ｄ
に示すように、多少の時間遅れτが生ずる。すな
わち、オン・オフ反転時に、まずオン側にあつた
MOSTが先にオフとなり、これから多少の遅れ
をもつてオフ側にあつたMOSTがオンに立上る。
このことは、時刻T₂おいてMOSTQ₃₁がオンに
MOSTQ₃₂がオフに反転する場合も同様であり、
第２図ｃに示すように、MOSTQ₃₁が完全にオン
するまでには、時間遅れτが生じる。

したがつて、高圧電源EBのスイツチング時に、
CMOS回路部１の両MOSTが同時にオンするこ
とはなく、スパイク状のトランジエントノイズの
発生が確実に防止され、MOST自体が破壊され
ることがない。

第３図に、本考案による高圧駆動回路の具体的
な回路の一例を掲げる。第１図と同一部には同一
符号を付してある。

ここでZD₃₁，ZD₃₂は、MOSTQ₃₁，Q₃₂のゲー
トの破壊を防ぐために、入力をゲート電圧にクラ
ンプするためのツエナーダイオードである。

また、フオトカプラ部３とMOSTQ₃₂間に挿入
されているトランジスタQ₃₃からなる回路部４
は、レベルシフト回路部である。一般に、この高
圧駆動回路に入力されるロジツク回路の出力は
5V程度となつている。これに対し、高耐圧の
MOSTのゲート電圧は10〜15V程度であるので、
このレベルシフト回路部４により、フオトカプラ
部３の出力を、MOSTQ₃₂のゲートを制御するに
十分な電圧にシフトしているものである。そして
電源E₃₂が、レベルシフト用の電源であり、電源
E₃₁は、入力回路部２の電源である。

さらにＲは抵抗、Ｃはコンデンサを示し、各能
動素子を適正領域で作動させるために、あるい
は、各素子の動作速度を上げるために挿入されて
いる。

またMOSTQ₃₂はソース接地型増幅回路を構成
しているので、電源E₃₂の正極、負極とも高圧電
源E_Bの電位に対して常に一定の関係にあり、対
地容量に対する充放電電流が流れず、特別に電源
E₃₂の対地容量を小さくする必要はない。同様に
レベルシフト回路部４を構成する回路部品につい
ても対地容量に対し制限を受けることはない。

したがつて、この第３図に示す具体的な回路に
おいても、入力回路部２は、高圧電源EBとは電
気的に分離されるために、スイツチング特性にす
ぐれた低耐圧の素子で構成することが可能であ
る。また、フオトカプラ部３にも高電圧が印加さ
れることがないので、同様に低耐圧の素子を使用
することができる。さらに、入力回路部２により
CMOS回路部１は直流的に駆動されるため、直
流から高周波までの入力信号により高電圧の切替
えが可能である。

〔効果〕

高耐圧のCMOS回路部を駆動する入力回路部
を、低耐圧の素子で構成することができ、しかも
直流から高周波までの入力信号によつて制御可能
である。また、入力回路側に常時回路電流を流す
必要がないため、消費電力を低減する上からも効
果がある。

さらに、入力回路部に低耐圧かつスイツチング
特性にすぐれた素子の使用が可能なため、高電圧
のオン・オフ切替時におけるトランジエントノイ
ズの発生が防止できるものである。

このほか、第１及び第２のMOS形トランジス
タはソース接地型増幅回路を構成しているので、
トランジスタ駆動用の電源はフローテイング電源
にする必要がなく、電源ならびにこれと接続され
る他の回路も対地容量が小である必要はない。

【図面の簡単な説明】

第１図は、本考案による高圧駆動回路の原理構
成を示す図、第２図は、その動作を説明するため
のタイミング図、第３図は、本考案による高圧駆
動回路の一実施例を示す回路図、第４図、第５図
は、従来の高圧駆動回路を示す回路図である。１……CMOS回路部、２……入力回路部、３
……フオトカプラ部。

Claims

【実用新案登録請求の範囲】

高圧電源と並列接続され、ソース接地されたＮ
チヤンネル形の第１のMOS形トランジスタおよ
びＰチヤンネル形の第２のMOS形トランジスタ
からなるCMOS回路部と、このCMOS回路部の
第１のMOS形トランジスタに低電圧のスイツチ
ング信号を導入する入力回路部と、この入力回路
部の出力により作動し、前記CMOS回路部の第
２のMOS形トランジスタにスイツチング信号を
付与するフオトカプラ部とを備えた構成になる高
圧駆動回路。