KR930020851A - 출력회로 - Google Patents
출력회로 Download PDFInfo
- Publication number
- KR930020851A KR930020851A KR1019930004130A KR930004130A KR930020851A KR 930020851 A KR930020851 A KR 930020851A KR 1019930004130 A KR1019930004130 A KR 1019930004130A KR 930004130 A KR930004130 A KR 930004130A KR 930020851 A KR930020851 A KR 930020851A
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- output
- reset signal
- output circuit
- logic level
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Abstract
출력 트랜지스터의 온시간을 최소화하여 부하전류의 평균값을 억제하고, 부하를 데이타 출력전에 중간전위를 공급하여 부하전류의 순시값을 억제한다. 이 출력회로는 소정의 리세트신호가 제1논리레벨을 가질때 부하를 개방상태로 유지하고 또한 상기 소정의 리세트 신호가 제2논리레벨로 변동할때 출력데이타의 논리레벨에 따라 부하를 고전원전위 또는 저전원전위에 의해 구동하며, 리세트신호가 제1논리레벨로부터 제2논리레벨로 변동하는 시간은 적어도 출력데이타가 안정될때까지 지연된다. 또한, 부하는 고전원전위와 저전원전위간의 중간전위에 의해 구동한 다음 출력데이타의 논리레벨에 따라 고전원전위 또는 저전원전위에 의해 구동한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 메모리장치의 개통도.
제2도는 제1실시예에 의한 구성도.
제3도는 제1실시예에 의한 동작 파형도.
Claims (9)
- 소정의 리세트 신호가 제1논리레벨을 가질때 개방상태에 부하를 유지하고, 또한 상기 부하를 상기 소정의 리세트신호가 제2논리레벨로 변동할때 출력데이타의 논리레벨에 따라 고전원전위 또는 고전원전위에 의해 상기 부하를 구동하며, 상기 리세트신호가 제1논리레벨에서 제2논리레벨로 변동하는 시간을 적어도 상기 출력데이타가 안정될때까지 지연하는 것이 특징인 출력회로.
- 제1항에 있어서, 상기 리세트신호의 지연은 상기 출력회로에 입력된 외부 리세트신호에 대해 출력회로내의 내부 리세트신호를 발생시키기 위한 지연시간에 해당하는 것이 특징인 출력회로.
- 소정의 리세트 신호가 제1논리레벨을 가질때 개방상태를 부하를 유지하고, 또한 상기 부하를 상기 소정의 리세트신호가 제2논리레벨로 변동할때 출력데이타의 논리레벨에 따라 고전원전위 또는 고전원 전위에 의해 상기 부하를 구동하며, 상기 부하는 소정의 고전위를 갖는 제1전원전위와 소정의 저전위를 갖는 제2전원 전위간의 중간전위에 의해 소정기간 동안 구동되는 것이 특징인 출력회로.
- 제3항에 있어서, 상기 소정기간은 적어도 상기 출력회로에 입력된 출력 데이타가 비안정상태에 있는 기간동안에 해당하는 기간으로, 세트되는 것이 특징인 출력회로.
- 제3항에 있어서, 상기 부하는 소정의 고전위를 갖는 제1전원 전위와 소정의 저전위를 갖는 제2전원 전위간의 중간전위에 의해 소정기간 동안 구동되며, 그다음 상기 출력회로에 입력된 출력데이타의 논리상태에 따라 고전위 전원 또는 저전위전원에 의해 구동되는 것이 특징인 출력회로.
- 제3항에 있어서, 상기 중간전위를 결정하는 상기 제1전원과 상기 제2전원은 상기 출력회로를 직접 구동시키는 전원과 다른 것이 특징인 출력회로.
- 제1항에 있어서, 상기 출력회로는 출력단, 논리출력신호입력단 및 리세트신호입력부로 구성하며, 상기 리세트 신호 입력부와 상기 논리출력 신호입력단이 지연회로를 통해 함께 접속되는 것이 특징인 출력회로.
- 제3항에 있어서, 상기 출력회로는 출력단, 논리출력신호입력단 및 리세트신호입력부로 구성하며, 상기 리세트신호 입력부와 상기 논리출력단이 지연회로, 펄스폭 조정회로 및 인버터 회로로 구성된 제어수단을 통해 함께 접속되는 것이 특징인 출력회로.
- 제8항에 있어서, 적어도 2인버터들을 더 포함하되, 상기 제1인버터는 제1전원전위 또는 상기 제1인버터는 제1전원전위 또는 상기 제1전원전위와 제2전원전위간의 중간전위를 출력하여, 상기 리세트신호의 논리레벨에 응답하여 상기 출력단에 공급하며, 상기 제2인버터는 제2전원전위 또는 상기 제1전원전위와 제2전원 전위간의 중간전위를 출력하여, 상기 리세트 신호의 논리레벨에 응답하여 상기 출력단에 공급하는 것이 특징인 출력회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06178692A JP3207487B2 (ja) | 1992-03-18 | 1992-03-18 | 出力回路 |
| JP92-61786 | 1992-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020851A true KR930020851A (ko) | 1993-10-20 |
| KR960009399B1 KR960009399B1 (ko) | 1996-07-18 |
Family
ID=13181125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930004130A KR960009399B1 (ko) | 1992-03-18 | 1993-03-18 | 출력회로 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3207487B2 (ko) |
| KR (1) | KR960009399B1 (ko) |
-
1992
- 1992-03-18 JP JP06178692A patent/JP3207487B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-18 KR KR1019930004130A patent/KR960009399B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3207487B2 (ja) | 2001-09-10 |
| KR960009399B1 (ko) | 1996-07-18 |
| JPH05266660A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930018856A (ko) | 제어된 출력레벨을 가지는 출력 버퍼 | |
| KR940012396A (ko) | 전원전압의 강압회로 | |
| KR970031341A (ko) | 클록신호에 의하여 제어되는 레벨변환회로(level conversion circuit controlled by colck signal) | |
| KR19990077628A (ko) | 피드백펄스발생기 | |
| KR930020443A (ko) | 데이타 리텐션(dr)모드 컨트롤 회로 | |
| KR960039328A (ko) | 지연 시간 제어 회로 | |
| KR930020851A (ko) | 출력회로 | |
| KR970701397A (ko) | Ic 카드 제어 회로 및 ic 카드 제어 시스템(ic card control circuit and ic card control system) | |
| KR950022114A (ko) | 프리차지 전압 발생회로 | |
| KR940012823A (ko) | 클록신호 생성회로 | |
| KR980006913A (ko) | 입력 누설전류가 없는 자동 모드 선택 장치 | |
| KR950022103A (ko) | 전압 온 리세트회로 | |
| KR960019299A (ko) | 승압 전위 발생 기능을 갖는 반도체 기억장치 | |
| KR970008871A (ko) | 클럭 지연 제어 회로 | |
| KR960006382B1 (ko) | 어드레스 천이 검출회로 | |
| KR970049299A (ko) | 전원공급장치의 동작 제어회로 | |
| KR930006135Y1 (ko) | 펄스 발생회로 | |
| KR970055500A (ko) | 턴오프 오동작 방지 스위칭 제어회로 | |
| KR960018856A (ko) | 모니터 수평 발진회로의 스타트 레벨 조정 회로 | |
| JPH0212306A (ja) | プログラマブルコントローラの出力駆動装置 | |
| JP2001103733A (ja) | 直流電源装置 | |
| KR20020039809A (ko) | 내부 전원전압 발생기 | |
| KR20000038211A (ko) | 전력 온 리셋 신호 발생 장치 및 방법 | |
| JPH06204812A (ja) | クロック発生回路 | |
| KR970029278A (ko) | 모니터의 수평 편향회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |