JP2569661B2

JP2569661B2 - 可変電流型カレントミラー回路

Info

Publication number: JP2569661B2
Application number: JP62329574A
Authority: JP
Inventors: 法男小路
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1987-12-28
Filing date: 1987-12-28
Publication date: 1997-01-08
Anticipated expiration: 2012-01-08
Also published as: JPH01173910A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、カレントミラー回路にかかわり、特に入
出力電流が広い範囲で可変する場合に好適なカレントミ
ラー回路に関するものである。

〔発明の概要〕

本発明は、エミッタ抵抗を備えた複数のカレントミラ
ー回路のベース電極を共通に接続し、カレントミラー回
路の電流出力が所定値を越えたときは複数個のカレント
ミラー回路が順序並列動作となるように構成したもので
ある。

そして、このように構成することにより、入出力電流
レベルに応じてエミッタ抵抗における電圧降下が所定値
内で変化することになり、入力電流レベルが広範囲で可
変する場合でも、出力電流レベルのばらつきをおさえる
ことができる。

〔従来の技術〕

カレントミラー回路には、その特性の１つとして、入
力電流と出力電流の比の精度を高くすることが要求され
る。

この入出力電流比の精度を向上させる方法としては、
カレントミラー接続されたトランジスタの電流利得を一
定にすること、ベース電流の差分の影響が少なくなるよ
うな回路構成とすること、あるいはトランジスタのベー
ス・エミッタ間電圧V_BEのばらつきによる誤差を少なく
する事があげられる。

電流利得を一定とする方法としては、例えば、特公昭
46−8008号公報にみられるような技術が提案されてお
り、また、ベース電流による誤差を少なくする方法とし
ては、ウイルソンカレントミラー回路等の発明がなされ
ている。

また、V_BEのばらつきによる誤差を少なくする方法と
しては、第８図に示すようにカレントミラー接続とされ
ているトランジスタQ₃₁,Q₃₂のエミッタに抵抗（R_E1,
R_E2）を接続することが慣用されている。

これらのうち、エミッタ抵抗R_E1,R_E2を接続すると、
入出力電流の精度がかなり高くできる点を説明する。

例えば、第９図に示すような、エミッタ抵抗を接続し
ないカレントミラー回路における入出力電流のばらつき
を考えてみる。

ここで、２つのトランジスタQ₃₁,Q₃₂のベース・エミ
ッタ間電圧をV_EB1,V_BE2とし、トランジスタの電流利得
が充分に高いものとすると、入力電流I_in及び出力電流I
₀は、となり、従って、入出力電流比は、とあらわされる。ここでΔV_BE＝2mVと仮定すると常温で
はV_T≒26mVであるから、となる。つまり約±８％のばらつきが生じ、例えば100
μＡの入力電流に対して、出力電流は概略92〜108μＡ
となる程度の精度しか得られない。

これに対して、第８図の場合、すなわちエミッタ抵抗
が設けられている場合を考えてみる。

トランジスタQ₃₂及び抵抗R_E2による相互コンダクタン
スをg_mとすると、 R_E1＝R_E2＝R_E r_e＝ベース入力抵抗ここで、ΔV_BE変化分があった時の出力電流の変化分
ΔI₀を求めると、 ΔI₀＝ΔV_BE×g_m ……（６）であるため、第（５）式を代入して、となり、従って入出力電流のばらつきを示すΔI₀/I₀はと表わすことができる。今、ΔV_BE＝2mVとし、R_E・I₀の
各値に対する入出力電流のばらつきΔI₀/I₀を求めてみ
ると、第１表のようになる。

このように、抵抗R_Eを大きくし、かつ出力電流I₀が大
きいときは、ΔV_BEの影響による出力誤差を小さくする
ことができる。

例えば、R_E×I₀＝100mV程度に設定すると、入出力電
流のばらつきは1.5％程度におさえることができ、ΔV_BE
の影響はほとんど無視できるものとなる。

従って、エミッタ抵抗を備えたカレントミラー回路で
は、エミッタ抵抗が入力電流レベルに応じて適当な抵抗
値（例えばR_E×I₀≒100mVになるようなR_Eの値）に設定
されていれば、入出力電流精度の高い回路を実現するこ
とが可能になる。

〔発明が解決しようとする問題点〕

しかしながら、入出力電流比の精度を高くするために
抵抗値の大きいエミッタ抵抗を備えたカレントミラー回
路を構成すると、入力電流が大きく変化する場合には使
用に適さないという欠点を有している。

例えば、入力電流が１μＡから100μＡまで変化する
場合を考えてみる。

入力電力I_in＝１μＡのときに入出力電流精度を保つ
ために、R_E×I₀＝100mVとなるようにすると、抵抗R_Eは1
00KΩとなる。このように設定すると、入力電流I_in＝10
0μＡとなった時にはエミッタ抵抗の電圧降下はR_E×Ｉ
＝10Vとなってしまい、電流源を作動する電源電圧が高
くないと実用化できないことになる。

そこで、入力電流範囲が広い場合には、トランジスタ
のエミッタサイズを大きくとり、トランジスタ自体のΔ
V_BEを少なくすることにより入出力電流の精度を保つ方
法が考えられるが、トランジスタサイズの増大はIC基板
におけるチップサイズの増大となり、これも好ましくな
かった。

〔問題点を解決するための手段〕

本発明は上記の問題点にかんがみてなされたもので、
異なるエミッタ抵抗を備えた複数のカレントミラー回路
を設け、例えばエミッタ抵抗に発生する電圧を所定の電
圧レベルと比較して大電流出力の場合は複数のカレント
ミラー回路が並列状態で動作するようにしたものであ
る。

〔作用〕

上記したように構成すると、入力電流が所定のレベル
に上昇するまでは、第１のカレントミラー回路のみが動
作して所定の出力電流も供給するため、入出力電流の精
度は第１のカレントミラー回路のエミッタ抵抗によって
高精度に保たれる。また、入力電流レベルが上昇し所定
レベル以上になると、その所定レベル以上の増加分の電
流は第１のカレントミラー回路と並列に接続された次の
カレントミラー回路によって供給されることになる。す
ると、入出力電流の精度は並列の合成エミッタ抵抗値と
電流の積によって高精度で保たれるものとなり、また入
力電流が増加しても、エミッタ抵抗における電圧降下は
少なくすることができる。

〔実施例〕

第１図は本発明の一実施例を示したもので、ベースが
共通に接続されているトランジスタQ₁及びQ₂とエミッタ
抵抗R₁及びR₂から成る第１のカレントミラー回路と、同
じくトランジスタQ₃及びQ₄とエミッタ抵抗R₃及びR₄から
成る第２のカレントミラー回路が並列に接続されてい
る。

１は帰還回路を構成するオペアンプであり、一方の入
力端子にはエミッタ抵抗の電圧降下を検出するために基
準となる設定電圧V_rが入力されている。また、他方の入
力端子には抵抗R₂における電位が入力されている。

そして、このオペアンプ１の出力は第２のカレントミ
ラー回路の抵抗R₃,R₄に接続されているトランジスタQ₁₀
のベースに帰還されている。

２は入力電流I_inを供給する電流源、３は出力電流I₀
となる電流源を示す。

なお、通常は、抵抗R₁〜R₄の抵抗値はR₁＝R₂,R₃＝R₄
となるように設定され、抵抗R₁及びR₂における電位を
V₁、抵抗R₃及びR₄における電位をV₂で示す。

上記の回路は、２つのカレントミラー回路を並列に接
続したものであるが、出力電流I₀が所定の値となるまで
はオペアンプ１の出力は０であり、トランジスタQ₁₀は
オフとなっている。

したがって、入力電流I_inが所定値以下の場合は、ト
ランジスタQ₁,Q₂による電流ミラー回路によって出力電
流I₀が供給されることになるが、トランジスタQ₁,Q₂の
エミッタ抵抗R₁＝R₂は充分高い抵抗値、例えば100KΩと
されているから、前述したようにトランジスタQ₁,Q₂の
ベース・エミッタ間電圧V_BE1,V_BE2に誤差があるときで
も、入力電流I_inと出力電流I₀の値は比較的高い精度で
同一電流とすることができる。

次に、入力電流I_inの値が増加した場合は、出力電流I
₀も比例して増加することになり、エミッタ抵抗R₁及びR
₂の電位V₁も増加する。そして、この電位V₁の増加によ
って電流源２の作動に支障を来たすような値になると、
このとき、V₁＞V_rとなりオペアンプ１の出力がトランジ
スタQ₁₀をオンにする。

トランジスタQ₁₀が導通し、第２のカレントミラーを
構成するトランジスタQ₃,Q₄のエミッタ抵抗R₃,R₄に電流
が流れるようになると、入力電流I_inの一部は第２のカ
レントミラーを構成するトランジスタQ₃,Q₄を介して出
力電流I₀を供給するようになる。

したがって、エミッタ抵抗R₂の電位がV₁以上になる
と、第１のカレントミラーを構成するトランジスタQ₁,Q
₂に流れる電流I₀₁はそのときの入力電流I_Aを境として第
２図（ａ）に示すように一定となり、第２図（ｂ）に示
すようにエミッタ抵抗R₂の電圧降下V₁も一定に抑圧され
ることになる。

そして、入力電流I_inの増加分は第２のカレントミラ
ー回路を構成するトランジスタQ₃,Q₄を流れる電流I₀₂に
よって出力側に転換され、出力電流I₀はI₀₁＋I₀₂によっ
て供給されることになる。

また、入力電流I_Aを境としてエミッタ抵抗R₃（R₄）の
電圧降下V₂は上昇を始め、V₁＝V₂となったときに最大の
電流I_max（飽和電流）となるように設定する。

上述したように、本発明の電流可変型のカレントミラ
ー回路は低電流のときには比較的大きいエミッタ抵抗
（R₁＝R₂＝100KΩ）で動作することによって入出力電流
の比を正確に設定することができるようにし、かつ、高
い入力電流の場合は比較的小さいエミッタ抵抗（R₃＝R₄
＝10KΩ）が動作することによってエミッタにおける電
圧降下の上昇を阻止するようにしているので、高精度
で、かつ、低い電源電圧でも動作させることができると
いう優れた効果を示すことになる。

この点を実際の電流値と抵抗値を使用して、本発明の
回路における入力電流I_inと出力電流I₀のばらつきΔI₀
（ΔI₀＝ΔI₀₁＋ΔI₀₂）を考えてみる。

R₁＝R₂＝100KΩ,R₃＝R₄＝10KΩ,V_r＝1V,ΔV_BE＝2mVと
し、I_inが１μＡ〜100μＡまで変化した時のV₁,V₂及び
ばらつきを示すΔI₀₁,ΔI₀₂を求めると第２表のように
なる。

第２表より、ΔI₀/I₀はI_inが１μＡ〜100μＡの範囲
では無視できる程小さいことがわかる。

つまり、I₀₂が小さい時はV₂も小さくなり、I₀₂のばら
つきを示すΔI₀₂/I₀₂は大きくなるが、全体のばらつき
ΔI₀/I₀は、（ΔI₀₁＋ΔI₀₂）／（I₀₁＋I₀₂）であるた
め、この場合では、ΔI₀/I₀≒ΔI₀₂/ΔI₀₁＋I₀₂≒ΔI₀₂
/I₀₁と考えることができ、この値はΔI₀₂とI₀₁のレベル
差を考えれば、ほとんど無視できる値となるわけであ
る。

すなわち、この回路では、入力電流I_inのレベルに応
じてV₁及びV₂の電位が適度な値で変化することによりI
_inが広範囲で変化しても、入出力電流比の精度を高く保
つことができるものである。

なお、広範囲な入力電流範囲で精度を確保するには、
抵抗R₃の抵抗値をR₁の抵抗値よりも低く設定することが
望ましい。

第３図（ａ）は第１図においてオペアンプ１をトラン
ジスタQ₁₄,Q₁₅によって構成した場合を示したもので、
他の符号は同一部分を示している。

また、第３図（ｂ）は、第３図（ａ）の回路におい
て、逆極性のトランジスタを使用した場合の実施例を示
したものである。

第４図は、第１図の回路の応用例を示し、より広範囲
で変化する入力電流に対して、誤差の少ない入出力特性
が得られるようにした回路を示すものであり、３つのカ
レントミラー回路を並列接続したものである。すなわ
ち、第１図の第1,第２のカレントミラー回路に、トラン
ジスタQ₇,Q₈及び抵抗R₅,R₆から成る第３のカレントミラ
ー回路をさらに並列接続し、また、オペアンプ1A及びト
ランジスタQ₁₁から成る第２の帰還回路を設けたものと
いえる。なお、オペアンプ１及び1Aの−入力端子に供給
される電位はV_r1,V_r2（V_r1＜V_r2）とし、また、第３の
カレントミラー回路の抵抗R₅,R₆に発生する電圧をV₃と
する。

つづいて、この回路の動作を第５図（ａ），（ｂ）の
入力電流−出力電流及び入力電流−電圧降下のグラフを
参照しながら説明する。

入力電流がI_inがI_aのレベルに達するまでは出力電流I
₀はエミッタ抵抗R₂に流れる電流I₀₁であり、この電流I
₀₁が増大してその電圧降下がV₁＞V_r1となるI_a〜I_bの段
階ではトランジスタQ₁₀がオンとなってオペアンプ１に
より復帰がかかりI₀＝I₀₁＋I₀₂となる。

次に、入力電流I_inがさらに増加してI_cとなり、エミ
ッタ抵抗R₂の電圧降下がV₁＝V_r2となると、トランジス
タQ₁₀が飽和し、V₁が第２の設定電圧V_r2より大きくなる
と、オペアンプ1Aによる帰還がかかり、トランジスタQ
₁₁もオンになる。その結果、電流I_c以上になると出力電
流はI₀＝I₀₁＋I₀₂＋I₀₃となる。そして、トランジスタQ
₁₁が飽和するまで、つまり、V₃＝V_r2となるまで、I₀₃は
増加するがI₀₁及びI₀₂はほぼ一定の値となる。

上述したように、本発明の可変出力型カレントミラー
回路では、並列接続するカレントミラー回路の数を増や
すことにより、より広範囲な入力電流に対して出力電流
のばらつきをおさえることができる。

第６図はオペアンプによる帰還回路にかえてより簡易
に電圧制御を行えるようにしたものである。

この回路では、トランジスタQ₁₂によってウイルソン
型のカレントミラー回路構成とし、トランジスタQ₁₃に
よってエミッタ抵抗の電圧降下が増大したときに、第２
のカレントミラー回路（Q₃,Q₄）が動作するようにして
いる。

すなわち、共通ベース電位をV_Bとすると、であるから、R₁₀＝R₁₁とすると、V_B＝2V_BEとなる。

従って、エミッタ抵抗R₂の電圧降下V₁はV₁＝V_B−V_BE
＝V_BEとなり、エミッタ抵抗R₁,R₂に発生する電圧V₁はV
_BE（0.7V）で制御されるものとなる。

従って、第１図の回路より低い電源電圧で動作させる
場合に好適である。

次に、マルチエミッタ型のトランジスタを利用した場
合の本発明の実施例を説明する。

第７図は第１図の回路をマルチエミッタ型のトランジ
スタQ₂₁,Q₂₂を利用して構成した実施例を示すものであ
る。

すなわち、第１及び第２のカレントミラー回路が、ト
ランジスタQ₂₁,Q₂₂を共有するような構成となってい
る。この回路が、第１図における回路と同様の効果を奏
することができることはいうまでもない。

なお、カレントミラー回路を３個以上並列接続する場
合も、カレントミラー回路と同数のエミッタ電極を持つ
マルチエミッタ型のトランジスタを使用すればよい。

〔発明の効果〕

以上説明したように、本発明の可変電流型カレントミ
ラー回路は、入力電流レベルが広範囲に変化する場合で
も、入力電流に対して高精度な出力電流を確保すること
ができ、かつ、低い電源電圧で動作させることができる
という優れた効果を奏することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図
（ａ），（ｂ）は第１図の回路の動作説明のためのグラ
フ、第３図（ａ）は本発明の他の実施例を示す回路図、
第３図（ｂ）は逆極性のトランジスタで具体化した場合
の回路図、第４図は本発明のさらに他の実施例を示す回
路図、第５図（ａ），（ｂ）は第４図の回路の動作説明
のためのグラフ、第６図は制御回路を簡易化した本発明
の他の実施例を示す回路図、第７図はマルチエミッタ型
のトランジスタを使用した場合の一実施例を示す回路
図、第８図及び第９図は従来のカレントミラー回路の動
作を示す回路図である。図中、1,1Aはオペアンプ、2,3は電流源、Q₁〜Q₆はカレ
ントミラー回路を構成するトランジスタ、Q₁₀,Q₁₁は帰
還回路を構成するトランジスタ、Q₂₁,Q₂₂はマルチエミ
ッタ型のトランジスタを示す。

Claims

(57)【特許請求の範囲】

【請求項１】エミッタにそれぞれ抵抗が接続されている
複数個のカレントミラー回路のベース電極と，入力電極
端子及び出力電流端子を共通に接続し、前記カレントミ
ラー回路の電流出力が所定値を越えたときは前記複数個
のカレントミラー回路が順次動作するように制御する回
路を備えていることを特徴とする可変電流型カレントミ
ラー回路。
【請求項２】カレントミラー回路を構成するトランジス
タがマルチエミッタ型のトランジスタによって構成され
ていることを特徴とする特許請求の範囲第（１）項に記
載の可変電流型カレントミラー回路。