JP2568952B2 - 立体ハイブリッド回路 - Google Patents
立体ハイブリッド回路Info
- Publication number
- JP2568952B2 JP2568952B2 JP3222348A JP22234891A JP2568952B2 JP 2568952 B2 JP2568952 B2 JP 2568952B2 JP 3222348 A JP3222348 A JP 3222348A JP 22234891 A JP22234891 A JP 22234891A JP 2568952 B2 JP2568952 B2 JP 2568952B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- hybrid circuit
- circuit
- connection
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Filters And Equalizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、リードフレームに直接
的にチップコンデンサ、チップ抵抗、チップインダクタ
等の回路構成部品を装着し、一体成形で外装パッケージ
を設けた単層 ハイブリッド回路を、複数個積層一体化し
てなる立体ハイブリッド回路に関する。
的にチップコンデンサ、チップ抵抗、チップインダクタ
等の回路構成部品を装着し、一体成形で外装パッケージ
を設けた単層 ハイブリッド回路を、複数個積層一体化し
てなる立体ハイブリッド回路に関する。
【０００２】
【従来の技術】従来のハイブリッド回路は、セラミック
又は樹脂基板上に厚膜印刷によって回路パターンを印刷
し、その回路パターン上にチップコンデンサ、チップ抵
抗、チップインダクタ等の回路構成部品を装着して所要
の回路を構成し、パッケージングのために樹脂塗装やケ
ース入れ等を行い完成していた。
又は樹脂基板上に厚膜印刷によって回路パターンを印刷
し、その回路パターン上にチップコンデンサ、チップ抵
抗、チップインダクタ等の回路構成部品を装着して所要
の回路を構成し、パッケージングのために樹脂塗装やケ
ース入れ等を行い完成していた。
【０００３】
【発明が解決しようとする課題】ところで、厚膜印刷し
たセラミック又は樹脂製の回路基板を使用した場合、原
価が高くなり、さらに複雑な回路を１枚の微小回路基板
上に形成するのには限界があった。また、セラミック又
は樹脂基板に外部接続用のリードを接続固定する必要も
あり、製造工数も多くなっていた。
たセラミック又は樹脂製の回路基板を使用した場合、原
価が高くなり、さらに複雑な回路を１枚の微小回路基板
上に形成するのには限界があった。また、セラミック又
は樹脂基板に外部接続用のリードを接続固定する必要も
あり、製造工数も多くなっていた。
【０００４】本発明は、上記の点に鑑み、セラミック又
は樹脂製の回路基板を使用せずに、リードフレームに直
接的にチップコンデンサ、チップ抵抗、チップインダク
タ等のチップ素子を装着してハイブリッド回路を構成
し、さらにそれらを立体的に積層することで、従来技術
の問題点を解消し、複雑な回路を構成可能で、原価及び
製造工数の低減及び小型化を図り得る立体ハイブリッド
回路を提供することを目的とする。
は樹脂製の回路基板を使用せずに、リードフレームに直
接的にチップコンデンサ、チップ抵抗、チップインダク
タ等のチップ素子を装着してハイブリッド回路を構成
し、さらにそれらを立体的に積層することで、従来技術
の問題点を解消し、複雑な回路を構成可能で、原価及び
製造工数の低減及び小型化を図り得る立体ハイブリッド
回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る第１の立体ハイブリッド回路は、回路
パターンに対応したリードフレームにチップ素子を接続
固定し、外装パッケージを絶縁樹脂で一体成形してなる
単層ハイブリッド回路を、複数個積層一体化し、電気接
続手段で相互に接続してなり、前記電気接続手段が、一
方の単層ハイブリッド回路のリードフレームに設けられ
た突出接続端子部と他方の単層ハイブリッド回路のリー
ドフレームに設けられていて前記突出接続端子部が嵌ま
る接続部とで構成されている。
に、本発明に係る第１の立体ハイブリッド回路は、回路
パターンに対応したリードフレームにチップ素子を接続
固定し、外装パッケージを絶縁樹脂で一体成形してなる
単層ハイブリッド回路を、複数個積層一体化し、電気接
続手段で相互に接続してなり、前記電気接続手段が、一
方の単層ハイブリッド回路のリードフレームに設けられ
た突出接続端子部と他方の単層ハイブリッド回路のリー
ドフレームに設けられていて前記突出接続端子部が嵌ま
る接続部とで構成されている。
【０００６】本発明に係る第２の立体ハイブリッド回路
は、回路パターンに対応したリードフレームにチップ素
子を接続固定し、外装パッケージを絶縁樹脂で一体成形
してなる単層ハイブリッド回路を、複数個積層一体化
し、電気接続手段で相互に接続してなり、前記電気接続
手段が、一方の単層ハイブリッド回路のリードフレーム
に設けられた接続部と、他方の単層ハイブリッド回路の
リードフレームに設けられた接続部と、両方の接続部に
圧入接続されるチップジャンパーとで構成されている。
は、回路パターンに対応したリードフレームにチップ素
子を接続固定し、外装パッケージを絶縁樹脂で一体成形
してなる単層ハイブリッド回路を、複数個積層一体化
し、電気接続手段で相互に接続してなり、前記電気接続
手段が、一方の単層ハイブリッド回路のリードフレーム
に設けられた接続部と、他方の単層ハイブリッド回路の
リードフレームに設けられた接続部と、両方の接続部に
圧入接続されるチップジャンパーとで構成されている。
【０００７】本発明に係る第３の立体ハイブリッド回路
は、回路パターンに対応したリードフレームにチップ素
子を接続固定し、外装パッケージを絶縁樹脂で一体成形
してなる単層ハイブリッド回路を、複数個積層一体化
し、電気接続手段で相互に接続してなり、前記電気接続
手段が、一方の単層ハイブリッド回路のリードフレーム
に設けられた接続部と、他方の単層ハイブリッド回路の
リードフレームに設けられた接続部と、両方の接続部に
圧入接続される層間接続貫通端子を有するホルダとで構
成されている。
は、回路パターンに対応したリードフレームにチップ素
子を接続固定し、外装パッケージを絶縁樹脂で一体成形
してなる単層ハイブリッド回路を、複数個積層一体化
し、電気接続手段で相互に接続してなり、前記電気接続
手段が、一方の単層ハイブリッド回路のリードフレーム
に設けられた接続部と、他方の単層ハイブリッド回路の
リードフレームに設けられた接続部と、両方の接続部に
圧入接続される層間接続貫通端子を有するホルダとで構
成されている。
【０００８】
【作用】本発明においては、回路パターンに対応したリ
ードフレームを用い、該リードフレームに回路構成部品
としてのチップ素子を装着するので、厚膜印刷によるセ
ラミックや樹脂基板を使用する必要が無い。このため、
原価低減が可能であり、製造工数も少なくなり、小型化
にも有利である。また、リードフレームにチップ素子を
接続固定してなる単層ハイブリッド回路を複数個積層一
体化するので、複雑で多様な回路を構成することができ
る。すなわち、複雑な回路は、多層に分割して各層毎に
製造し、各層のハイブリッド回路を立体的に積層組み立
てることにより実現できる。
ードフレームを用い、該リードフレームに回路構成部品
としてのチップ素子を装着するので、厚膜印刷によるセ
ラミックや樹脂基板を使用する必要が無い。このため、
原価低減が可能であり、製造工数も少なくなり、小型化
にも有利である。また、リードフレームにチップ素子を
接続固定してなる単層ハイブリッド回路を複数個積層一
体化するので、複雑で多様な回路を構成することができ
る。すなわち、複雑な回路は、多層に分割して各層毎に
製造し、各層のハイブリッド回路を立体的に積層組み立
てることにより実現できる。
【０００９】
【実施例】以下、本発明に係る立体ハイブリッド回路の
実施例を図面に従って説明する。
実施例を図面に従って説明する。
【００１０】図５は本発明の基本となる参考例であって
単層ハイブリッド回路を示し、図６はその回路図であ
る。これらの図において、１Ａは回路パターンに対応し
たリードフレームのリード部（帯状連結部を除去したも
の）であり、該リードフレームのリード部１Ａ上にチッ
プコンデンサ２Ａ，２Ｂ及びチップインダクタ３Ａ，３
Ｂがはんだ付け、導電性接着剤等で接続固定されてい
る。また、４は絶縁樹脂で一体成形された外装パッケー
ジであり、外装パッケージ４から外部に突出したリード
部端部が外部接続用電極端子となる。このようにして、
図６のＬＣ回路が得られる。
単層ハイブリッド回路を示し、図６はその回路図であ
る。これらの図において、１Ａは回路パターンに対応し
たリードフレームのリード部（帯状連結部を除去したも
の）であり、該リードフレームのリード部１Ａ上にチッ
プコンデンサ２Ａ，２Ｂ及びチップインダクタ３Ａ，３
Ｂがはんだ付け、導電性接着剤等で接続固定されてい
る。また、４は絶縁樹脂で一体成形された外装パッケー
ジであり、外装パッケージ４から外部に突出したリード
部端部が外部接続用電極端子となる。このようにして、
図６のＬＣ回路が得られる。
【００１１】次に図７乃至図９で上記参考例のハイブリ
ッド回路の製造方法について述べる。図７は使用するリ
ードフレーム１を示し、該リードフレーム１は回路パタ
ーンに対応したリード部１Ａと帯状連結部１Ｂとからな
り、金属薄板の打ち抜き、エッチング等で形成されたも
のである。このようなリードフレーム１の所定位置（間
隙Ｇを形成した部分）に対して図８のようにチップコン
デンサ２Ａ，２Ｂ及びチップインダクタ３Ａ，３Ｂがは
んだ付け、導電性接着剤等で接続固定される。その後、
図９の仮想線の如くリードフレーム１をそのまま利用し
た状態にてインサート射出成型により絶縁樹脂製外装パ
ッケージ４を一体成形する。それから、１点鎖線Ｘのよ
うに不要な帯状連結部１Ｂを切除して図５に示した完成
品が得られる。
ッド回路の製造方法について述べる。図７は使用するリ
ードフレーム１を示し、該リードフレーム１は回路パタ
ーンに対応したリード部１Ａと帯状連結部１Ｂとからな
り、金属薄板の打ち抜き、エッチング等で形成されたも
のである。このようなリードフレーム１の所定位置（間
隙Ｇを形成した部分）に対して図８のようにチップコン
デンサ２Ａ，２Ｂ及びチップインダクタ３Ａ，３Ｂがは
んだ付け、導電性接着剤等で接続固定される。その後、
図９の仮想線の如くリードフレーム１をそのまま利用し
た状態にてインサート射出成型により絶縁樹脂製外装パ
ッケージ４を一体成形する。それから、１点鎖線Ｘのよ
うに不要な帯状連結部１Ｂを切除して図５に示した完成
品が得られる。
【００１２】上記図５の単層ハイブリッド回路の製造に
あたって、各工程をそれぞれ別々に実施してもよいが、
図１０のように、多数個の回路パターンに対応した長尺
リードフレーム１をその帯状連結部１Ｂの送り穴１Ｃを
利用して間欠移送し、間欠移送路の途中位置にてチップ
コンデンサ２Ａ，２Ｂ及びチップインダクタ３Ａ，３Ｂ
を回路パターンに対応したリード部１Ａに順次接続固定
し、該間欠移送路の終端側にてインサート射出成型によ
り絶縁樹脂製外装パッケージ４を当該リードフレーム上
に順次一体成形し、その後の切断工程にて個々のハイブ
リツド回路に切り離す構成とすれば、連続生産が可能で
ある。
あたって、各工程をそれぞれ別々に実施してもよいが、
図１０のように、多数個の回路パターンに対応した長尺
リードフレーム１をその帯状連結部１Ｂの送り穴１Ｃを
利用して間欠移送し、間欠移送路の途中位置にてチップ
コンデンサ２Ａ，２Ｂ及びチップインダクタ３Ａ，３Ｂ
を回路パターンに対応したリード部１Ａに順次接続固定
し、該間欠移送路の終端側にてインサート射出成型によ
り絶縁樹脂製外装パッケージ４を当該リードフレーム上
に順次一体成形し、その後の切断工程にて個々のハイブ
リツド回路に切り離す構成とすれば、連続生産が可能で
ある。
【００１３】上記参考例の単層ハイブリッド回路は、回
路パターンを厚膜印刷したセラミック又は樹脂基板を使
用する必要がなく、安価に構成でき、しかも製造工数を
削減でき、小型化を図る上でも有利である。
路パターンを厚膜印刷したセラミック又は樹脂基板を使
用する必要がなく、安価に構成でき、しかも製造工数を
削減でき、小型化を図る上でも有利である。
【００１４】なお、上記参考例において、図１１のよう
にチップコンデンサ２Ａ，２Ｂ又はチップインダクタ３
Ａ，３Ｂを取り付けるためのリードフレーム側端子部１
０は単に間隙Ｇを有する平板状であっても良いし、図１
２や図１３のようにチップコンデンサ２Ａ，２Ｂ又はチ
ップインダクタ３Ａ，３Ｂを挟持する直立したリードフ
レーム側端子部１１，１２であっても良い。
にチップコンデンサ２Ａ，２Ｂ又はチップインダクタ３
Ａ，３Ｂを取り付けるためのリードフレーム側端子部１
０は単に間隙Ｇを有する平板状であっても良いし、図１
２や図１３のようにチップコンデンサ２Ａ，２Ｂ又はチ
ップインダクタ３Ａ，３Ｂを挟持する直立したリードフ
レーム側端子部１１，１２であっても良い。
【００１５】前述の参考例は単層のハイブリッド回路で
あるが、単層のハイブリッド回路のみでは複雑な回路構
成に対応できない。そこで、複雑な回路を多層に分割し
て各層毎に製造し、各層のハイブリッド回路を立体的に
積層組み立てるようにしたものが以下の本発明に係る立
体ハイブリッド回路である。
あるが、単層のハイブリッド回路のみでは複雑な回路構
成に対応できない。そこで、複雑な回路を多層に分割し
て各層毎に製造し、各層のハイブリッド回路を立体的に
積層組み立てるようにしたものが以下の本発明に係る立
体ハイブリッド回路である。
【００１６】図１及び図２は本発明の第１実施例の立体
ハイブリッド回路であり、この場合、必要とする回路を
３層の回路パターンに分割して構成しており、第１リー
ドフレーム３０Ａは第１層の回路パターンに対応し、第
２リードフレーム３０Ｂは第２層の回路パターンに対応
し、第３リードフレーム３０Ｃは第３層の回路パターン
に対応している。また、第１リードフレーム３０Ａには
突出接続端子部３１Ａが、第２リードフレーム３０Ｂに
は突出接続端子部３１Ｂ及び接続穴部３２Ｂが、第３リ
ードフレーム３０Ｃには接続穴部３２Ｃがそれぞれ設け
られている。
ハイブリッド回路であり、この場合、必要とする回路を
３層の回路パターンに分割して構成しており、第１リー
ドフレーム３０Ａは第１層の回路パターンに対応し、第
２リードフレーム３０Ｂは第２層の回路パターンに対応
し、第３リードフレーム３０Ｃは第３層の回路パターン
に対応している。また、第１リードフレーム３０Ａには
突出接続端子部３１Ａが、第２リードフレーム３０Ｂに
は突出接続端子部３１Ｂ及び接続穴部３２Ｂが、第３リ
ードフレーム３０Ｃには接続穴部３２Ｃがそれぞれ設け
られている。
【００１７】そして、第１リードフレーム３０Ａにチッ
プコンデンサ、チップ抵抗、チップインダクタ等のチッ
プ素子２３をはんだ付けや導電性接着剤で接続固定し、
突出接続端子部３１Ａが外部に露出するようにインサー
ト射出成型により絶縁樹脂製外装パッケージ３４Ａを形
成して第１層のハイブリッド回路４０Ａを作成する。
プコンデンサ、チップ抵抗、チップインダクタ等のチッ
プ素子２３をはんだ付けや導電性接着剤で接続固定し、
突出接続端子部３１Ａが外部に露出するようにインサー
ト射出成型により絶縁樹脂製外装パッケージ３４Ａを形
成して第１層のハイブリッド回路４０Ａを作成する。
【００１８】同様に、第２リードフレーム３０Ｂにチッ
プコンデンサ、チップ抵抗、チップインダクタ等のチッ
プ素子２３をはんだ付けや導電性接着剤で接続固定し、
突出接続端子部３１Ｂ及び接続穴部３２Ｂが外部に露出
するようにインサート射出成型により絶縁樹脂製外装パ
ッケージ３４Ｂを形成して第２層のハイブリッド回路４
０Ｂを作成する。
プコンデンサ、チップ抵抗、チップインダクタ等のチッ
プ素子２３をはんだ付けや導電性接着剤で接続固定し、
突出接続端子部３１Ｂ及び接続穴部３２Ｂが外部に露出
するようにインサート射出成型により絶縁樹脂製外装パ
ッケージ３４Ｂを形成して第２層のハイブリッド回路４
０Ｂを作成する。
【００１９】さらに、第３リードフレーム３０Ｃにチッ
プコンデンサ、チップ抵抗、チップインダクタ等のチッ
プ素子２３をはんだ付けや導電性接着剤で接続固定し、
接続穴部３２Ｃが外部に露出するようにインサート射出
成型により絶縁樹脂製外装パッケージ３４Ｃを形成して
第３層のハイブリッド回路４０Ｃを作成する。
プコンデンサ、チップ抵抗、チップインダクタ等のチッ
プ素子２３をはんだ付けや導電性接着剤で接続固定し、
接続穴部３２Ｃが外部に露出するようにインサート射出
成型により絶縁樹脂製外装パッケージ３４Ｃを形成して
第３層のハイブリッド回路４０Ｃを作成する。
【００２０】その後、第１層乃至第３層のハイブリッド
回路４０Ａ乃至４０Ｃを積層し、突出接続端子部３１Ａ
を接続穴部３２Ｂに嵌め、突出接続端子部３１Ｂを接続
穴部３２Ｃに嵌めて一体化することにより、立体ハイブ
リッド回路が得られる。なお、３９Ａ乃至３９Ｃは外部
接続用電極端子である。また、各突出接続端子部と接続
穴部との接続部分は導電性接着剤を併用してもよいし、
各外装パッケージ３４Ａ乃至３４Ｃを接着剤で相互に固
着してもよい。
回路４０Ａ乃至４０Ｃを積層し、突出接続端子部３１Ａ
を接続穴部３２Ｂに嵌め、突出接続端子部３１Ｂを接続
穴部３２Ｃに嵌めて一体化することにより、立体ハイブ
リッド回路が得られる。なお、３９Ａ乃至３９Ｃは外部
接続用電極端子である。また、各突出接続端子部と接続
穴部との接続部分は導電性接着剤を併用してもよいし、
各外装パッケージ３４Ａ乃至３４Ｃを接着剤で相互に固
着してもよい。
【００２１】図３は本発明の第２実施例の立体ハイブリ
ッド回路である。この場合、第１層乃至第３層のハイブ
リッド回路４０Ｄ乃至４０Ｆ相互の接続を層間接続用チ
ップジャンパー（導体棒）４１で行っている。すなわ
ち、第１層乃至第３層のハイブリッド回路４０Ｄ乃至４
０Ｆの第１乃至第３リードフレーム３０Ｄ乃至３０Ｆに
は、接続穴部４２が形成され、該接続穴部４２にチップ
ジャンパー４１が圧入接続されるようになっている。な
お、各リードフレーム３０Ｄ乃至３０Ｆにチップコンデ
ンサ、チップ抵抗、チップインダクタ等のチップ素子２
３をはんだ付けや導電性接着剤で接続固定し、接続穴部
４２が外部に露出するようにインサート射出成型により
絶縁樹脂製外装パッケージ３４Ｄ乃至３４Ｆを形成して
各層のハイブリッド回路４０Ｄ乃至４０Ｆを作成する点
は前述の第１実施例と同様であり、各チップジャンパー
４１と接続穴部４２との接続部分は導電性接着剤を併用
してもよい。なお、３９Ｄ乃至３９Ｆは外部接続用電極
端子である。
ッド回路である。この場合、第１層乃至第３層のハイブ
リッド回路４０Ｄ乃至４０Ｆ相互の接続を層間接続用チ
ップジャンパー（導体棒）４１で行っている。すなわ
ち、第１層乃至第３層のハイブリッド回路４０Ｄ乃至４
０Ｆの第１乃至第３リードフレーム３０Ｄ乃至３０Ｆに
は、接続穴部４２が形成され、該接続穴部４２にチップ
ジャンパー４１が圧入接続されるようになっている。な
お、各リードフレーム３０Ｄ乃至３０Ｆにチップコンデ
ンサ、チップ抵抗、チップインダクタ等のチップ素子２
３をはんだ付けや導電性接着剤で接続固定し、接続穴部
４２が外部に露出するようにインサート射出成型により
絶縁樹脂製外装パッケージ３４Ｄ乃至３４Ｆを形成して
各層のハイブリッド回路４０Ｄ乃至４０Ｆを作成する点
は前述の第１実施例と同様であり、各チップジャンパー
４１と接続穴部４２との接続部分は導電性接着剤を併用
してもよい。なお、３９Ｄ乃至３９Ｆは外部接続用電極
端子である。
【００２２】図４は本発明の第３実施例の立体ハイブリ
ッド回路である。この場合、第１層及び第２層のハイブ
リッド回路４０Ｇ，４０Ｈ相互の接続を層間接続貫通端
子５１を有するホルダ５０で行っている。すなわち、第
１層及び第２層のハイブリッド回路４０Ｇ，４０Ｈの第
１及び第２リードフレーム３０Ｇ，３０Ｈには、接続穴
部５２が形成され、前記ホルダ５０の両側に各層のハイ
ブリッド回路４０Ｇ，４０Ｈを重ねた際に、各接続穴部
５２に層間接続貫通端子５１が圧入されるようになって
いる。なお、各リードフレーム３０Ｇ，３０Ｈにチップ
コンデンサ、チップ抵抗、チップインダクタ等のチップ
素子２３をはんだ付けや導電性接着剤で接続固定し、接
続穴部５２が外部に露出するようにインサート射出成型
により絶縁樹脂製外装パッケージ３４Ｇ，３４Ｈを形成
して各層のハイブリッド回路４０Ｇ，４０Ｈを作成する
点は前述の第１実施例と同様であり、各貫通端子５１と
接続穴部５２との接続部分は導電性接着剤を併用しても
よい。また、３９Ｇ，３９Ｈは外部接続用電極端子であ
る。
ッド回路である。この場合、第１層及び第２層のハイブ
リッド回路４０Ｇ，４０Ｈ相互の接続を層間接続貫通端
子５１を有するホルダ５０で行っている。すなわち、第
１層及び第２層のハイブリッド回路４０Ｇ，４０Ｈの第
１及び第２リードフレーム３０Ｇ，３０Ｈには、接続穴
部５２が形成され、前記ホルダ５０の両側に各層のハイ
ブリッド回路４０Ｇ，４０Ｈを重ねた際に、各接続穴部
５２に層間接続貫通端子５１が圧入されるようになって
いる。なお、各リードフレーム３０Ｇ，３０Ｈにチップ
コンデンサ、チップ抵抗、チップインダクタ等のチップ
素子２３をはんだ付けや導電性接着剤で接続固定し、接
続穴部５２が外部に露出するようにインサート射出成型
により絶縁樹脂製外装パッケージ３４Ｇ，３４Ｈを形成
して各層のハイブリッド回路４０Ｇ，４０Ｈを作成する
点は前述の第１実施例と同様であり、各貫通端子５１と
接続穴部５２との接続部分は導電性接着剤を併用しても
よい。また、３９Ｇ，３９Ｈは外部接続用電極端子であ
る。
【００２３】なお、４層以上のハイブリッド回路を積層
一体化して立体ハイブリッド回路を構成してもよく、各
層間の接続も、突出接続端子部、チップジャンパー、貫
通端子付きホルダ等を採用可能である。
一体化して立体ハイブリッド回路を構成してもよく、各
層間の接続も、突出接続端子部、チップジャンパー、貫
通端子付きホルダ等を採用可能である。
【００２４】
【発明の効果】以上説明したように、本発明に係る立体
ハイブリッド回路によれば、以下の効果を得ることがで
きる。
ハイブリッド回路によれば、以下の効果を得ることがで
きる。
【００２５】（１） 回路パターンに対応したリードフ
レームを用いることで、高価な厚膜印刷回路基板の使用
を省略でき、各単層ハイブリッド回路の生産コストの低
減を図ることができる。
レームを用いることで、高価な厚膜印刷回路基板の使用
を省略でき、各単層ハイブリッド回路の生産コストの低
減を図ることができる。
【００２６】（２） 回路基板が不要であり、構造が簡
単で、各単層ハイブリッド回路を小型、コンパクトに製
造可能である。
単で、各単層ハイブリッド回路を小型、コンパクトに製
造可能である。
【００２７】（３） 回路を目的別等で多層に分割して
製作し、各層のハイブリッド回路を積層して立体的に組
み立てることができ、複雑、多様な回路を構成できる。
製作し、各層のハイブリッド回路を積層して立体的に組
み立てることができ、複雑、多様な回路を構成できる。
【００２８】（４） 外装パッケージはリードフレーム
にチップ素子を固定した状態でインサート射出成形で作
成できる。
にチップ素子を固定した状態でインサート射出成形で作
成できる。
【００２９】（５） 長尺リードフレームを用いること
により、各単層ハイブリッド回路の連続的な製造ができ
る。
により、各単層ハイブリッド回路の連続的な製造ができ
る。
【図１】本発明の第１実施例の立体ハイブリッド回路を
示す正断面図である。
示す正断面図である。
【図２】同分解正断面図である。
【図３】本発明の第２実施例の立体ハイブリッド回路を
示す正断面図である。
示す正断面図である。
【図４】本発明の第３実施例の立体ハイブリッド回路を
示す正断面図である。
示す正断面図である。
【図５】本発明の基本となる参考例であってハイブリッ
ド回路を示す平面図である。
ド回路を示す平面図である。
【図６】同回路図である。
【図７】参考例で用いるリードフレームの１例を示す平
面図である。
面図である。
【図８】参考例においてリードフレームにチップ素子を
接続固定した状態の平面図である。
接続固定した状態の平面図である。
【図９】参考例においてインサート射出成形工程を説明
する平面図である。
する平面図である。
【図１０】長尺リードフレームを用いて参考例のハイブ
リッド回路を連続的に生産する場合を示す説明図であ
る。
リッド回路を連続的に生産する場合を示す説明図であ
る。
【図１１】リードフレームの端子部の第１の具体例を示
す正面図である。
す正面図である。
【図１２】リードフレームの端子部の第２の具体例を示
す正面図である。
す正面図である。
【図１３】リードフレームの端子部の第３の具体例を示
す正面図である。
す正面図である。
【符号の説明】１，３０Ａ乃至３０Ｈ リードフレーム ２Ａ，２Ｂ チップコンデンサ ３Ａ，３Ｂ チップインダクタ４，３４Ａ乃至３４Ｈ 外装パッケージ ２３ チップ素子 ３１Ａ，３１Ｂ 突出接続端子部 ３２Ｂ，３２Ｃ 接続穴部 ４０Ａ乃至４０Ｈ ハイブリッド回路 ４１ チップジャンパー ５０ ホルダ ５１ 層間接続貫通端子
Claims (3)
- 【請求項１】 回路パターンに対応したリードフレーム
にチップ素子を接続固定し、外装パッケージを絶縁樹脂
で一体成形してなる単層ハイブリッド回路を、複数個積
層一体化し、電気接続手段で相互に接続してなる立体ハ
イブリッド回路であって、前記電気接続手段が、一方の
単層ハイブリッド回路のリードフレームに設けられた突
出接続端子部と他方の単層ハイブリッド回路のリードフ
レームに設けられていて前記突出接続端子部が嵌まる接
続部とで構成されていることを特徴とする立体ハイブリ
ッド回路。 - 【請求項２】 回路パターンに対応したリードフレーム
にチップ素子を接続固定し、外装パッケージを絶縁樹脂
で一体成形してなる単層ハイブリッド回路を、複数個積
層一体化し、電気接続手段で相互に接続してなる立体ハ
イブリッド回路であって、前記電気接続手段が、一方の
単層ハイブリッド回路のリードフレームに設けられた接
続部と、他方の単層ハイブリッド回路のリードフレーム
に設けられた接続部と、両方の接続部に圧入接続される
チップジャンパーとで構成されていることを特徴とする
立体ハイブリッド回路。 - 【請求項３】 回路パターンに対応したリードフレーム
にチップ素子を接続固定し、外装パッケージを絶縁樹脂
で一体成形してなる単層ハイブリッド回路を、複数個積
層一体化し、電気接続手段で相互に接続してなる立体ハ
イブリッド回路であって、前記電気接続手段が、一方の
単層ハイブリッド回路のリードフレームに設けられた接
続部と、他方の単層ハイブリッド回路のリードフレーム
に設けられた接続部と、両方の接続部に圧入接続される
層間接続貫通端子を有するホルダとで構成されているこ
とを特徴とする立体ハイブリッド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3222348A JP2568952B2 (ja) | 1991-08-08 | 1991-08-08 | 立体ハイブリッド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3222348A JP2568952B2 (ja) | 1991-08-08 | 1991-08-08 | 立体ハイブリッド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0547559A JPH0547559A (ja) | 1993-02-26 |
| JP2568952B2 true JP2568952B2 (ja) | 1997-01-08 |
Family
ID=16780936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3222348A Expired - Fee Related JP2568952B2 (ja) | 1991-08-08 | 1991-08-08 | 立体ハイブリッド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568952B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5642276A (en) * | 1995-02-08 | 1997-06-24 | Lucent Technologies Inc. | High frequency surface mount transformer-diode power module |
| FR2867854B1 (fr) | 2004-03-17 | 2007-03-30 | Denso Corp | Detecteur de pression compact, tres precis et resistant fortement a la corrosion |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58157536A (ja) * | 1982-03-12 | 1983-09-19 | Omron Tateisi Electronics Co | コイル用スプ−ルの製造方法 |
| JPS60112121A (ja) * | 1983-11-22 | 1985-06-18 | Toshiba Corp | 位相調整器 |
| JPH01212415A (ja) * | 1988-02-19 | 1989-08-25 | Matsushita Electric Ind Co Ltd | 複合インダクタンス素子および複合インダクタンス素子を用いた複合電子部品 |
| JPH01266709A (ja) * | 1988-04-18 | 1989-10-24 | Matsushita Electric Ind Co Ltd | Ｌｃ複合部品 |
-
1991
- 1991-08-08 JP JP3222348A patent/JP2568952B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0547559A (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3879351B2 (ja) | 半導体チップの製造方法 | |
| US20120119863A1 (en) | Common mode filter and method of manufacturing the same | |
| JPH10289837A (ja) | 積層電子部品 | |
| EP0511578B1 (en) | A modular construction, power circuit arrangement being highly compact and efficient in terms of heat dissipation | |
| JP2568952B2 (ja) | 立体ハイブリッド回路 | |
| JPH10208942A (ja) | 磁芯入りチップインダクタとその製造方法 | |
| JP2000174200A (ja) | 多層状ハイブリッド集積回路装置の構造及びその製造方法 | |
| JPH04118987A (ja) | チップ部品の実装方法 | |
| JP2005353925A (ja) | 多層配線基板および電子装置用基板 | |
| JPH05343610A (ja) | 混成集積回路装置 | |
| JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JPH0410657Y2 (ja) | ||
| JPH06151180A (ja) | チップ型チョークコイル | |
| JPH0476210B2 (ja) | ||
| JP2671527B2 (ja) | マイクロ波回路モジュール | |
| JPH05166672A (ja) | 複合部品 | |
| JPS62204561A (ja) | 混成ｉｃ | |
| JPH05259376A (ja) | 半導体装置 | |
| JPH01226192A (ja) | 混成集積回路装置 | |
| JPH03286516A (ja) | Ｌｃ複合モジュールの製造方法 | |
| JPH03191592A (ja) | 混成集積回路の組立構造 | |
| JPS5994856A (ja) | 複合回路装置とその実装方法 | |
| JPH0536303Y2 (ja) | ||
| JPH0760939B2 (ja) | 電子回路モジュール及びその製造方法 | |
| JPS62101064A (ja) | 高密度集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960702 |
|
| LAPS | Cancellation because of no payment of annual fees |