JPH10208942A - 磁芯入りチップインダクタとその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 回路の表面実装用チップインダクタは、平面
の渦巻状コイルであるため巻き数を多くできなかった
り、巻き芯に導電パターンのコイルを巻きつけるため
に、レーザー加工など特殊の設備と多くの加工時間を要
する等の問題があり、しかも磁芯入りのものは本発明者
の知る限り存在しなかった。本発明は導電パターンによ
るコイルであって磁芯入りのチップインダクタを廉価に
提供する。 【解決手段】 巻き芯材料の積層基板に多数のチップイ
ンダクタ領域を格子状に配置して、各領域に磁芯を内蔵
させ、基板両面に平行線状の導電パターンを形成し、両
面の導電パターンを接続するスルーホール群を形成す
る。スルーホル群を通る線に沿って基板を切断し多くの
小片に分離することにより、基板両面の導電パターンと
スルーホール内面の導電体の残部が各小片に巻きついた
コイルとなり、１枚の積層された基板から磁芯入りチッ
プインダクタが多数個取りで得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表面実装技術によ
り製作する電子機器に適するチップインダクタに関す
る。

【０００２】

【従来の技術】近年、電子機器の小型化に伴い表面実装
方式の回路構造が普及しつつあり、これに用いるインダ
クタンス部品すなわちチップインダクタとして、図９に
示すようなものが知られている。図９（Ａ）は、絶縁体
の基板９１の表面に銅等の導電材料により渦巻状コイル
９２を形成したもので、その例が特開平５−８２３４９
号などに見られる。また、図９（Ｂ）は、柱状絶縁体の
巻き芯９３の表面に銅等の導電材料をメッキして被覆
し、導電膜の一部をレーザー光線等で９４に示すように
螺旋状に除去することにより、コイル９５を形成したも
のである。

【０００３】

【発明が解決しようとする課題】上記のような従来のチ
ップインダクタはそれぞれ有用であるとはいえ、次のよ
うな問題を持っている。すなわち、図９（Ａ）のもの
は、本来立体的であるべきコイルを渦巻状の平面パター
ンとしたため、コイルの巻き数を多くすることができ
ず、あまりインダクタンスの大きいものが得られない。
一方、図９（Ｂ）のものは、製作にレーザー加工機のよ
うな高価な設備を必要とし、また、コイル巻き数を多く
しようとすれば導電膜の除去量が増えて、それに比例し
て加工時間が掛かり製作費が上がる。

【０００４】また、コイルの内側に磁性体の磁芯を配置
することによりインダクタンスを大きくしたコイルは周
知であるが、本発明者らの知る限りチップインダクタに
おいて磁芯を有するものは見当たらない。上記のように
チップインダクタには種々制約があって性能の優れたも
のは得難いのであるから、チップインダクタに磁芯を設
けることは一般のコイルにおける以上に有益といえる。
本発明はこれらの問題を解決し、コイル巻き数の自由度
が大きく、かつ巻き数にかかわらず、一様な製作時間で
廉価に製作できるとともに、磁芯入りであるチップイン
ダクタとその製造方法を提供するものである。

【０００５】

【課題を解決するための手段】本発明によるチップイン
ダクタは、部分的には前記の図９（Ｂ）のものに似てお
り、絶縁体で断面ほぼ方形の巻き芯に導電パターンで形
成されるコイルを巻きつけた構造であるが、図９（Ｂ）
のものと異なり巻き芯は２個以上の素材部分を接合して
一体化したものであって、内部に空間を有しその中に磁
性体の磁芯が収容されている。そしてこれを製作する方
法として、巻き芯にするための絶縁材の素材基板を少な
くとも２枚用意し、それらを接合して積層基板とした時
に、基板内部に磁芯を入れるための空間が複数個できる
ように、素材基板の一部または全部について形状加工す
る。そしてこれらの空間に磁性体の磁芯を収めて素材基
板を積層、接合する。基板内部の磁芯は、基板から作り
出す複数個のチップインダクタに相当する数だけ、縦横
に格子状に配置する。

【０００６】このように多数の磁芯を内蔵した基板の両
面に、チップインダクタのコイル部分および端子電極に
対応する導電パターンを、基板内部の磁芯に対応して、
同じく格子状に配列して形成し、内面が導電体で被覆さ
れたスルーホール群を設けて、基板両面の導電パターン
を電気的に接続し、スルーホール群を結ぶ方向あるいは
これに交差する方向に基板を切断することにより、一枚
の積層基板から多数の磁芯入りチップインダクタを得る
ものである。

【０００７】従って積層基板の両面に形成した導電パタ
ーンは、チップインダクタのコイル巻き線のうち巻き芯
の上下面にある部分、および端子電極とからなり、スル
ーホール内面の導電部は、コイル巻き線のうち巻き芯の
両側面にある部分、および上下面の端子電極を接続する
部分となる。なお、スルーホールとしては、小円のもの
をコイルの１巻き毎に設ける方法と、複数個のコイルに
またがる長穴のスルーホールを設けて、スルーホール内
面の導電部から不要部を除去することにより、一つの長
穴スルーホールで複数個のコイルを形成する方法とがあ
る。すなわち本発明は、通常のプリント回路基板を製作
するのと同様の設備と方法により、磁芯入りで性能の優
れたチップインダクタを製造するものである。

【０００８】

【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。図１（Ａ）は本発明によるチップイ
ンダクタの第１の実施形態の外観図である。１は断面が
方形の巻き芯で、材質は紙、ガラス、複合材料、セラミ
ックス等の絶縁材料であり、これ以外にもプリント回路
基板用の材料であれば用いることができる。巻き芯１は
上下二つの素材部分を接合面２で張り合わせて一体にし
たものであり、巻き芯１の内部には破線で示すように磁
性体の直方体である磁芯７が封入されている。３は巻き
芯上面の導電パターンであってコイルの一部をなすもの
であり、図では見えないが下面も導電パターンを有して
いる。４は巻き芯の両側面に設けた導電部であって上下
面の導電パターンを接続しており、これによって巻き芯
上下面の導電パターンと両側面の導電部が巻き芯に巻か
れたコイルを形成している。両端の５は端子電極であ
る。側面の導電部４が円弧状の溝になっているのは、こ
の部分が製造工程で基板に設けたスルーホールの残部だ
からである。すなわち導電部４はスルーホール内面を被
覆していた導電体の一部である。図１（Ｂ）はチップイ
ンダクタの断面図であって、図１（Ａ）の線Ａ−Ａを含
む垂直平面による断面を矢印方向に見たものである。ま
た、図１（Ｃ）に、このようにして形成されたコイル６
に磁芯７が挿入されている様子を簡略に示す。

【０００９】次に、このような磁芯入りのチップインダ
クタを１枚の基板から多数個取りで製作する方法を説明
する。ここで用いる基板は２枚の素材基板を張り合わせ
た積層基板であって、内部の空間に磁性体の磁芯を複数
個収容しているものである。図２および図３は張り合わ
せる前の素材基板であって、絶縁材料からなり、図２は
上基板２１、図３は下基板３１を表すが、上下の区別は
便宜上のことである。図２、図３にて、（Ａ）は上下基
板のパターン形成面、（Ｂ）は接合面を示す。図２
（Ａ）および図３（Ａ）の縦横の境界線２２、２３で区
切られた各領域が、完成時に個々のチップインダクタに
なる。なお、図２（Ａ）、図３（Ｂ）にそれぞれ導電パ
ターン２４、３４を描いてあるが、これらの導電パター
ンは必ずしも上下基板の接合前に形成されるわけではな
い。

【００１０】図２（Ｂ）、図３（Ｂ）に示すように、上
下の素材基板の接合面にて個別チップインダクタとなる
各領域に、エンドミルによる切削加工などにより凹部２
５、３５を設ける。次いで接合面に接着剤を印刷塗布す
るかまたは接着シートを付着させるなどし、図１に７で
示したような直方体の磁芯を各凹部にそれぞれ配置して
おいて、上下の素材基板を接合し１枚の基板にする。な
お、凹部内にも接着剤を充填して磁芯を凹部内に固着さ
せてもよいが、本実施形態では各磁芯は凹部内に密閉さ
れるから、この部分には接着剤は必ずしも必要でない。

【００１１】このように内部の空間に磁芯を収めて接合
され１枚となった基板の上面に、図２（Ａ）の導電パタ
ーン２４、下面に図３（Ａ）の導電パターン３４を形成
する。導電パターン２４、３４の形成は、基板全面に銅
箔を被覆しておいて不要部を除去する方法、あるいは基
板上に導電材でパターンを形成して行く方法など、プリ
ント回路基板の製作に通常用いられる方法による。接合
前に上下基板にそれぞれ導電パターンを形成してから接
合することも可能ではあるが、上下面のパターン合わ
せ、工程における導電パターンの保護、部品管理上の問
題等を考慮すると、接合前に導電パターンを形成する意
味は薄く、パターン形成は基板の積層後に行うのが便利
である。

【００１２】積層された基板に、図２（Ａ）に示すよう
に、境界線２２および２３に沿って多くのスルーホール
２６、２７を設け、スルーホール内面には基板両面の導
電パターンを電気的に接続する導電部を形成する。スル
ーホールの形成も、穴開け後に導電体を無電解メッキす
るなど、プリント回路基板の製作法による。２８は基板
の加工の際にパターンの位置合わせなどに用いる基準穴
である。図２（Ａ）の基板上面の導電パターン２４は、
水平方向に平行であるが、図３（Ａ）の基板下面の導電
パターン３４は傾斜しており、上面のパターン２４のう
ち互いに隣接するパターンに属するスルーホールを結ぶ
配置になっている。このように基板両面の導電パターン
とスルーホール群を形成した後、境界線２２、２３に沿
ってダイシング、スライシング等により基板を切断し
て、個々の小部分に分離する。こうして得られた各部分
が、それぞれ図１に示すような磁芯入りチップインダク
タになるのである。

【００１３】なお図２では、基板両面の端子電極のパタ
ーンを接続するスルーホール２６は、水平の境界線２２
に沿って配置し、コイルの一部となるスルーホール２７
は、垂直の境界線２３に沿って配置してあり、基板の切
断工程では境界線２２、２３に沿って縦横に基板を切断
するのであるが、端子電極用のスルーホール２６も垂直
の境界線２３上に移して配置し、水平の境界線２２に沿
って、スルーホール群の代わりにほぼ基板の全幅にわた
る長穴を設ければ、基板の切断工程では垂直の境界線２
３に沿って基板を切り離すだけで、個々のチップインダ
クタに分離できる。

【００１４】次に、本発明の磁芯入りチップインダクタ
の第２の実施形態を説明する。図４にその外観を示す。
先の図１のものと同じく、断面が方形の絶縁体の巻き芯
４１は上下二つの素材部分を接合面４２で張り合わせて
一体にしたものであり、巻き芯４１の内部の空間には破
線で示すように磁性体の直方体である磁芯４６が封入さ
れている。巻き芯４１に上面の導電パターン４３、側面
の導電パターン４４等からなるコイルを巻き、端子電極
４５を設けた構成であるが、図１のものと違うのは、巻
き芯側面の導電パターン４４が溝状でなく平面であるこ
とで、これは製造方法の違いによるものである。

【００１５】図４のチップインダクタの製造方法を図５
により説明する。この場合も１枚の積層基板から多数個
取りで製作される。巻き芯となる絶縁性の材料で作られ
た基板５１は、先の第１の実施形態と同様、素材である
上基板５２と下基板５３を積層したもので、上下基板に
は先の図２の場合と同様それぞれ接合面に多数の凹部を
設け、各凹部に図４の４６である直方体の磁芯を収めて
接合する。基板５１にて、縦横の境界線５４、５５によ
って区分される各領域が個別のチップインダクタになる
のであるが、磁芯は区分された各領域に内蔵されてい
る。基板の両面に先の第１の実施形態である図２
（Ａ）、図３（Ａ）に類似した導電パターン５６を形成
する。しかしスルーホールに関しては第１の実施形態の
ようにコイルの巻き線毎に１個ずつ設けることをせず、
コイルの軸線が一直線をなす複数のチップインダクタに
またがる長穴スルーホール５７を形成する。長穴スルー
ホール５７には内周全面を覆う導電部を設けるのでな
く、巻き芯側面上のコイル巻き線となる部分、および基
板両面の端子電極パターンを接続する部分となる導電パ
ターン５８を分散して複数箇所に設ける。

【００１６】このように長穴スルーホール５７の内面に
個別の導電パターン５８を形成するのは、プリント回路
基板の製造で行われるのと同様に、例えばエンドミルで
長穴を削り出し、無電解メッキで内周全面に導電部を形
成した後、フォトリソグラフィで不要部を除去するなど
の方法による。なお、５９は加工の際の基準穴である。
基板５１の両面に導電パターン５６を形成し、長穴スル
ーホール５７の内周に導電パターン５８を形成した後、
境界線５４に沿って基板を切断して、個々の部分に分離
する。これにより得られる各小片が、それぞれ図４に示
したような磁芯入りチップインダクタになるのである。

【００１７】第１の実施形態のチップインダクタは、一
定の長さに配列できるスルーホールの密度の制約によっ
て、コイル巻き線の最小ピッチに限界があり、従って巻
き数もこれによって制限される。一方、第２の実施形態
では、スルーホールを形成した後、スルーホール内面の
導電体の不要部を除去する工程を要するから、製造方法
としては第１のものより手間が掛かるが、巻き線ピッチ
を小さくできるから、第１のものと同じ巻き数のチップ
インダクタをより小型に製作できるし、寸法が同じなら
巻き数をより多くできる。

【００１８】上記の第１、第２の実施形態を通じ、製造
工程の設計に当たって、基板両面への導電パターン形成
とスルーホール形成の順序は任意に選べばよい。また、
必要に応じ端子電極のメッキあるいはコイル部の絶縁被
覆等の工程を設けることができる。

【００１９】上記の各実施形態にて、接合する前の２枚
の素材基板のそれぞれに磁芯を収めるための凹部を設け
たが、厚さがそれほど大きくない磁芯を用いるならば、
素材基板の一方だけに凹部を設ければ事足りる場合があ
り、第３の実施形態としてそのようなチップインダクタ
の断面図を図６に示す。この第３の実施形態では第１の
実施形態などより磁芯６４の厚さが小さいので、上基板
６１には凹部を設けず、下基板６２のみに凹部６３を設
けて磁芯６４を収めている。上基板６１は厚さが薄くて
よく、ポリイミドフィルムなど可撓性のものを用いるこ
ともできる。

【００２０】さらに第４の実施形態の断面図を図７に示
す。ここでは巻き芯材料の基板は２枚の素材基板の積層
でなく、上基板７１、中基板７２、下基板７３の３枚を
積層したものである。そして中基板７２には貫通穴７４
を設け、この貫通穴７４が磁芯を収容する空間になる。
貫通穴７４は例えば図２（Ｂ）の凹部２５に相当して、
格子状に多数設ける。上基板７１および下基板７３には
凹部は設けない。貫通穴７４内に磁芯７５を配置してこ
れら３枚の基板を積層することにより、磁芯を内蔵した
基板となる。中基板７２に多数の貫通穴７４を設けるの
は、プレス加工等で能率よく行うことができるから、先
の実施形態のように基板に凹部をエンドミル等で加工す
るよりも便利な場合がある。上基板７１と下基板７３は
厚さが薄くてよいから、ポリイミドフィルムなど可撓性
の薄板を用いることができる。

【００２１】図８に、さらに第５の実施形態の断面図を
示す。これは図７の第４の実施形態から、スペーサに相
当する中基板７２を省いた構成で、上基板８１と下基板
８２をポリイミドフィルム等の可撓性の薄板材で製作
し、両基板間に磁芯８４を挟持させ、磁芯８４の周辺で
両基板を密着させて接合したものである。両基板間の空
間８３に磁芯８４が封入され、素材基板に凹部や貫通穴
を設けることは不要である。第３の実施形態以降の実施
形態においても、チップインダクタは全て１枚の基板か
ら多数個取りにより製作される。

【００２２】前記の実施形態ではいずれも磁芯が直方体
のものを例示したが、磁芯はこれ以外にも正四角柱や丸
棒など任意の形状であってよい。さらに、各実施形態に
おいて、基板には個々のチップインダクタとなる領域毎
にそれぞれ磁芯を封入したので、例えば図２（Ｂ）に見
るように磁芯収容のための凹部２５を個別に多数設けた
が、別の構造として、コイルの軸心が一直線をなす複数
のチップインダクタ領域に共通に、図２（Ｂ）でいえば
縦の列毎に複数の凹部２５を全部つないだ１個の凹部と
し、基板の全幅に近い長さの磁芯材を各列の凹部に収め
て基板を積層し、導電パターンとスルーホールを形成し
た後、切断工程で境界線に沿って基板と内蔵の磁芯を一
緒に切断して個々の磁芯入りチップインダクタとするこ
とができる。この場合は完成したチップインダクタの端
面に磁芯の端面が露出するから、凹部内には磁芯ととも
に接着剤を充填することが必要である。

【００２３】

【実施例】本発明による製造工程の実施例を以下に示
す。第１の実施形態のものについては、 １．全面に銅箔を被覆した上下の素材基板に、エンドミ
ル加工により磁芯収容のための複数の凹部を形成する。 ２．凹部にそれぞれ磁芯を配置して上下の素材基板を接
合し、多数の磁芯を内蔵した基板を作る。 ３．フォトリソグラフィにより基板両面に導電パターン
を形成する。 ４．ドリル加工またはプレス加工によって多数の穴あけ
を行う。 ５．無電解メッキにより穴の内面に導電体を被覆して、
スルーホールを形成する。 ６．基板を境界線に沿って切断し、個々のチップインダ
クタを得る。

【００２４】第２の実施形態のものについては、工程１
ないし３は上記と共通であり、工程４以降が次のごとく
になる。 ４．エンドミル加工またはプレス加工によって基板に複
数の長穴をあける。 ５．基板に無電解メッキを施し、長穴の内面に導電体を
被覆して長穴スルーホールを形成する。 ６．長穴スルーホール内周全面に保護用レジストを塗布
し、パターンを記録したフィルムの透過光により、電極
として必要な部分のみレジストを感光させ、洗浄して未
感光部のレジストを除去する。 ７．エッチングにより、レジスト膜のない部分の導電体
を除去する。 ８．保護用レジスト膜を溶解して除去する。 ９．基板を境界線に沿って切断し、個々のチップインダ
クタを得る。 上記はもとより一例であって、本発明の磁芯入りチップ
インダクタを製造するには、本発明の範囲内でさまざま
な工程設計が可能である。

【００２５】

【発明の効果】以上述べたごとく、本発明によれば、こ
れまで実現されていなかった小型で高性能の磁芯入りチ
ップインダクタを、プリント回路基板の製造設備と技術
により製造することが可能である。製造に当たって高価
な加工機や特殊な加工方法等は必要でなく、しかも１枚
の基板から多数個取りできるから生産性が極めてよい。
これにより従来は空芯のものにおいても不可能だった加
工工数の削減と大量生産が実現され、小型で高性能の表
面実装型の磁芯入りップインダクタを廉価に提供できる
とともに、電子機器の小型化、低価格化に寄与するので
ある。

【図面の簡単な説明】

【図１】本発明による磁芯入りチップインダクタの第１
の実施形態で、（Ａ）はその外観図、（Ｂ）は断面図、
（Ｃ）はコイルと磁芯の構造の概略図である。

【図２】図１の磁芯入りチップインダクタを多数個取り
で製造するための上基板の図面で、（Ａ）は導電パター
ンの形成面、（Ｂ）は接合面を示す。

【図３】図１の磁芯入りチップインダクタを多数個取り
で製造するための下基板の図面で、（Ａ）は導電パター
ンの形成面、（Ｂ）は接合面を示す。

【図４】本発明による磁芯入りチップインダクタの第２
の実施形態の外観図である。

【図５】図４の磁芯入りチップインダクタを多数個取り
で製造するための基板の斜視図である。

【図６】本発明による磁芯入りチップインダクタの第３
の実施形態の断面図である。

【図７】本発明による磁芯入りチップインダクタの第４
の実施形態の断面図である。

【図８】本発明による磁芯入りチップインダクタの第５
の実施形態の断面図である。

【図９】従来のチップインダクタの外観図である。

【符号の説明】

１、４１、９３ 巻き芯 ３、２４、３４、４３、４４、５６、５８ 導電パター
ン ４ 導電部 ５、４５ 端子電極 ７、４６、６４、７５、８４ 磁芯 ２１、５２ 上基板 ２２、２３、５４、５５ 境界線 ２５ 凹部 ２６、２７ スルーホール ３１、５３ 下基板 ５１ 基板 ５７ 長穴スルーホール

Claims (6)

【特許請求の範囲】
1. 【請求項１】 絶縁材で断面がほぼ方形の巻き芯の上下
   面および両側面に導電部が形成され、該導電部が巻き芯
   に螺旋状に巻きついたコイルを構成するチップインダク
   タであって、 巻き芯は少なくとも２個の素材部分を接合して一体化し
   た構成で内部に空間を有し、該空間に磁性体の磁芯を収
   容しており、 巻き芯上下面の導電部は製造工程において巻き芯の素材
   である基板の両面に形成された導電パターンの一部であ
   り、両側面の導電部は製造工程において基板に設けられ
   たスルーホール内面を被覆していた導電体の一部である
   ことを特徴とする磁芯入りチップインダクタ。
2. 【請求項２】 請求項１に記載のチップインダクタの製
   造方法であって、少なくとも２枚の絶縁体の素材基板を
   積層してなる基板に複数個のチップインダクタに対応す
   る領域を格子状に区分して配置し、 素材基板の一部または全部に積層後に基板の内部に複数
   の空間を生じる形状を設け、該空間に磁芯を配置して積
   層し複数の磁芯を内蔵した基板とする工程と、 積層された基板の上面または下面をなす素材基板面に、
   チップインダクタのコイル巻き線のうち、チップインダ
   クタの上面または下面にある部分に相当する導電パター
   ンをそれぞれ形成する工程と、 該積層された基板の両面の導電パターンを電気的に接続
   する導電体を内面に形成したスルーホールを複数個、各
   チップインダクタのコイル巻き線のうち両側面にある部
   分に相当する位置に直線的に配列して複数列形成する工
   程と、 スルーホールを結ぶ直線に沿って基板を切断する工程を
   含む加工により、 １枚の基板から複数個のチップインダクタを得ることを
   特徴とする磁芯入りチップインダクタの製造方法。
3. 【請求項３】 請求項１に記載のチップインダクタの製
   造方法であって、少なくとも２枚の絶縁体の素材基板を
   積層してなる基板に複数個のチップインダクタに対応す
   る領域を格子状に区分して配置し、 素材基板の一部または全部に積層後に基板の内部に複数
   の空間を生じる形状を設け、該空間に磁芯を配置して積
   層し複数の磁芯を内蔵した基板とする工程と、 積層された基板の上面または下面をなす素材基板面に、
   チップインダクタのコイル巻き線のうち、チップインダ
   クタの上面または下面にある部分に相当する導電パター
   ンをそれぞれ形成する工程と、 該積層された基板の両面の導電パターンを電気的に接続
   する導電体を内面に形成したスルーホールであって、複
   数のチップインダクタにまたがってコイル軸線方向に伸
   びる長穴スルーホールを複数列形成し、該長穴スルーホ
   ール内面の導電体から、各チップインダクタの両側面上
   のコイル巻き線に相当する部分および基板両面の端子電
   極となる導電パターンの接続に必要な部分を残して他の
   部分を除去する工程と、該長穴スルーホールの長手と交
   差する方向に基板を切断する工程を含む加工により、 １枚の基板から複数個のチップインダクタを得ることを
   特徴とする磁芯入りチップインダクタの製造方法。
4. 【請求項４】 請求項１に記載の磁芯入りチップインダ
   クタにおいて、 磁芯を収容する巻き芯内部の空間は、素材基板の少なく
   とも１個に設けた凹部からなることを特徴とする磁芯入
   りチップインダクタ。
5. 【請求項５】 請求項１に記載の磁芯入りチップインダ
   クタにおいて、 磁芯を収容する巻き芯内部の空間は、素材基板の少なく
   とも１個に設けた貫通穴からなることを特徴とする磁芯
   入りチップインダクタ。
6. 【請求項６】 請求項１に記載の磁芯入りチップインダ
   クタにおいて、 磁芯を収容する巻き芯内部の空間は、素材基板に２枚の
   可撓性の薄板を用い湾曲させて周辺部を接合することに
   より、該２枚の素材基板間に生じた空間であることを特
   徴とする磁芯入りチップインダクタ