JP2564958B2 - プリント基板の活線挿抜回路 - Google Patents
プリント基板の活線挿抜回路Info
- Publication number
- JP2564958B2 JP2564958B2 JP2055602A JP5560290A JP2564958B2 JP 2564958 B2 JP2564958 B2 JP 2564958B2 JP 2055602 A JP2055602 A JP 2055602A JP 5560290 A JP5560290 A JP 5560290A JP 2564958 B2 JP2564958 B2 JP 2564958B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- power supply
- hot
- swap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は，半導体回路などの電子回路が実装されて
いるプリント基板に電源が供給されている状態で，プリ
ント基板の活線挿抜を行なうプリント基板の活線挿抜回
路に関するものである。
いるプリント基板に電源が供給されている状態で，プリ
ント基板の活線挿抜を行なうプリント基板の活線挿抜回
路に関するものである。
第１図は例えば実開昭58-129537号に掲載されている
従来のプリント基板の活線挿抜回路を示したものであ
る。
従来のプリント基板の活線挿抜回路を示したものであ
る。
第１図において，（１）はカードフレームであり，カ
ードフレーム（１）内にはマザーボード（２）及びマザ
ーボード（２）上のコネクタに装着されるプリント基板
（S1）〜（Sn）が収納されている。マザーボード（２）
内には電源ブス（３）が通つており各プリント基板（S
1）〜（Sn）に電源電圧を供給している。（４）は電源
装置であり必要な電源電圧を電源ブス（３）に供給す
る。
ードフレーム（１）内にはマザーボード（２）及びマザ
ーボード（２）上のコネクタに装着されるプリント基板
（S1）〜（Sn）が収納されている。マザーボード（２）
内には電源ブス（３）が通つており各プリント基板（S
1）〜（Sn）に電源電圧を供給している。（４）は電源
装置であり必要な電源電圧を電源ブス（３）に供給す
る。
次に上述のカードフレームでプリント基板の活線挿抜
操作を行なう際の動作について説明する。
操作を行なう際の動作について説明する。
電源装置（４）から電源電圧出力中にプリント基板Sm
（１≦ｍ≦Ｎ）をマザーボード（２）から引き抜く場合
は特に問題無いが，プリント基板Smをマザーボードに差
し込む場合隣接するプリント基板の電源電圧が瞬時低く
なるという不具合が発生する。各プリント基板には電子
回路が実装されており，通常電子回路では電源スパイク
などによる誤動作を避けるため電源ライン・コモン間に
電源バイパスコンデンサを設ける。プリント基板を活線
挿入する時は挿入した瞬間にこれらの電源バイパスコン
デンサに突入電流が流れるため，活線挿入したプリント
基板周辺の電源ブス（３）の電圧値が瞬時低下するため
である。
（１≦ｍ≦Ｎ）をマザーボード（２）から引き抜く場合
は特に問題無いが，プリント基板Smをマザーボードに差
し込む場合隣接するプリント基板の電源電圧が瞬時低く
なるという不具合が発生する。各プリント基板には電子
回路が実装されており，通常電子回路では電源スパイク
などによる誤動作を避けるため電源ライン・コモン間に
電源バイパスコンデンサを設ける。プリント基板を活線
挿入する時は挿入した瞬間にこれらの電源バイパスコン
デンサに突入電流が流れるため，活線挿入したプリント
基板周辺の電源ブス（３）の電圧値が瞬時低下するため
である。
すなわち従来のプリント基板の活線挿抜回路ではプリ
ント基板の電源バイパスコンデンサによる突入電流のめ
た活線挿入時に電源ブスの電圧値が瞬時低下し挿入プリ
ント基板に隣接したプリント基板が誤動作を起こし易い
という課題があつた。
ント基板の電源バイパスコンデンサによる突入電流のめ
た活線挿入時に電源ブスの電圧値が瞬時低下し挿入プリ
ント基板に隣接したプリント基板が誤動作を起こし易い
という課題があつた。
この発明は上記のような課題を解決するためになされ
たもので，プリント基板活線挿入時にも隣接スロツトに
電圧低下の発生しないプリント基板の活線挿抜回路を得
ることを目的としている。
たもので，プリント基板活線挿入時にも隣接スロツトに
電圧低下の発生しないプリント基板の活線挿抜回路を得
ることを目的としている。
この発明に係わる活線挿抜回路ではマザーボード上の
電源ブスを各プリント基板スロツト毎に独立して設置す
るようにしたものである。
電源ブスを各プリント基板スロツト毎に独立して設置す
るようにしたものである。
この発明に係わるプリント基板の活線挿抜回路では，
プリント基板を活線挿入しても隣接するスロツトに電源
電圧の瞬時低下が発生しないため，プリント基板の誤動
作が発生しにくい信頼度の高いプリント基板の活線挿抜
回路を実現できる。
プリント基板を活線挿入しても隣接するスロツトに電源
電圧の瞬時低下が発生しないため，プリント基板の誤動
作が発生しにくい信頼度の高いプリント基板の活線挿抜
回路を実現できる。
以下，この発明の一実施例について説明する。
この発明の一実施例によるプリント基板の活線挿抜回
路の構成は第２図に示す。
路の構成は第２図に示す。
第２図において，（１）はカードフレームであり，カ
ードフレーム（１）内にはマザーボード（２）及びマザ
ーボード（２）上のコネクタに装着されるプリント基板
（S1）〜（Sn）が収納されている構成は第１図に示した
従来のものと同じである。マザーボード（２）内には電
源ブス（３）が通つており各プリント基板（S1）〜（S
n）に電源電圧を供給するが，第２図の実施例では電源
ブス（３）はｎ本の小さなブス（ミニブス＃１〜ミニブ
ス＃ｎ）から構成されるブスを使用し，各ミニブスに対
応するプリント基板が１枚だけ接続される構成となつて
いる。（４）は電源装置であり必要な電源電圧を電源ブ
ス（３）の共通部に供給する。
ードフレーム（１）内にはマザーボード（２）及びマザ
ーボード（２）上のコネクタに装着されるプリント基板
（S1）〜（Sn）が収納されている構成は第１図に示した
従来のものと同じである。マザーボード（２）内には電
源ブス（３）が通つており各プリント基板（S1）〜（S
n）に電源電圧を供給するが，第２図の実施例では電源
ブス（３）はｎ本の小さなブス（ミニブス＃１〜ミニブ
ス＃ｎ）から構成されるブスを使用し，各ミニブスに対
応するプリント基板が１枚だけ接続される構成となつて
いる。（４）は電源装置であり必要な電源電圧を電源ブ
ス（３）の共通部に供給する。
第２図の実施例ではプリント基板を挿入して電源バイ
パスコンデンサによる突入電流が発生してもそのプリン
ト基板に電源電圧を供給しているミニブスの電圧のみが
大きく低下し，電源ブス（３）の共通部あるいは他のミ
ニブス部分では電圧低下量は小さくなる。これはマザー
ボード（２）上での導通パターン配線がミニブス線は比
較的細いパターン線であるのに対して共通部は太いパタ
ーン線いわゆるべたパターンとなつており，ミニブス部
に比べ共通部のインピーダンスがはるかに小さいためミ
ニブスで発生した電圧低下が共通部に波及しにくいため
である。従つて共通部から伸びている他のミニブスにも
電圧低下が発生しにくいため，活線挿入時に隣接スロツ
トに発生する電源電圧低下の大きさを小さくすることが
できる。
パスコンデンサによる突入電流が発生してもそのプリン
ト基板に電源電圧を供給しているミニブスの電圧のみが
大きく低下し，電源ブス（３）の共通部あるいは他のミ
ニブス部分では電圧低下量は小さくなる。これはマザー
ボード（２）上での導通パターン配線がミニブス線は比
較的細いパターン線であるのに対して共通部は太いパタ
ーン線いわゆるべたパターンとなつており，ミニブス部
に比べ共通部のインピーダンスがはるかに小さいためミ
ニブスで発生した電圧低下が共通部に波及しにくいため
である。従つて共通部から伸びている他のミニブスにも
電圧低下が発生しにくいため，活線挿入時に隣接スロツ
トに発生する電源電圧低下の大きさを小さくすることが
できる。
第３図（Ａ），（Ｂ）にスロツト（２）のプリント基
板を活線挿入した時のスロツト（３）の電源電圧測定結
果を，第１図に示した従来例と第２図に示した実施例と
で比較した図を示す。
板を活線挿入した時のスロツト（３）の電源電圧測定結
果を，第１図に示した従来例と第２図に示した実施例と
で比較した図を示す。
第３図では，定格電源電圧が5Vで0.1μＦの電源バイ
パスコンデンサが約60個実装されているプリント基板を
スロツト（２）に活線挿入したときのスロツト（３）の
プリント基板の電源電圧時間変化を測定している。従来
例である第３図（Ａ）では活線挿入直後に電源電圧が3.
3Vまで低下しているのにたいし，発明例である第３図
（Ｂ）では4.6Vまでしか低下しておらず，プリント基板
の最低動作保証電圧4.5Vより高いためスロツト（３）の
カードが誤動作することは無い。
パスコンデンサが約60個実装されているプリント基板を
スロツト（２）に活線挿入したときのスロツト（３）の
プリント基板の電源電圧時間変化を測定している。従来
例である第３図（Ａ）では活線挿入直後に電源電圧が3.
3Vまで低下しているのにたいし，発明例である第３図
（Ｂ）では4.6Vまでしか低下しておらず，プリント基板
の最低動作保証電圧4.5Vより高いためスロツト（３）の
カードが誤動作することは無い。
なお，上記実施例ではミニブスにプリント基板を直結
した場合について説明したが，第４図に示すようにミニ
ブスとプリント基板間に突入電流防止用のコイルを設け
てもよい。コイル設置時に第３図の条件でスロツト
（３）の電源電圧を測定した結果を第５図に示す。第５
図では活線挿入による電圧低下が全くなく，最低動作保
証条件がさらに厳しいプリント基板についても誤動作を
無くすることができる。なお第５図では約150μＨのコ
イルを使用している。また第４図でコイルと並列にダイ
オードを接続しているが，これはカードの活線引き抜き
時にコイルのエネルギー放出にともなう異常電圧の発生
を防止するものである。
した場合について説明したが，第４図に示すようにミニ
ブスとプリント基板間に突入電流防止用のコイルを設け
てもよい。コイル設置時に第３図の条件でスロツト
（３）の電源電圧を測定した結果を第５図に示す。第５
図では活線挿入による電圧低下が全くなく，最低動作保
証条件がさらに厳しいプリント基板についても誤動作を
無くすることができる。なお第５図では約150μＨのコ
イルを使用している。また第４図でコイルと並列にダイ
オードを接続しているが，これはカードの活線引き抜き
時にコイルのエネルギー放出にともなう異常電圧の発生
を防止するものである。
以上のように，この発明によれば，プリント基板の活
線挿入をおこなつても隣接するスロツトの電源電圧が低
下することなく，隣接プリント基板に誤動作が発生しな
いので信頼度の高いプリント基板の活線挿抜回路が得ら
れる効果がある。
線挿入をおこなつても隣接するスロツトの電源電圧が低
下することなく，隣接プリント基板に誤動作が発生しな
いので信頼度の高いプリント基板の活線挿抜回路が得ら
れる効果がある。
第１図は従来のプリント基板の活線挿抜回路を示すブロ
ツク図，第２図はこの発明の一実施例によるプリント基
板の活線挿抜回路を示すブロツク図，第３図（Ａ），
（Ｂ）はプリント基板の活線挿入を行なつたときの隣接
スロツトにおける電源電圧の時間変化を測定したグラフ
図であり，（Ａ）は第１図の場合，（Ｂ）は第２図の場
合を示す。第４図はこの発明の他の実施例によるプリン
ト基板の活線挿抜回路を示すブロツク図，第５図はプリ
ント基板の活線挿入を行なつたときの隣接スロツトにお
ける電源電圧の時間変化を第４図に示した他の実施例に
ついて測定したグラフ図である。 図において，（１）はカードフレーム，（２）はマザー
ボード，（３）は電源ブス，（31）〜（3n）はミニブ
ス，（４）は電源装置，（S1）〜（Sn）はプリント基
板，（L1）〜（Ln）は突入電流防止用コイルである。 なお，図中，同一符号は同一，または相当部分を示す。
ツク図，第２図はこの発明の一実施例によるプリント基
板の活線挿抜回路を示すブロツク図，第３図（Ａ），
（Ｂ）はプリント基板の活線挿入を行なつたときの隣接
スロツトにおける電源電圧の時間変化を測定したグラフ
図であり，（Ａ）は第１図の場合，（Ｂ）は第２図の場
合を示す。第４図はこの発明の他の実施例によるプリン
ト基板の活線挿抜回路を示すブロツク図，第５図はプリ
ント基板の活線挿入を行なつたときの隣接スロツトにお
ける電源電圧の時間変化を第４図に示した他の実施例に
ついて測定したグラフ図である。 図において，（１）はカードフレーム，（２）はマザー
ボード，（３）は電源ブス，（31）〜（3n）はミニブ
ス，（４）は電源装置，（S1）〜（Sn）はプリント基
板，（L1）〜（Ln）は突入電流防止用コイルである。 なお，図中，同一符号は同一，または相当部分を示す。
Claims (2)
- 【請求項１】電子回路を実装したプリント基板に電源を
供給した活線状態で該プリント基板の挿抜を行なうプリ
ント基板の活線挿抜回路において、上記プリント基板に
電源供給を行なう電源ブスを各プリント基板毎に設置し
たことを特徴とするプリント基板の活線挿抜回路。 - 【請求項２】各プリント基板毎に設置された電源ブスと
プリント基板との間に突入電流防止用コイルを設けたこ
とを特徴とする請求項１項に記載のプリント基板の活線
挿抜回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055602A JP2564958B2 (ja) | 1990-03-06 | 1990-03-06 | プリント基板の活線挿抜回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055602A JP2564958B2 (ja) | 1990-03-06 | 1990-03-06 | プリント基板の活線挿抜回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03256109A JPH03256109A (ja) | 1991-11-14 |
| JP2564958B2 true JP2564958B2 (ja) | 1996-12-18 |
Family
ID=13003326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2055602A Expired - Lifetime JP2564958B2 (ja) | 1990-03-06 | 1990-03-06 | プリント基板の活線挿抜回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564958B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51108519A (ja) * | 1975-03-19 | 1976-09-25 | Hitachi Ltd | Katsusensobatsukanona puraguin patsukeeji |
-
1990
- 1990-03-06 JP JP2055602A patent/JP2564958B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03256109A (ja) | 1991-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0667123B2 (ja) | 冗長給電装置 | |
| JP2564958B2 (ja) | プリント基板の活線挿抜回路 | |
| JPH0950333A (ja) | 活線挿抜回路 | |
| US6502153B2 (en) | Computer system having condition sensing for indicating whether a processor has been installed | |
| US6789148B1 (en) | Single extender card method and system for troubleshooting a personal computer | |
| JP2822383B2 (ja) | 電子回路装置 | |
| JP2810089B2 (ja) | 電子回路板の活線挿入方法 | |
| EP1440378B1 (en) | In-rush current controller | |
| JP2884666B2 (ja) | 活線挿抜方式 | |
| JP2752774B2 (ja) | 活線挿抜パッケージ | |
| US10551892B1 (en) | Centralized backup power module | |
| CN217113223U (zh) | 一种单槽位扩展卡的供电装置和一种服务器 | |
| US20030156368A1 (en) | In-rush current controller | |
| JP2002169634A (ja) | 活線挿抜装置 | |
| JPH08314576A (ja) | 活栓挿抜装置 | |
| JP3110125B2 (ja) | 活線挿抜制御方式 | |
| CN116301224A (zh) | 连接器、电子保险装置以及板卡 | |
| JPH054278U (ja) | Ｉｃカードの活線挿抜回路 | |
| JP3159011B2 (ja) | 基板の動作制御方法 | |
| JP2598761Y2 (ja) | 電子機器 | |
| JP3303937B2 (ja) | 活線挿抜ユニット | |
| JPH03171214A (ja) | 印刷配線板とその活線挿入用コネクタ | |
| JPH03164025A (ja) | 活線挿抜パッケージ及びそれを用いた装置 | |
| JPH08213776A (ja) | 活線挿抜装置 | |
| JPH0478914A (ja) | 活線挿抜用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 14 |