JPH08213776A - 活線挿抜装置 - Google Patents
活線挿抜装置Info
- Publication number
- JPH08213776A JPH08213776A JP2013895A JP2013895A JPH08213776A JP H08213776 A JPH08213776 A JP H08213776A JP 2013895 A JP2013895 A JP 2013895A JP 2013895 A JP2013895 A JP 2013895A JP H08213776 A JPH08213776 A JP H08213776A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- layer
- signal
- ground
- hot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】
【目的】電圧の異なる多数の電源を備えるパッケージ
で、プリチャージ電源用の電源層を新たに設けることな
く、活線挿抜を実現する。 【構成】バックプレーン1と複数のコネクタ2と複数の
パッケージ3からなり、パッケージ3の活線挿抜を行う
装置で、パッケージは、信号配線用の信号層の空き領域
にプリチャージ電源面7を配置する。この場合、信号層
と電源層の層間距離は短いため、プリチャージ電源面7
と電源面6の間に寄生容量10が形成され、寄生容量1
0を介して共振回路が形成される。プリチャージ電源面
7とグランド面9間にバイパスコンデンサ8を設け、さ
らに、バイパスコンデンサ8は並列に分散して配置す
る。
で、プリチャージ電源用の電源層を新たに設けることな
く、活線挿抜を実現する。 【構成】バックプレーン1と複数のコネクタ2と複数の
パッケージ3からなり、パッケージ3の活線挿抜を行う
装置で、パッケージは、信号配線用の信号層の空き領域
にプリチャージ電源面7を配置する。この場合、信号層
と電源層の層間距離は短いため、プリチャージ電源面7
と電源面6の間に寄生容量10が形成され、寄生容量1
0を介して共振回路が形成される。プリチャージ電源面
7とグランド面9間にバイパスコンデンサ8を設け、さ
らに、バイパスコンデンサ8は並列に分散して配置す
る。
Description
【0001】
【産業上の利用分野】本発明は、装置の電源を停止する
ことなく障害パッケージの交換を行うために必要となる
活線挿抜装置に関する。
ことなく障害パッケージの交換を行うために必要となる
活線挿抜装置に関する。
【0002】
【従来の技術】バックプレーンと複数のパッケージと複
数のコネクタからなる装置において、装置の無停止運転
を実現するには、装置の電源を落とし装置を停止するこ
となく障害パッケージの交換を行うための活線挿抜が必
要である。
数のコネクタからなる装置において、装置の無停止運転
を実現するには、装置の電源を落とし装置を停止するこ
となく障害パッケージの交換を行うための活線挿抜が必
要である。
【0003】図3は活線挿抜装置の概念図であり、複数
のパッケージ3,複数のパッケージを接続するバックプ
レーン1,パッケージ3とバックプレーン1の接続およ
び信号伝達手段としてのコネクタ2,インタフェースL
SI5、および、突入電流防止用インダクタ41から構
成される。実装したパッケージ3に障害が発生した場合
には、電源を落とし装置を停止することなく、障害パッ
ケージを抜去した後、正常動作パッケージの挿入を行
い、装置を正常状態にする。
のパッケージ3,複数のパッケージを接続するバックプ
レーン1,パッケージ3とバックプレーン1の接続およ
び信号伝達手段としてのコネクタ2,インタフェースL
SI5、および、突入電流防止用インダクタ41から構
成される。実装したパッケージ3に障害が発生した場合
には、電源を落とし装置を停止することなく、障害パッ
ケージを抜去した後、正常動作パッケージの挿入を行
い、装置を正常状態にする。
【0004】活線挿抜時に、信号線電圧が電源電圧より
高くなると、パッケージ3に実装するインタフェースL
SI5の素子が破損することがあるので、信号線電圧は
常に電源電圧以下でなければならない。即ち、挿入時に
は、信号線よりも先に素子の電源を印加する必要があ
る。また、パッケージの活線挿抜は、電源に対する負荷
が変化することとなり、電源電圧の変動を引き起こす。
また、挿入パッケージには、大電流(突入電流)が発生
する。従って、活線挿抜を実現するには、この突入電流
の防止を目的として、突入電流防止回路を備える必要が
ある。
高くなると、パッケージ3に実装するインタフェースL
SI5の素子が破損することがあるので、信号線電圧は
常に電源電圧以下でなければならない。即ち、挿入時に
は、信号線よりも先に素子の電源を印加する必要があ
る。また、パッケージの活線挿抜は、電源に対する負荷
が変化することとなり、電源電圧の変動を引き起こす。
また、挿入パッケージには、大電流(突入電流)が発生
する。従って、活線挿抜を実現するには、この突入電流
の防止を目的として、突入電流防止回路を備える必要が
ある。
【0005】図5は、従来の活線挿抜装置を示した説明
図である。活線挿抜装置は、主にバックプレーン1,コ
ネクタ2,パッケージ3から構成される。バックプレー
ン1は、突入電流防止回路4を備える。
図である。活線挿抜装置は、主にバックプレーン1,コ
ネクタ2,パッケージ3から構成される。バックプレー
ン1は、突入電流防止回路4を備える。
【0006】図5の従来例は、突入電流防止回路4とし
てインダクタ41を用いている。コネクタ2は、電源ピ
ン21,プリチャージ電源ピン22,グランドピン2
3,信号ピン24から構成される。また、パッケージ3
には、電源ピン51とプリチャージ電源ピン52と信号
ピン53を備えたインタフェースLSI5が実装され
る。コネクタ2のピンは、電源ピン21,プリチャージ
電源ピン22,信号ピン24,グランドピン23の順に
長くなっており、各々、パッケージ3の電源面6,プリ
チャージ電源面7,信号ピン53,グランド面9に接続
される。従って、パッケージ挿入時、プリチャージ電源
は、通常電源に先んじて電源が供給される。また、プリ
チャージ電源への電源供給は、突入電流防止回路により
ゆるやかに供給されることになる。この様な、コネクタ
の異なるピン長を利用した活線挿抜方式は、特開平4−2
87110 号公報に記載されている。
てインダクタ41を用いている。コネクタ2は、電源ピ
ン21,プリチャージ電源ピン22,グランドピン2
3,信号ピン24から構成される。また、パッケージ3
には、電源ピン51とプリチャージ電源ピン52と信号
ピン53を備えたインタフェースLSI5が実装され
る。コネクタ2のピンは、電源ピン21,プリチャージ
電源ピン22,信号ピン24,グランドピン23の順に
長くなっており、各々、パッケージ3の電源面6,プリ
チャージ電源面7,信号ピン53,グランド面9に接続
される。従って、パッケージ挿入時、プリチャージ電源
は、通常電源に先んじて電源が供給される。また、プリ
チャージ電源への電源供給は、突入電流防止回路により
ゆるやかに供給されることになる。この様な、コネクタ
の異なるピン長を利用した活線挿抜方式は、特開平4−2
87110 号公報に記載されている。
【0007】図6は、活線挿抜パッケージ3の従来の基
板層構成を示した説明図である。ここで、層とは、基板
内の同一平面を示している。同一層には、電位の等しい
導電体面、あるいは、信号線が配置される。図6に示し
た基板は、信号線を布線する信号層11,グランド層1
2,電源層13の全11層からなる。従来、電源,グラ
ンドは、電源層13,グランド層12の全面に配置され
た電位の等しい導電体である電源面,グランド面を用い
ている。また、信号層11は、その一部を信号線配線領
域14として用い、他領域は使用しない。
板層構成を示した説明図である。ここで、層とは、基板
内の同一平面を示している。同一層には、電位の等しい
導電体面、あるいは、信号線が配置される。図6に示し
た基板は、信号線を布線する信号層11,グランド層1
2,電源層13の全11層からなる。従来、電源,グラ
ンドは、電源層13,グランド層12の全面に配置され
た電位の等しい導電体である電源面,グランド面を用い
ている。また、信号層11は、その一部を信号線配線領
域14として用い、他領域は使用しない。
【0008】ところで、近年、装置には、電圧の異なる
多数の電源が必要となっている。例えば、低消費電力化
に伴い、3.3V 電源が必要となる。また、活線挿抜機
能を必要とする高い信頼性を要求する装置では、フラッ
シュメモリを使用することがあるが、この場合には、1
2V電源を必要とすることもある。また、一部のアナロ
グ回路のために12V電源を必要とすることもある。こ
のように、電圧の異なる多数の電源を必要とする装置で
は、多数の電源面が必要となる。さらに、活線挿抜を行
うためには、電圧の異なる各電源に対しプリチャージ電
源が必要となる。このため、全ての電源面とプリチャー
ジ電源面を既存の電源層に配置することが困難となる場
合が多い。
多数の電源が必要となっている。例えば、低消費電力化
に伴い、3.3V 電源が必要となる。また、活線挿抜機
能を必要とする高い信頼性を要求する装置では、フラッ
シュメモリを使用することがあるが、この場合には、1
2V電源を必要とすることもある。また、一部のアナロ
グ回路のために12V電源を必要とすることもある。こ
のように、電圧の異なる多数の電源を必要とする装置で
は、多数の電源面が必要となる。さらに、活線挿抜を行
うためには、電圧の異なる各電源に対しプリチャージ電
源が必要となる。このため、全ての電源面とプリチャー
ジ電源面を既存の電源層に配置することが困難となる場
合が多い。
【0009】この場合には、新たに電源層13やプリチ
ャージ用の電源層15を設けることになる。図6の従来
例では、異なる電圧の多数の電源が必要となる場合に
は、内層の信号層間に電源層15とこれに隣接したグラ
ンド層12を設け、この層全面を電源面およびグランド
面としている。さらに、プリチャージ電源面を設けるた
めに、新たにプリチャージ電源層15を設け、その全面
をプリチャージ電源面として用いている。
ャージ用の電源層15を設けることになる。図6の従来
例では、異なる電圧の多数の電源が必要となる場合に
は、内層の信号層間に電源層15とこれに隣接したグラ
ンド層12を設け、この層全面を電源面およびグランド
面としている。さらに、プリチャージ電源面を設けるた
めに、新たにプリチャージ電源層15を設け、その全面
をプリチャージ電源面として用いている。
【0010】しかし、新たに電源層13やプリチャージ
電源層15を設けた場合には、層数が増大し、パッケー
ジの板厚が厚くなり、部品点数と製造工数が増大するた
めにコストの増大につながり問題である。また、多数電
源を必要とする結果、極端に板厚が厚くなる場合には、
既存の製造設備ではパッケージを製造できなくなる場合
もあり、この場合、多大な設備投資が必要となり、最終
的にコストが増大する。同様の問題は、パッケージに限
らずプラッタにおいても生じる。このため、板厚を増大
することなく全ての電源面とプリチャージ電源を配置す
る必要がある。
電源層15を設けた場合には、層数が増大し、パッケー
ジの板厚が厚くなり、部品点数と製造工数が増大するた
めにコストの増大につながり問題である。また、多数電
源を必要とする結果、極端に板厚が厚くなる場合には、
既存の製造設備ではパッケージを製造できなくなる場合
もあり、この場合、多大な設備投資が必要となり、最終
的にコストが増大する。同様の問題は、パッケージに限
らずプラッタにおいても生じる。このため、板厚を増大
することなく全ての電源面とプリチャージ電源を配置す
る必要がある。
【0011】
【発明が解決しようとする課題】このために、消費電力
の少ない電源面や挿抜時以外は電流が流れないプリチャ
ージ電源面を信号層に配置することにより、少ない層数
で活線挿抜を実現することが考えられる。しかし、信号
層またはグランド面に電源面を配置する場合には、信号
層に配置した電源面および電源層の電源面の層間で寄生
容量(以下層間容量)が形成される。この層間容量を介
して、コネクタや電源ラインの寄生インダクタとにより
共振回路が形成される。特に、グランド面と向かい合っ
ていない電源面は、インピーダンスが高くノイズの影響
を受けやすい。活線挿抜時にこの共振回路で発生した共
振ノイズが、バックプレーンや他のパッケージに混入す
ると、電源電圧の変動や、信号レベルの変動を引き起こ
し、論理レベルの反転による誤動作の要因となるという
問題点があった。
の少ない電源面や挿抜時以外は電流が流れないプリチャ
ージ電源面を信号層に配置することにより、少ない層数
で活線挿抜を実現することが考えられる。しかし、信号
層またはグランド面に電源面を配置する場合には、信号
層に配置した電源面および電源層の電源面の層間で寄生
容量(以下層間容量)が形成される。この層間容量を介
して、コネクタや電源ラインの寄生インダクタとにより
共振回路が形成される。特に、グランド面と向かい合っ
ていない電源面は、インピーダンスが高くノイズの影響
を受けやすい。活線挿抜時にこの共振回路で発生した共
振ノイズが、バックプレーンや他のパッケージに混入す
ると、電源電圧の変動や、信号レベルの変動を引き起こ
し、論理レベルの反転による誤動作の要因となるという
問題点があった。
【0012】本発明の目的は、多数電源を備えるパッケ
ージにおいて、電圧の異なる電源およびプリチャージ電
源用の電源層を各々新たに設けることなく、活線挿抜を
実現することにある。
ージにおいて、電圧の異なる電源およびプリチャージ電
源用の電源層を各々新たに設けることなく、活線挿抜を
実現することにある。
【0013】
【課題を解決するための手段】信号層の空き領域または
グランド層の一部に電源面およびプリチャージ電源面を
設ける。これにより、新たに電源層を設ける必要はなく
なる。特に、本発明の望ましい形態では、基板の表面の
インタフェースLSI実装領域を、信号線配線用の信号
層の空き領域またはグランド層の一部の電源面およびプ
リチャージ電源面領域と限定するようにした。さらに、
信号層の空き領域またはグランド層の一部に設けた電源
面およびプリチャージ電源面と、グランドとの間にバイ
パスコンデンサを設けるようにした。特に、本発明の望
ましい形態では、バイパスコンデンサを並列に分散して
配置する。これにより、挿抜時に生じる共振ノイズを低
減することができる。また、本発明の他の形態では、信
号層の空き領域またはグランド層の一部に設けた電源面
および電源層の電源面との間に、層間容量を低減するた
めのグランド面を設けるようにした。
グランド層の一部に電源面およびプリチャージ電源面を
設ける。これにより、新たに電源層を設ける必要はなく
なる。特に、本発明の望ましい形態では、基板の表面の
インタフェースLSI実装領域を、信号線配線用の信号
層の空き領域またはグランド層の一部の電源面およびプ
リチャージ電源面領域と限定するようにした。さらに、
信号層の空き領域またはグランド層の一部に設けた電源
面およびプリチャージ電源面と、グランドとの間にバイ
パスコンデンサを設けるようにした。特に、本発明の望
ましい形態では、バイパスコンデンサを並列に分散して
配置する。これにより、挿抜時に生じる共振ノイズを低
減することができる。また、本発明の他の形態では、信
号層の空き領域またはグランド層の一部に設けた電源面
および電源層の電源面との間に、層間容量を低減するた
めのグランド面を設けるようにした。
【0014】
【作用】信号層の空き領域またはグランド層の一部に電
源面およびプリチャージ電源面を配置し、新たに電源層
を設ける必要をなくしたので、パッケージの板厚を厚く
する必要はなくなる。これに伴い、部品点数と製造工数
の増大によるコストの増大は防止できる。また、信号線
配線用の信号層の空き領域またはグランド層の一部の電
源面領域は、基板の表面のインタフェースLSI実装領
域に限定するようにしたので、電源間の層間容量を低減
することができる。さらに、信号層の空き領域またはグ
ランド層の一部に設けた電源面とグランドとの間にバイ
パスコンデンサを設けるようにしたので、電源面間の層
間容量を介して共振が発生した場合、共振のエネルギを
バイパスコンデンサを通してグランドに逃がすことがで
きる。従って、信号層の空き領域またはグランド層の一
部に電源面を設けた場合に、共振の発生を防止できる。
特に、バイパスコンデンサを並列に分散して配置した場
合は、バイパスコンデンサの実装に伴う寄生インダクタ
成分が並列に接続されるので、インピーダンスの低いバ
イパスコンデンサを実装することができる。また、電源
面間の層間に寄生する層間容量を低減するためのグラン
ド面を設けるようにしたので、電源面の間に層間容量は
寄生しない。これにより、共振回路は形成されないの
で、共振ノイズの発生を防止することができる。
源面およびプリチャージ電源面を配置し、新たに電源層
を設ける必要をなくしたので、パッケージの板厚を厚く
する必要はなくなる。これに伴い、部品点数と製造工数
の増大によるコストの増大は防止できる。また、信号線
配線用の信号層の空き領域またはグランド層の一部の電
源面領域は、基板の表面のインタフェースLSI実装領
域に限定するようにしたので、電源間の層間容量を低減
することができる。さらに、信号層の空き領域またはグ
ランド層の一部に設けた電源面とグランドとの間にバイ
パスコンデンサを設けるようにしたので、電源面間の層
間容量を介して共振が発生した場合、共振のエネルギを
バイパスコンデンサを通してグランドに逃がすことがで
きる。従って、信号層の空き領域またはグランド層の一
部に電源面を設けた場合に、共振の発生を防止できる。
特に、バイパスコンデンサを並列に分散して配置した場
合は、バイパスコンデンサの実装に伴う寄生インダクタ
成分が並列に接続されるので、インピーダンスの低いバ
イパスコンデンサを実装することができる。また、電源
面間の層間に寄生する層間容量を低減するためのグラン
ド面を設けるようにしたので、電源面の間に層間容量は
寄生しない。これにより、共振回路は形成されないの
で、共振ノイズの発生を防止することができる。
【0015】
【実施例】以下、図面を用いて、本発明の実施例を説明
する。以下は、主にパッケージを用いて説明を行うが、
本発明は、バックプレーンについても適用できる。
する。以下は、主にパッケージを用いて説明を行うが、
本発明は、バックプレーンについても適用できる。
【0016】図1は、図3に示した活線挿抜パッケージ
3の基板層構成の本発明の一実施例を示した説明図であ
る。信号線を布線する信号層11,グランド層12,電
源層13の全8層からなる。図1に示すように、電源,
グランドは、電源層13,グランド層12のパッケージ
全面を用いる。さらに、電源層13間に配置された信号
層11は、その一部を信号線配線領域14として用い
る。本実施例では、信号層11の信号線配線領域14以
外の未使用領域の一部に、挿抜時のみ電流が流れ、通常
時には電流が流れることのないプリチャージ電源面7を
配置したところに特徴がある。また、グランド層の一部
を電源面として用いている。これにより、活線挿抜を行
うパッケージでも、パッケージの層数を増やすことな
く、プリチャージ電源面7を実装できる。
3の基板層構成の本発明の一実施例を示した説明図であ
る。信号線を布線する信号層11,グランド層12,電
源層13の全8層からなる。図1に示すように、電源,
グランドは、電源層13,グランド層12のパッケージ
全面を用いる。さらに、電源層13間に配置された信号
層11は、その一部を信号線配線領域14として用い
る。本実施例では、信号層11の信号線配線領域14以
外の未使用領域の一部に、挿抜時のみ電流が流れ、通常
時には電流が流れることのないプリチャージ電源面7を
配置したところに特徴がある。また、グランド層の一部
を電源面として用いている。これにより、活線挿抜を行
うパッケージでも、パッケージの層数を増やすことな
く、プリチャージ電源面7を実装できる。
【0017】活線挿抜用のプリチャージ電源は、インタ
フェースLSI5にのみ必要となる場合もある。そこ
で、本実施例では、寄生する層間容量を極力低減するた
めに、基板の表面のインタフェースLSI5の実装領域
に対する、信号線配線用の信号層の空き領域のみをプリ
チャージ電源面7用の領域としている。これにより、電
源層間容量は、最小限に留めている。また、同時にグラ
ンド面面積の低下も最小限に留めている。
フェースLSI5にのみ必要となる場合もある。そこ
で、本実施例では、寄生する層間容量を極力低減するた
めに、基板の表面のインタフェースLSI5の実装領域
に対する、信号線配線用の信号層の空き領域のみをプリ
チャージ電源面7用の領域としている。これにより、電
源層間容量は、最小限に留めている。また、同時にグラ
ンド面面積の低下も最小限に留めている。
【0018】図2は、図1に示した層構成の活線挿抜パ
ッケージを用いた場合の、本発明の回路図の一例であ
る。図2に示した活線挿抜装置は、バックプレーン1,
コネクタ2,パッケージ3から構成される。バックプレ
ーン1は、突入電流防止回路4を備える。従って、プリ
チャージ電源への電力供給は、電源から突入電流防止回
路4を介して行われる。
ッケージを用いた場合の、本発明の回路図の一例であ
る。図2に示した活線挿抜装置は、バックプレーン1,
コネクタ2,パッケージ3から構成される。バックプレ
ーン1は、突入電流防止回路4を備える。従って、プリ
チャージ電源への電力供給は、電源から突入電流防止回
路4を介して行われる。
【0019】本実施例では、突入電流防止回路4として
インダクタ41を用いている。コネクタ2は、電源ピン
21,プリチャージ電源ピン22,グランドピン23,
信号ピン24から構成される。また、パッケージ3に
は、電源ピン51とプリチャージ電源ピン52と信号ピ
ン53を備えたインタフェースLSI5が実装される。
インダクタ41を用いている。コネクタ2は、電源ピン
21,プリチャージ電源ピン22,グランドピン23,
信号ピン24から構成される。また、パッケージ3に
は、電源ピン51とプリチャージ電源ピン52と信号ピ
ン53を備えたインタフェースLSI5が実装される。
【0020】コネクタ2のピンは、電源ピン21,プリ
チャージ電源ピン22,信号ピン24,グランドピン2
3の順に長くなっており、各々、パッケージ3の電源面
6,プリチャージ電源面7,信号ピン53,グランド面
9に接続される。従って、パッケージ挿入時、プリチャ
ージ電源は、通常電源に先んじて電源が供給される。
チャージ電源ピン22,信号ピン24,グランドピン2
3の順に長くなっており、各々、パッケージ3の電源面
6,プリチャージ電源面7,信号ピン53,グランド面
9に接続される。従って、パッケージ挿入時、プリチャ
ージ電源は、通常電源に先んじて電源が供給される。
【0021】また、プリチャージ電源への電源供給は、
突入電流防止回路4によりゆるやかに供給されることに
なる。従って、パッケージ挿入時の突入電流を防止する
ことができる。
突入電流防止回路4によりゆるやかに供給されることに
なる。従って、パッケージ挿入時の突入電流を防止する
ことができる。
【0022】図1に示した層構成では、信号層11と電
源層13が接近しているため、プリチャージ電源面7と
電源面6の間に寄生容量10が形成され、寄生容量1
0,部品実装に伴う寄生インダクタ,突入防止用インダ
クタ41等により共振回路が形成される。本実施例で
は、共振回路により発生する共振ノイズを低減するため
に、プリチャージ電源面7とグランド面9の間に、バイ
パスコンデンサ8を設けているところに特徴がある。
源層13が接近しているため、プリチャージ電源面7と
電源面6の間に寄生容量10が形成され、寄生容量1
0,部品実装に伴う寄生インダクタ,突入防止用インダ
クタ41等により共振回路が形成される。本実施例で
は、共振回路により発生する共振ノイズを低減するため
に、プリチャージ電源面7とグランド面9の間に、バイ
パスコンデンサ8を設けているところに特徴がある。
【0023】これにより、寄生容量10,部品実装に伴
う寄生インダクタ,突入防止用インダクタ41等を介し
て形成される共振回路に共振ノイズが発生した場合、共
振のエネルギをバイパスコンデンサを通してグランドに
逃がすことができ、共振ノイズを低減することができ
る。
う寄生インダクタ,突入防止用インダクタ41等を介し
て形成される共振回路に共振ノイズが発生した場合、共
振のエネルギをバイパスコンデンサを通してグランドに
逃がすことができ、共振ノイズを低減することができ
る。
【0024】バイパスコンデンサ8の実装方法として
は、バイパスコンデンサ8を複数個並列に分散配置する
ことが望ましい。通常、部品実装時には、数ピコファラ
ッド程度の寄生インダクタンスが生じてしまい、インピ
ーダンスが高くなるので、理想的なコンデンサの機能を
果たさないことがある。複数個のバイパスコンデンサ8
を並列に分散配置することで、インピーダンスの低い、
より理想的なコンデンサを実現でき、コンデンサの効果
を有効に引き出すことができる。
は、バイパスコンデンサ8を複数個並列に分散配置する
ことが望ましい。通常、部品実装時には、数ピコファラ
ッド程度の寄生インダクタンスが生じてしまい、インピ
ーダンスが高くなるので、理想的なコンデンサの機能を
果たさないことがある。複数個のバイパスコンデンサ8
を並列に分散配置することで、インピーダンスの低い、
より理想的なコンデンサを実現でき、コンデンサの効果
を有効に引き出すことができる。
【0025】以上、図1,図2で述べたように、本実施
例では、信号層11の信号線配線領域14以外の未使用
領域にプリチャージ電源面7を配置し、プリチャージ電
源面7とグランド面9間に共振防止用のバイパスコンデ
ンサ8を複数個並列に分散して備えたところに特徴があ
る。これにより、信号層にプリチャージ電源面を配置し
た場合にも、共振ノイズを低減した活線挿抜を実現でき
る。
例では、信号層11の信号線配線領域14以外の未使用
領域にプリチャージ電源面7を配置し、プリチャージ電
源面7とグランド面9間に共振防止用のバイパスコンデ
ンサ8を複数個並列に分散して備えたところに特徴があ
る。これにより、信号層にプリチャージ電源面を配置し
た場合にも、共振ノイズを低減した活線挿抜を実現でき
る。
【0026】本実施例は、信号層の空き領域にプリチャ
ージ電源面を設けた場合について示したが、信号層の空
き領域に電源面を設ける場合、あるいは、グランド面の
一部に電源面またはプリチャージ電源面を設けた場合に
ついても本発明を適用することができる。
ージ電源面を設けた場合について示したが、信号層の空
き領域に電源面を設ける場合、あるいは、グランド面の
一部に電源面またはプリチャージ電源面を設けた場合に
ついても本発明を適用することができる。
【0027】図4は、プリチャージ電源面7を信号層に
配置する場合の他の実施例である。本実施例では、プリ
チャージ電源面7と電源面13の間に寄生する層間容量
が形成されることを防止するために、プリチャージ電源
面7と電源面13の間にグランド面12を備えていると
ころに特徴がある。これにより、共振回路は形成されな
いので、共振ノイズが発生することはない。
配置する場合の他の実施例である。本実施例では、プリ
チャージ電源面7と電源面13の間に寄生する層間容量
が形成されることを防止するために、プリチャージ電源
面7と電源面13の間にグランド面12を備えていると
ころに特徴がある。これにより、共振回路は形成されな
いので、共振ノイズが発生することはない。
【0028】
【発明の効果】本発明によれば、電圧の異なる多数電源
を備えるパッケージで、信号層の空き領域またはグラン
ド層の一部に電源面を設けるようにしたので、プリチャ
ージ電源用の電源層を新たに設ける必要がない。従っ
て、パッケージの板厚を厚くすることなく、活線挿抜を
実現することができる。
を備えるパッケージで、信号層の空き領域またはグラン
ド層の一部に電源面を設けるようにしたので、プリチャ
ージ電源用の電源層を新たに設ける必要がない。従っ
て、パッケージの板厚を厚くすることなく、活線挿抜を
実現することができる。
【0029】また、本発明の他の形態は、信号層の空き
領域またはグランド層の一部にプリチャージ電源面を設
けるようにしたので、プリチャージ電源用の電源層を新
たに設ける必要がない。従って、パッケージの板厚を厚
くすることなく、活線挿抜を実現することができる。
領域またはグランド層の一部にプリチャージ電源面を設
けるようにしたので、プリチャージ電源用の電源層を新
たに設ける必要がない。従って、パッケージの板厚を厚
くすることなく、活線挿抜を実現することができる。
【0030】また、本発明の望ましい形態では、信号層
またはグランド層に設ける電源面は、基板表面にインタ
フェースLSIを実装する領域のみに限定するようにし
た。このため、電源面間の層間容量を低減できる。特
に、グランド層に電源面を設けた場合は、グランド面面
積の低減を最小限に留めることができる。
またはグランド層に設ける電源面は、基板表面にインタ
フェースLSIを実装する領域のみに限定するようにし
た。このため、電源面間の層間容量を低減できる。特
に、グランド層に電源面を設けた場合は、グランド面面
積の低減を最小限に留めることができる。
【0031】また、本発明の望ましい形態では、信号層
またはグランド層に設けた電源面間、あるいは、信号層
またはグランド層に設けた電源面と電源層の電源面間の
寄生容量を介した共振を防止するために、信号層または
グランド層に設けた電源面とグランドとの間に共振ノイ
ズ低減用のバイパスコンデンサを設けたので、挿抜に伴
い発生する共振ノイズを低減した活線挿抜装置を実現す
ることができる。
またはグランド層に設けた電源面間、あるいは、信号層
またはグランド層に設けた電源面と電源層の電源面間の
寄生容量を介した共振を防止するために、信号層または
グランド層に設けた電源面とグランドとの間に共振ノイ
ズ低減用のバイパスコンデンサを設けたので、挿抜に伴
い発生する共振ノイズを低減した活線挿抜装置を実現す
ることができる。
【0032】また、本発明の望ましい形態では、共振ノ
イズ低減用のバイパスコンデンサを並列に分散して配置
したので、コンデンサを有効に活用することができる。
イズ低減用のバイパスコンデンサを並列に分散して配置
したので、コンデンサを有効に活用することができる。
【0033】また、本発明の望ましい他の形態では、信
号層またはグランド層に設けた電源面間、あるいは、信
号層またはグランド層に設けた電源面と電源層の電源面
の間の信号層にグランド面を備えたため、電源面の間に
層間容量がなく、共振回路は形成されない。
号層またはグランド層に設けた電源面間、あるいは、信
号層またはグランド層に設けた電源面と電源層の電源面
の間の信号層にグランド面を備えたため、電源面の間に
層間容量がなく、共振回路は形成されない。
【図1】本発明の基板の層構成の一構成例の説明図。
【図2】本発明の活線挿抜装置の一構成例の説明図。
【図3】本発明に係わる活線挿抜装置の一構成例の説明
図。
図。
【図4】本発明に係わる基板の層構成の一構成例の説明
図。
図。
【図5】従来の活線挿抜装置の一構成例の説明図。
【図6】従来の基板の層構成の一構成例の説明図。
1…バックプレーン、2…コネクタ、3…パッケージ、
4…突入電流防止回路、5…インタフェースLSI、6
…電源面、7…プリチャージ電源面、8…バイパスコン
デンサ、9…グランド面、10…寄生容量、21…電源
ピン、22…プリチャージ電源ピン、23…グランドピ
ン、24…信号ピン、51…電源ピン、52…プリチャ
ージ電源ピン、53…信号ピン。
4…突入電流防止回路、5…インタフェースLSI、6
…電源面、7…プリチャージ電源面、8…バイパスコン
デンサ、9…グランド面、10…寄生容量、21…電源
ピン、22…プリチャージ電源ピン、23…グランドピ
ン、24…信号ピン、51…電源ピン、52…プリチャ
ージ電源ピン、53…信号ピン。
Claims (6)
- 【請求項1】バックプレーンと複数のパッケージと複数
のコネクタから構成され、前記パッケージの活線挿抜を
行う装置において、前記バックプレーンまたは前記パッ
ケージの基板は、同一平面上に電位の等しい導電体面あ
るいは信号線を配置するための層を、複数層重ねて構成
し、層の位置関係を示す層構成は、電源面配置用の電源
層とグランド面配置用のグランド層と信号線配線用の信
号層とから構成し、前記信号線配線用の信号層の空き領
域または前記グランド層の一部に電源面を備えることを
特徴とする活線挿抜装置。 - 【請求項2】請求項1において、前記信号線配線用の信
号層の前記空き領域または前記グランド層の一部に備え
る電源面は、通常の給電に用いる電源面への給電が切断
されている状態でも給電可能なプリチャージ電源用のプ
リチャージ電源面である活線挿抜装置。 - 【請求項3】請求項1または請求項2において、前記信
号線配線用の信号層の前記空き領域または前記グランド
層の一部の領域は、基板の表面にインタフェースLSI
を実装する領域である活線挿抜装置。 - 【請求項4】請求項1,請求項2または請求項3におい
て、前記信号線配線用の信号層の前記空き領域または前
記グランド層の一部に備えた電源面とグランド間にコン
デンサを備えた活線挿抜装置。 - 【請求項5】請求項4において、前記電源面と前記グラ
ンド間に備える前記コンデンサは、複数個のコンデンサ
を並列に分散して配置する活線挿抜装置。 - 【請求項6】請求項1において、前記基板内層の複数の
連続した信号層内に複数の電源面を配置する場合は、向
かい合う電源面の間の信号層にグランド面を設ける活線
挿抜装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013895A JPH08213776A (ja) | 1995-02-08 | 1995-02-08 | 活線挿抜装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013895A JPH08213776A (ja) | 1995-02-08 | 1995-02-08 | 活線挿抜装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08213776A true JPH08213776A (ja) | 1996-08-20 |
Family
ID=12018782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013895A Pending JPH08213776A (ja) | 1995-02-08 | 1995-02-08 | 活線挿抜装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08213776A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7728362B2 (en) | 2006-01-20 | 2010-06-01 | International Business Machines Corporation | Creating integrated circuit capacitance from gate array structures |
-
1995
- 1995-02-08 JP JP2013895A patent/JPH08213776A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7728362B2 (en) | 2006-01-20 | 2010-06-01 | International Business Machines Corporation | Creating integrated circuit capacitance from gate array structures |
US8188516B2 (en) | 2006-01-20 | 2012-05-29 | International Business Machines Corporation | Creating integrated circuit capacitance from gate array structures |
US8298888B2 (en) | 2006-01-20 | 2012-10-30 | International Business Machines Corporation | Creating integrated circuit capacitance from gate array structures |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5511171A (en) | Apparatus for live bus insertion of add-on devices | |
JP3506239B2 (ja) | 電子回路カード・アセンブリ | |
US6762368B2 (en) | Reducing inductance of a capacitor | |
US5210855A (en) | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices | |
US5384492A (en) | Protective system for insertion/extraction of PC boards in a powered-up environment | |
US7405947B1 (en) | Backplane with power plane having a digital ground structure in signal regions | |
EP1295339A2 (en) | Semiconductor chip package with embedded capacitors | |
US5841074A (en) | Backplane power distribution system having impedance variations in the form of spaced voids | |
US6058022A (en) | Upgradeable PCB with adaptable RFI suppression structures | |
JPH08152948A (ja) | 回路実装ユニット | |
US5497037A (en) | Method and apparatus for decoupling of unused power supply pins of a printed circuit board capable of operating at a plurality of predetermined voltages | |
EP0402055A2 (en) | Method and apparatus for a rapid interconnection to a computer bus | |
JP2682503B2 (ja) | 活線挿抜システム | |
KR100883005B1 (ko) | 고가용성 대용량 저장 시스템 및 이의 생성 방법 | |
US10470294B2 (en) | Reduction of passive components in system-in-package devices | |
US20060031805A1 (en) | Regular routing for deep submicron chip design | |
JPH0950333A (ja) | 活線挿抜回路 | |
JPH08213776A (ja) | 活線挿抜装置 | |
JP2002374048A (ja) | プリント回路基板、プリントパターン設計方法およびプリント回路基板を搭載した電子機器 | |
US20120188729A1 (en) | Printed circuit board and manufacturing method thereof | |
US6415346B1 (en) | Pre-charging logic cards for hot insertion | |
US20080072204A1 (en) | Layout design of multilayer printed circuit board | |
JP2810089B2 (ja) | 電子回路板の活線挿入方法 | |
JP2752774B2 (ja) | 活線挿抜パッケージ | |
US6618787B2 (en) | Computer printed circuit system board with LVD SCSI device direct connector |