JPH03256109A - プリント基板の活線挿抜回路 - Google Patents
プリント基板の活線挿抜回路Info
- Publication number
- JPH03256109A JPH03256109A JP5560290A JP5560290A JPH03256109A JP H03256109 A JPH03256109 A JP H03256109A JP 5560290 A JP5560290 A JP 5560290A JP 5560290 A JP5560290 A JP 5560290A JP H03256109 A JPH03256109 A JP H03256109A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- printed circuit
- circuit board
- voltage
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003780 insertion Methods 0.000 claims description 9
- 230000037431 insertion Effects 0.000 claims description 9
- 230000002265 prevention Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体回路などの電子回路が実装されてい
るプリント基板に電源が供給されている状態で、プリン
ト基板の活線挿抜を行なうプリント基板の活線挿抜回路
に関するものであるＯ 〔従来の技術〕 第１図は例えば実開昭５８−１２９５１１７号に掲載さ
れている従来のプリント基板の活線挿抜回路を示したも
のである。
るプリント基板に電源が供給されている状態で、プリン
ト基板の活線挿抜を行なうプリント基板の活線挿抜回路
に関するものであるＯ 〔従来の技術〕 第１図は例えば実開昭５８−１２９５１１７号に掲載さ
れている従来のプリント基板の活線挿抜回路を示したも
のである。
第１図に釦いて、１１）はカードフレームであり。
カードフレーム…内にはマザーボード（２）及びマザー
ボード（（２）上のコネクタに装着されるプリント基板
（８１）〜（８ｎ）が収納されている。マザーボード（
（２）内には電源ブス（３）が通ってかり各プリント基
板（Ｓｌ）〜（Ｓｎ）に電源電圧を供給している。（４
）は電源装置であり必要な電源電ｌｆ金電源プス１３）
に供給する。
ボード（（２）上のコネクタに装着されるプリント基板
（８１）〜（８ｎ）が収納されている。マザーボード（
（２）内には電源ブス（３）が通ってかり各プリント基
板（Ｓｌ）〜（Ｓｎ）に電源電圧を供給している。（４
）は電源装置であり必要な電源電ｌｆ金電源プス１３）
に供給する。
次に上述のカードフレームでプリント基板の活線挿抜操
作を行なう際の動作について説明する。
作を行なう際の動作について説明する。
電源装置１４１から電源電圧出力中にプリント基板ｓｍ
（ｌ≦ｍ≦Ｎ）をマザーボード（２）から引き抜く場合
は特に問題無いが、プリント基板Ｓｍをマザーボードに
差し込む場合隣接するプリント基板の電源電圧が瞬時低
くなるという不具合が発生する。各プリント基板には電
子回路が実装されてかり９通常電子回路では電源スパイ
クなどによる誤動作を避けるため電源ライン・コモン間
に電源バイパスコンデンサを設ける。プリント基板金活
線挿入する時は挿入した瞬間にこれらの電源バイパスコ
ンデンサに突入電流が流れるため９曲線挿入したプリン
ト基板周辺の電源ゲス（３１の電圧値が瞬時低下するた
めである。
（ｌ≦ｍ≦Ｎ）をマザーボード（２）から引き抜く場合
は特に問題無いが、プリント基板Ｓｍをマザーボードに
差し込む場合隣接するプリント基板の電源電圧が瞬時低
くなるという不具合が発生する。各プリント基板には電
子回路が実装されてかり９通常電子回路では電源スパイ
クなどによる誤動作を避けるため電源ライン・コモン間
に電源バイパスコンデンサを設ける。プリント基板金活
線挿入する時は挿入した瞬間にこれらの電源バイパスコ
ンデンサに突入電流が流れるため９曲線挿入したプリン
ト基板周辺の電源ゲス（３１の電圧値が瞬時低下するた
めである。
すなわち従来のプリント基板の活線挿抜回路ではプリン
ト基板の電源バイパスコンデンサによる突入電流のめた
活線挿入時１ｃ［源ゲスの電圧値が瞬時低下し挿入プリ
ント基板に隣接したプリント基板が誤動作を起こし易い
という課題があった。
ト基板の電源バイパスコンデンサによる突入電流のめた
活線挿入時１ｃ［源ゲスの電圧値が瞬時低下し挿入プリ
ント基板に隣接したプリント基板が誤動作を起こし易い
という課題があった。
この発明は上記のような課題を解決するためになされた
もので、プリント基板活線挿入時にも隣接スロットに電
圧低下の発生しないプリント基板の活線挿抜回路命得る
こと金目的としている。
もので、プリント基板活線挿入時にも隣接スロットに電
圧低下の発生しないプリント基板の活線挿抜回路命得る
こと金目的としている。
この発明に係わる活線挿抜回路ではマザーボード上の電
源ゲス金各プリント基板スロット毎に独立して設置する
ようにしたものである。
源ゲス金各プリント基板スロット毎に独立して設置する
ようにしたものである。
この発明に係わるプリント基板の活線挿抜回路では、プ
リント基板を活線挿入しても隣接するスロットに電源電
圧の瞬時低下が発生しないため、プリント基板の誤動作
が発生しにくい信頼度の高いプリント基板の活線挿抜回
路を実現できる。
リント基板を活線挿入しても隣接するスロットに電源電
圧の瞬時低下が発生しないため、プリント基板の誤動作
が発生しにくい信頼度の高いプリント基板の活線挿抜回
路を実現できる。
以下、この発明の一実施的について説明する。
この発明の一実施例によるプリント基板の活線挿抜回路
の構Ｆｆｔは第２図に示す。
の構Ｆｆｔは第２図に示す。
第２図にち）いて、）１１はカードフレームであり。
カードフレームロ１内にはマザーボード（２）及びマザ
ーボード）２）上のコネクタに％着されるプリント基板
（８１）〜（Ｓｎ）が収納されている構成は第１図ＶＣ
示した従来のものと同じである。マザーボード（（２）
内には電源ゲス（３１が通って釦υ各プリント基板（Ｓ
ｌ）〜（Ｓｎ）に電源電圧金供給するが、第２図の実施
例では電源ゲス！３１はｎ本の小さなゲス（ミニゲス＃
ｌ〜ミニゲス＃−ｎ）から構成されるゲスを使用し、各
ミニゲスに対応するプリント基板が１枚だけ接続される
構成となっている。（４１は電源装置であり必要な電源
電圧紫電源ゲス（３）の共通部に供給する。
ーボード）２）上のコネクタに％着されるプリント基板
（８１）〜（Ｓｎ）が収納されている構成は第１図ＶＣ
示した従来のものと同じである。マザーボード（（２）
内には電源ゲス（３１が通って釦υ各プリント基板（Ｓ
ｌ）〜（Ｓｎ）に電源電圧金供給するが、第２図の実施
例では電源ゲス！３１はｎ本の小さなゲス（ミニゲス＃
ｌ〜ミニゲス＃−ｎ）から構成されるゲスを使用し、各
ミニゲスに対応するプリント基板が１枚だけ接続される
構成となっている。（４１は電源装置であり必要な電源
電圧紫電源ゲス（３）の共通部に供給する。
第２図の実施例ではプリント基板金挿入してｔ源バイパ
スコンデンサによる突入電流が発生してもそのプリント
基板に電源電圧金供給しているミニゲスの電圧のみが大
きく低下し、電源ゲス１３）の共通部あるいは他のミニ
ゲス部分では電圧低下量は小さくなる。これはマザーボ
ード２）上での導通パターン配線が□ニブス線は比較的
細いパターン線であるのに対して共通部は太イパターン
線いわゆるべたパターントナっ−Ｃ＞す、ミニゲス部に
比べ共通部のインピーダンスがはるかに小さいためミニ
ゲスで発生した電比低下が共通部に波及しにくいためで
ある。従って共通部から伸びている他のミニゲスにも電
圧低下が発生しにくいため、活線挿入時ＶＣ隣接スロッ
トに発生する′眠源電圧低下の大きさを小さくすること
ができる。
スコンデンサによる突入電流が発生してもそのプリント
基板に電源電圧金供給しているミニゲスの電圧のみが大
きく低下し、電源ゲス１３）の共通部あるいは他のミニ
ゲス部分では電圧低下量は小さくなる。これはマザーボ
ード２）上での導通パターン配線が□ニブス線は比較的
細いパターン線であるのに対して共通部は太イパターン
線いわゆるべたパターントナっ−Ｃ＞す、ミニゲス部に
比べ共通部のインピーダンスがはるかに小さいためミニ
ゲスで発生した電比低下が共通部に波及しにくいためで
ある。従って共通部から伸びている他のミニゲスにも電
圧低下が発生しにくいため、活線挿入時ＶＣ隣接スロッ
トに発生する′眠源電圧低下の大きさを小さくすること
ができる。
第８ ＬＩ ＩＡＩ 、 ＩＢ＋にスロット（（２）の
プリント基板全活線仲人した時のスロット（３１の電源
電圧測定結果金、第１図に示した従来例と第２凶に示し
た実施例とで比較した図金示す。
プリント基板全活線仲人した時のスロット（３１の電源
電圧測定結果金、第１図に示した従来例と第２凶に示し
た実施例とで比較した図金示す。
第８図では、定格電＃電圧が５Ｖで０．１／ＩＦの電源
バイパスコンデンサが約６０個実装されているプリント
基板金スロット１２Ｈ７ｍ活線挿入したときのスロット
（３）のプリン）Ｍ板の電源電圧時間変化音測定してい
る。従来的である第８因圓では活線挿入直後ＶＣ電源電
圧が８．８■筐で低下し１曾にたいし２発明例である第
８図＋Ｂｌでは４．６Ｖ−ｉでしか低下してからす、プ
リント基板の最低動作保証電圧４．５ｖより高いためス
ロット（３１０カードが誤制作することは無い。
バイパスコンデンサが約６０個実装されているプリント
基板金スロット１２Ｈ７ｍ活線挿入したときのスロット
（３）のプリン）Ｍ板の電源電圧時間変化音測定してい
る。従来的である第８因圓では活線挿入直後ＶＣ電源電
圧が８．８■筐で低下し１曾にたいし２発明例である第
８図＋Ｂｌでは４．６Ｖ−ｉでしか低下してからす、プ
リント基板の最低動作保証電圧４．５ｖより高いためス
ロット（３１０カードが誤制作することは無い。
な訃、上記実施例ではミニゲスにプリント基板金直結し
た場合について説明したが、第４図に示すようにミニゲ
スとプリント基板間に突入ｍ流防止用のコイルを設けて
もよい。コイル設置時に第８図の条件でスロット１３）
の電源電圧金測定した結果を第５図に示す。第５図では
活線挿入による電圧低下が全くなく、最低動作保証条件
がさらに厳しいプリント基板についても誤り９３作を無
くすることができる。な釦第５図では約１５０μＨのコ
イル’ｔｔｅ用している。また第４図でコイルと並列に
ダイオードを接続しているが、これはカードの活線引き
抜き時にコイルのエネルギー放出にともなう異常％圧の
発生を防止するものである。
た場合について説明したが、第４図に示すようにミニゲ
スとプリント基板間に突入ｍ流防止用のコイルを設けて
もよい。コイル設置時に第８図の条件でスロット１３）
の電源電圧金測定した結果を第５図に示す。第５図では
活線挿入による電圧低下が全くなく、最低動作保証条件
がさらに厳しいプリント基板についても誤り９３作を無
くすることができる。な釦第５図では約１５０μＨのコ
イル’ｔｔｅ用している。また第４図でコイルと並列に
ダイオードを接続しているが、これはカードの活線引き
抜き時にコイルのエネルギー放出にともなう異常％圧の
発生を防止するものである。
以上のように、この発明によれば、プリント基板の活線
挿入に釦こなっても隣接するスロットの電源電圧が低下
することなく、隣接プリント基板に誤制作が発生しない
ので信頼度の高いプリント基板の活憬挿抜回路が得られ
る効果がある。
挿入に釦こなっても隣接するスロットの電源電圧が低下
することなく、隣接プリント基板に誤制作が発生しない
ので信頼度の高いプリント基板の活憬挿抜回路が得られ
る効果がある。
第１図は従来のプリント基板の活線挿抜回路金石すグ′
ロック図、第２図はこの発明の一実施（９）によるプリ
ント基板の活線挿抜回路を示すブロック図、第８図１．
ＡＩ、 ｉＢｌはプリント基板の活祿挿入會行なったと
きの隣接スロットに訃ける電源電圧の時間変化音測定し
たグラフ図であり。 （４）は第１図の＠台、（Ｂ）は第２因の揚台を示す。 第４囚はこの発明の他の実施列によるプリント基板の活
線挿抜回路金石すブロック図、第５図はプリント基板の
活線挿入上行なったときの隣接スロツ）ｌＣ釦ける電源
電圧の時間変化上第４図に示した他の実施ＶＡＪについ
て測定したグラフ図である。 図において、＋１Ｉｉｄカードフレーム、（２）はマザ
ーボード、（３１は電源プス、（ａｉ）〜（８ｎ）はミ
ニゲス、１４１は電源装置、 （８１）〜（Ｓｎ）はプ
リント基板、 （Ｌｌ）〜（Ｌｎ）は突入電流防止用コ
イルである。 なｐ９区中、同一符号ぼ向−１筐たは相当部分を示す。
ロック図、第２図はこの発明の一実施（９）によるプリ
ント基板の活線挿抜回路を示すブロック図、第８図１．
ＡＩ、 ｉＢｌはプリント基板の活祿挿入會行なったと
きの隣接スロットに訃ける電源電圧の時間変化音測定し
たグラフ図であり。 （４）は第１図の＠台、（Ｂ）は第２因の揚台を示す。 第４囚はこの発明の他の実施列によるプリント基板の活
線挿抜回路金石すブロック図、第５図はプリント基板の
活線挿入上行なったときの隣接スロツ）ｌＣ釦ける電源
電圧の時間変化上第４図に示した他の実施ＶＡＪについ
て測定したグラフ図である。 図において、＋１Ｉｉｄカードフレーム、（２）はマザ
ーボード、（３１は電源プス、（ａｉ）〜（８ｎ）はミ
ニゲス、１４１は電源装置、 （８１）〜（Ｓｎ）はプ
リント基板、 （Ｌｌ）〜（Ｌｎ）は突入電流防止用コ
イルである。 なｐ９区中、同一符号ぼ向−１筐たは相当部分を示す。
Claims (2)
- （１）電子回路を実装したプリント基板に電源を供給し
た活線状態で該プリント基板の挿抜を行なうプリント基
板の活線挿抜回路において，上記プリント基板に電源供
給を行なう電源プスを各プリント基板毎に設置したこと
を特徴とするプリント基板の活線挿抜回路。 - （２）電子回路を実装したプリント基板に電源を供給し
た活線状態で該プリント基板の挿抜を行なうプリント基
板の活線挿抜回路において，上記プリント基板に電源供
給を行なう電源プスと各プリント基板との間に突入電流
防止用コイルを設けたことを特徴とするプリント基板の
活線挿抜回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055602A JP2564958B2 (ja) | 1990-03-06 | 1990-03-06 | プリント基板の活線挿抜回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055602A JP2564958B2 (ja) | 1990-03-06 | 1990-03-06 | プリント基板の活線挿抜回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03256109A true JPH03256109A (ja) | 1991-11-14 |
| JP2564958B2 JP2564958B2 (ja) | 1996-12-18 |
Family
ID=13003326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2055602A Expired - Lifetime JP2564958B2 (ja) | 1990-03-06 | 1990-03-06 | プリント基板の活線挿抜回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564958B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51108519A (ja) * | 1975-03-19 | 1976-09-25 | Hitachi Ltd | Katsusensobatsukanona puraguin patsukeeji |
-
1990
- 1990-03-06 JP JP2055602A patent/JP2564958B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51108519A (ja) * | 1975-03-19 | 1976-09-25 | Hitachi Ltd | Katsusensobatsukanona puraguin patsukeeji |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2564958B2 (ja) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4079440A (en) | Printed circuit board capable of being inserted and withdrawn on on-line status | |
| JP2514237B2 (ja) | 電子装置 | |
| US5290191A (en) | Interface conditioning insert wafer | |
| JPH08263175A (ja) | 活線挿抜システム | |
| JPH0950333A (ja) | 活線挿抜回路 | |
| JPH03256109A (ja) | プリント基板の活線挿抜回路 | |
| US6502153B2 (en) | Computer system having condition sensing for indicating whether a processor has been installed | |
| JPH01253995A (ja) | 電子回路板の活線挿入方法 | |
| JP2732520B2 (ja) | 異常検出装置 | |
| JP2822383B2 (ja) | 電子回路装置 | |
| US6822841B2 (en) | Circuit board with protection capability and method of protecting a circuit board | |
| JP2884666B2 (ja) | 活線挿抜方式 | |
| US20030156368A1 (en) | In-rush current controller | |
| US20030112567A1 (en) | Device preventing from chip damage caused by over voltage | |
| JPH0245971Y2 (ja) | ||
| US20030088795A1 (en) | In-rush current controller | |
| CN116301224A (zh) | 连接器、电子保险装置以及板卡 | |
| JP2003084865A (ja) | 電気機器のリセット機構及びリセット方法 | |
| JP2000209770A (ja) | 電子機器 | |
| JPS61278785A (ja) | 電子式タイマ | |
| KINGSEPP et al. | Specifying power supplies for embedded systems | |
| CN116247475A (zh) | 一种自带电路保护的接线端子 | |
| JPH04304117A (ja) | 突入電流防止回路 | |
| JPH06151018A (ja) | コネクタ回路 | |
| JPS633196Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 14 |