JPH04304117A

JPH04304117A - 突入電流防止回路

Info

Publication number: JPH04304117A
Application number: JP3069799A
Authority: JP
Inventors: Koji Kanamaru; 孝二金丸
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1991-04-02
Filing date: 1991-04-02
Publication date: 1992-10-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は突入電流防止回路に関し
、特に複数の機能ユニットをマザーボードを介して共通
電源に接続し、システム機能の変更等により何れかの機
能ユニットを挿入／抜去するシステムにおいて、何れか
の機能ユニットを電源を遮断することなく挿入するとき
に発生する突入電流によって、電源ラインに生じる電圧
変動を防止する突入電流防止回路に関する。

【０００２】ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗ
ｏｒｋ）システム、回線交換システム等では常にアクセ
ス処理を実行しているため、故障或いはシステム構成の
変更があってもシステムを停止することなく、システム
を構成する機能ユニットの挿入／抜去を行う必要がある
。特に、挿入時に発生する突入電流は機能ユニットの誤
動作を誘発する恐れがあるため極力小さく抑えなければ
ならない。

【０００３】

【従来の技術】図５は一般的なシステム構成図である。図示のように複数の機能ユニット１〜５はシステムバス
であるマザーボードＭを介して共通電源Ｐに接続されて
いる。この場合、機能の変更があってもシステムとして
の処理を続行するために電源Ｐを遮断することはできな
い。

【０００４】図６は突入電流及び電圧変動の説明図であ
る。機能ユニット内の電源パターンＰＣの入力段には通
常、バイパスコンデンサＣと抵抗Ｒを並列に接続して電
源を受けている。機能ユニットの挿入時はこのバイパス
コンデンサＣに電源ラインｌから急激に突入電流が流れ
込む。この場合に、短時間に非常に大きい電流が発生す
るため、電源ラインの電圧が降下し動作中の機能ユニッ
トの電圧が不安定になるため誤動作の恐れがある。

【０００５】図７は従来の突入電流防止回路の一例であ
る。図示のように、電源ラインｌの接続端子は例えば２
つの５Ｖ端子と接地端子ＧＮＤを設け、さらに内部バス
から信号を受ける信号端子Ｓを有する。一方、機能ユニ
ットの電源パターンの接続端子は、時間的に先に電源ラ
インｌに接続される端子１及び４と、後から接続される
端子２及び３を有する。そして、電源パターンの接続端
子１には突入電流を防止するためにコイルＬを接続し、
最初に電源ラインに接続するときに、コイルＬのインダ
クタンスにより急激な電流の変化を抑えるようにする。

【０００６】そして、機能ユニット内の電圧が充分に立
ち上がった後に、後から接続される端子２にて短絡線Ｓ
１によりコイルＬを短絡し電源ラインの他方の５Ｖから
電源を機能ユニットに供給し、同時に後から接続される
端子３により信号線Ｓ２の接続を行う。なお、接地端子
４は先に接続され接地線Ｓ３を接地する。このように、
従来はコイルＬのみにより突入電流を防止していた。こ
のような構成によって、機能ユニット内の電圧が不安定
なときの信号線の接続による素子ノイズやラッチアップ
が外に漏れず、コイルによる電源ラインの電圧降下も解
消する。

【０００７】

【発明が解決しようとする課題】図８及び図９は従来の
問題点の説明図である。図８は従来の効果を示すグラフ
であり負荷電圧に大きなオーバーシュートが発生する。例えば負荷がＴＴＬ素子では７Ｖ以上の電圧が電源端子
に加わると素子破壊となる恐れがある。そして、このオ
ーバーシュートは負荷の抵抗分が大きいものほど顕著に
現れる。

【０００８】また、図８に示すようにリンギング時間が
長くなる。リンギング時間は通常、±１０％の範囲に入
った時の時間を測定する。図示のように、実験によれば
従来構成ではオーバーシュートの最大値が約７Ｖであり
、リンギング時間は約１２５μｓである。機能ユニット
内の電圧が不安定のときは信号線を接続すべきではない
が、リンギング時間が長くなると接続端子の先後の配置
による時間差だけでは、最早接続タイミングを保証する
ことが難しくなる。

【０００９】さらに、図９に示すように機能ユニットの
抜去時にはコイルＬに流れる電流が急激にゼロになるた
めコイルに逆起電力を発生する。この逆起電力は時間当
たりの電流の変化値に比例し数１００Ｖに達することが
ある。この高い電圧により接続端子内の信号ピン等に放
電し素子を破壊する恐れがある。本発明は上述した問題
点を解消することにありオーバーシュートを抑え、かつ
リンギング時間を短縮し、その結果突入電流を抑えるこ
とができる突入電流防止回路を提供することにある。

【００１０】

【課題を解決するための手段及び作用】図１は本発明の
原理構成図である。本発明の１つの形態では複数の機能
ユニットをマザーボードを介して共通電源に接続し、何
れかの機能ユニットを挿入／抜去する際に電源を遮断す
るとなく挿入／抜去するシステムにおいて、電源ライン
ｌへの接続の順序を時間的に先に接続される側１，４と
後から接続される側２，３に分けた接続端子を使用し、
先に接続される端子のホット側２に誘導性素子Ｌと単方
向性素子Ｄを並列接続した回路を設け、該回路を介して
先に接続される端子１，４で電源ラインと機能ユニット
内の電源パターンの接続を行い、後に接続される端子２
で電源ラインと機能ユニット内の電源パターンを直接に
接続することを特徴とし、本発明の他の形態によれば、
複数の機能ユニットをマザーボードを介して共通電源に
接続し、何れかの機能ユニットを挿入／抜去する際に電
源を遮断するとなく挿入／抜去するシステムにおいて、
電源ラインへの接続の順序を時間的に最初に接続される
端子４と次に接続される端子１と最後に接続される端子
２，３に分けて配置し、最初に接続される端子４に接地
側ＧＮＤを接続し、次に接続される端子１に誘導性素子
Ｌと単方向性素子Ｄを並列接続した回路を接続し、最後
に接続される端子２，３に短絡線及び信号線を接続して
なることを特徴とする。

【００１１】

【実施例】図２は本発明の一実施例構成図である。図示
のように本実施例では突入電流防止回路をコイルＬとダ
イオードＤを並列接続して構成しており、ダイオードＤ
は図示のようにカソード側を接続端子に接続している。なお、電源ラインｌの接続端子及び電源パターンの接続
端子の構成は従来と同様であり、時間的に先に接続され
る端子１及び４と後から接続される端子２及び３により
構成される。

【００１２】図３は本発明の効果の説明するグラフであ
る。図示のようにオーバーシュートの電圧はダイオード
Ｄにより吸収されてしまい、その結果、負荷電圧は電源
電圧とダイオードの順方向電圧の和まで抑制される。さ
らに、一般にオーバーシュートが大きければ大きい程リ
ンギングが長くなるが、本発明ではオーバーシュートが
小さく抑えられるためにリンギングも小さく抑えること
ができ、接続端子の先後の配置の時間差でカバーするこ
とができる。

【００１３】さらに、ダイオードＤを接続することによ
り、機能ユニットの抜去時に発生する逆起電力を吸収す
ることができる。即ち、発生した逆起電力はダイオード
のアノード側からカソード側を経てコイルに廻り込みエ
ネルギを消耗する。図４は本発明の他の実施例構成図で
ある。図示のように、機能ユニットの電源パターンの接
続端子の各端子にさらに時間差を設けるように配置され
ている。即ち、挿入時では接地端子４─４が最初に接続
され、次に５Ｖ端子１─１が接続され、最後に短絡端子
２─２及び信号端子３─３が接続される。一方、抜去時
には上記の逆の順序で接続遮断される。

【００１４】このように同一機能の端子を図示のように
１対づつ配置することにより、例えば機能ユニットを傾
いた状態で挿入しても接続の時間差を確保することがで
きる。なお、ダイオードはコイルの逆起電力のエネルギ
により焼損しないものを選定し、かつコイルのインダク
タンス値は接続端子の接続時間差と負荷抵抗分とバイパ
スコンデンサの容量から算出し選定することになる。

【００１５】以下にコイルのインダクタンス値の算出に
ついて説明する。図１０に示す回路において、下記の臨
界制動条件の式を与える。

【００１６】

【数１】

【００１７】この式からコイルのインダクタンス値は、
下記の式で表わすことができる。

【００１８】

【数２】

【００１９】この式の解は２つあるが小さい方の解では
コイルＬの値が小さすぎて突入電流を抑止することがで
きない。また、Ｒを非常に小さい値、例えば０．０２Ω
以下にすると下記の式のように単純化することができる
。

【００２０】

【数３】

【００２１】ここでＧ＝１／Ｒ２　なのでＬ＝４Ｃ（Ｒ
２）２　と表わせる。この条件のときにオーバーシュー
トが全く発生しない状態で最も負荷電圧の立上りが早く
なる。多少のオーバーシュートが発生しても負荷電圧の
立上り時間の短い方が好ましい場合にはＬの値を小さく
する。ダイオード無しの場合にもＬ＝Ｃ（Ｒ２）２まで
はオーバーシュートが問題とならない。ダイオードが有
る場合にはＬ＝０．２Ｃ（Ｒ２）２　まで小さくするこ
とができる。コイルの値はさほど自由に選択することが
できないので、使用範囲の広いダイオード有りの方法を
使うと有利である。

【００２２】

【発明の効果】以上説明したように、本発明の突入電流
防止回路によれば、複数の機能ユニットをマザーボード
を介して共通電源に接続し、何れかの機能ユニットを挿
入／抜去する際に電源を遮断するとなく挿入／抜去する
システムにおいて、挿入／抜去に際して、オーバーシュ
ートを抑え、かつリンギング時間を短縮し、その結果突
入電流を抑えることができる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の一実施例構成図である。

【図３】本発明の効果の説明図である。

【図４】本発明の他の実施例構成図である。

【図５】一般的システム構成図である。

【図６】突入電流と電圧変動の説明図である。

【図７】従来の構成の一例である。

【図８】従来の効果の説明図である。

【図９】従来の問題点の説明図である。

【図１０】インダクタンス値決定のためのシミュレーシ
ョン回路図である。

【符号の説明】

Ｌ…コイルＤ…ダイオードＣ…バイパスコンデンサＬＤ…負荷素子１〜４…接続端子

Claims

【特許請求の範囲】

【請求項１】　　複数の機能ユニットをマザーボードを
介して共通電源に接続し、何れかの機能ユニットを挿入
／抜去する際に電源を遮断するとなく挿入／抜去するシ
ステムにおいて、電源ライン（ｌ）への接続の順序を時
間的に先に接続される側（１，４）と後から接続される
側（２，３）に分けた接続端子を使用し、先に接続され
る端子のホット側（１）に誘導性素子（Ｌ）と単方向性
素子（Ｄ）を並列接続した回路を設け、該回路を介して
先に接続される端子（１，４）で電源ラインと機能ユニ
ット内の電源パターンの接続を行い、後に接続される端
子（２，３）で電源ラインと機能ユニット内の電源パタ
ーンを直接に接続することを特徴とする突入電流防止回
路。
【請求項２】　　複数の機能ユニットをマザーボードを
介して共通電源に接続し、何れかの機能ユニットを挿入
／抜去する際に電源を遮断するとなく挿入／抜去するシ
ステムにおいて、電源ラインへの接続の順序を時間的に
最初に接続される端子（４）と次に接続される端子（１
）と最後に接続される端子（２，３）に分けて配置し、
最初に接続される端子（４）に接地側（ＧＮＤ）を接続
し、次に接続される端子（１）に誘導性素子（Ｌ）と単
方向性素子（Ｄ）を並列接続した回路を接続し、最後に
接続される端子（２，３）に短絡線及び信号線を接続し
てなることを特徴とする突入電流防止回路。
【請求項３】　　該誘導性素子がコイルであり、該単方
向素子がダイオードである請求項１又は２に記載の突入
電流防止回路。
【請求項４】　　最初に接続される端子（４）と、次に
接続される端子（１）と、最後に接続される端子（２，
３）とを各一対以上設け、最も外側に該最初に接続され
る端子（４─４）を、中側に該次に接続される端子（１
─１）を、最も内側に該最後に接続される端子（２─２
，３─３）を配置した請求項２に記載の突入電流防止回
路。