CN113448906A - 一种pcie接口扩展供电结构及供电方法 - Google Patents

一种pcie接口扩展供电结构及供电方法 Download PDF

Info

Publication number
CN113448906A
CN113448906A CN202110741335.9A CN202110741335A CN113448906A CN 113448906 A CN113448906 A CN 113448906A CN 202110741335 A CN202110741335 A CN 202110741335A CN 113448906 A CN113448906 A CN 113448906A
Authority
CN
China
Prior art keywords
pin
power supply
fuse
voltage
pcie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110741335.9A
Other languages
English (en)
Other versions
CN113448906B (zh
Inventor
齐雪宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110741335.9A priority Critical patent/CN113448906B/zh
Publication of CN113448906A publication Critical patent/CN113448906A/zh
Application granted granted Critical
Publication of CN113448906B publication Critical patent/CN113448906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明提供一种PCIE接口扩展供电结构及供电方法，包括：第一引脚和第二引脚，所述第一引脚经串联的保险丝与电源连接；第二引脚经反向串联的电编程保险丝连接电源，且第二引脚通过分压电阻组合连接电编程保险丝的开关引脚；第一引脚和第二引脚均设置在PCIE插槽内。本发明能够有效解决因P3V3_STBY供电对PCIE设备可扩展数量的限制和因P3V3_STBY供电对非标卡的限制，增强了PCIE的可扩展性和适用范围。

Description

一种PCIE接口扩展供电结构及供电方法
技术领域
本发明属于服务器技术领域，具体涉及一种PCIE接口扩展供电结构及供电方法。
背景技术
PCI Express(简称PCIE)是由PCI-SIG发布的一种总线和接口标准，采用多对高速串行的差分信号进行高速传输。PCIE规范对于设备的设计采用分层的结构，由事务层、数据链路层、物理层组成。
PCIE接口根据总线位宽不同而有所差异，包括X1、X4、X8、X16，一个PCIE X16的插槽可以连接一个PCIE X16设备，或是扩展为2个PCIE X8插槽连接2个PCIE X8设备，或是4个PCIE X4插槽连接4个PCIE X4设备。在PCIE接口引脚定义中，电源部分包含P12V/P3V3/P3V3_AUX三种电源。不论是X1/X4/X8，还是X16的插槽，P3V3_AUX都仅有1个引脚。
现有的PCIE插槽供电引脚设计存在以下缺点：
1)、P3V3_AUX电源供电引脚数量限制PCIE扩展插槽的数量。
PCIE接口标准中，对P3V3_AUX的电流需求限定为0.375A，标准的PCIE设备，不论X1/X4/X8，还是X16，都应当满足该条件。所以，当一个PCIE X16的插槽，在扩展成4个PCIEX4插槽时，对P3V3_AUX的功耗需求可能达到1.5A。因此最初按照一个PCIE X16槽进行的电源设计，可能无法支持扩展成4个PCIE X4插槽。
2)、P3V3_AUX电源供电限制PCIE非标准卡的使用。
使用中除了完全满足PCIE标准的标准板卡或设备(后文简称标卡)，还存在一些各企业自行设计的PCIE非标准卡或设备(后文简称非标卡)。非标卡设备对P3V3_AUX的电流需求可能远大于0.375A。这就导致在部分应用场景下，非标卡无法在标准插槽使用。例如，具有NCSI功能非标网卡，在关机状态，仅由一个P3V3_AUX引脚供电，因引脚供电限制，线路压降过大，NCSI功能可能出现异常。
发明内容
针对现有技术的上述不足，本发明提供一种PCIE接口扩展供电结构及供电方法，以解决上述限制PCIE扩展插槽的数量以及不适用部分非标卡的技术问题。
本发明提供一种PCIE接口扩展供电结构，包括：第一引脚和第二引脚，所述第一引脚经串联的保险丝与电源连接；第二引脚经反向串联的电编程保险丝连接电源，且第二引脚通过分压电阻组合连接电编程保险丝的开关引脚；第一引脚和第二引脚均设置在PCIE插槽内。
进一步的，第一引脚为P3V3_AUX电源的供电引脚。
进一步的，第二引脚为PCIE插槽内的空闲引脚，所述第二引脚经反向串联的电编程保险丝连接所述P3V3_AUX电源。
进一步的，第二引脚连接电编程保险丝的输入引脚；第二引脚连接第一电阻的一端，第一电阻的另一端分别连接电编程保险丝的使能引脚和接地的第二电阻；电编程保险丝的输出引脚连接电源。
进一步的，PCIE插槽通过非标准设备的PCIE金手指与非标准设备连接；非标准设备包括与第一引脚对接的第一对接引脚，和与第二引脚对接的第二对接引脚；第一对接引脚与第二对接引脚连接。
本发明还提供一种基于PCIE接口扩展供电结构的供电方法，所述方法包括：
电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值；
若电编程保险丝监控到输入引脚与使能引脚之间的电压值达到本地的电压阈值，则控制本地的输入引脚与输出引脚导通。
进一步的，所述方法还包括：
根据PCIE插槽连接的设备的需求充电速度确定保险丝的参数。
进一步的，根据第一引脚的电流阈值设置电编程保险丝的电压阈值，包括：
根据电流阈值和保险丝阻值计算保险丝电压；
将P3V3_AUX电源电压与保险丝电压之差作为设备电压；
根据设备电压、第一电阻的阻值R1和第二电阻的阻值R2计算电压阈值，计算公式为：电压阈值＝设备电压×R1/(R1+R2)。
本发明的有益效果在于，
本发明提供的PCIE接口扩展供电结构，通过在第一引脚串联一颗保险丝，并将空闲的PCIE引脚作为辅助供电引脚，即将空闲PCIE引脚反向串联电编程保险丝，通过电编程保险丝将空闲的PCIE引脚开发为第一引脚的辅助供电引脚，在第一引脚电流过大时开启空闲PCIE引脚的供电功能。因此，该PCIE接口扩展供电结构能够有效解决因P3V3_STBY供电对PCIE设备可扩展数量的限制和因P3V3_STBY供电对非标卡的限制，增强了PCIE的可扩展性和适用范围。
本发明提供的基于PCIE接口扩展供电结构的供电方法，根据第一引脚的电流阈值设置电编程保险丝的电压阈值，并将电压阈值写入电编程保险丝寄存器，电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值；若电编程保险丝监控到输入引脚与使能引脚之间的电压值达到所述电压阈值，则控制本地的输入引脚与输出引脚导通。本发明通过令空闲的PCIE引脚反向串联电编程保险丝，将空闲的PCIE引脚开发为第一引脚的辅助供电引脚，在第一引脚电流过大时开启空闲PCIE引脚的供电功能。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个实施例的PCIE接口扩展供电结构的结构示意图；
图2是本申请一个实施例的PCIE接口扩展供电结构连接标卡的结构示意图；
图3是本申请一个实施例的PCIE接口扩展供电结构连接非标卡的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
下面对本发明提到的专业名词进行解释。
FUSE保险丝
EFUSE电编程保险丝一次性可编程存储器。eFuse的诞生源于几年前IBM工程师的一个发现:与更旧的激光熔断技术相比，电子迁移(EM)特性可以用来生成小得多的熔丝结构。EM熔丝可以在芯片上编程，不论是在晶圆探测阶段还是在封装中。采用I/O电路的片上电压(通常为2.5V)，一个持续200微秒的10毫安直流脉冲就足以编程单根熔丝。
下面将参考附图并结合实施例来详细说明本发明。
实施例1
本实施例提供一种PCIE接口扩展供电结构，包括以下结构：
第一引脚Pin1和第二引脚Pin2，第一引脚经串联的保险丝与电源连接；第二引脚经反向串联的电编程保险丝连接电源，且第二引脚通过分压电阻组合连接电编程保险丝的开关引脚；第一引脚和第二引脚均设置在PCIE插槽内。
本实施例中，第一引脚Pin1为电源的原有供电引脚，第二引脚Pin2为PCIE插槽内的空闲引脚。
实施例2
本实施例提供一种PCIE接口扩展供电结构，如图1所示，包括以下结构：
第一引脚Pin1和第二引脚Pin2，第一引脚Pin1经串联的保险丝与电源连接；第二引脚Pin2经反向串联的电编程保险丝连接电源，且第二引脚Pin2通过分压电阻组合连接电编程保险丝的开关引脚；第一引脚Pin1和第二引脚Pin2均设置在PCIE插槽内。
本实施例中，电源为P3V3_STBY_source，即P3V3_AUX电源。第一引脚Pin1为原有的P3V3_STBY供电引脚，第二引脚Pin2为PCIE插槽内的空闲引脚。PCIE插槽内还包括第三引脚Pin3(PRSNT_N)和第四引脚Pin4(GND)，第三引脚Pin3(PRSNT_N)和第四引脚Pin4(GND)一起连接GND网络(电源地)。
本实施例提供的PCIE接口扩展供电结构，使用闲置的<PRSNT_N>引脚扩展为供电引脚；efuse电路反向串联，利用efuse的漏电特性实现引脚功能的切换；标卡与非标卡均可使用。
实施例3
本实施例提供一种PCIE接口扩展供电结构，包括以下结构：
第一引脚Pin1和第二引脚Pin2，第一引脚Pin1经串联的保险丝与电源连接；第二引脚Pin2经反向串联的电编程保险丝连接电源，且第二引脚Pin2通过分压电阻组合连接电编程保险丝的开关引脚；第一引脚Pin1和第二引脚Pin2均设置在PCIE插槽内。第二引脚与电编程保险丝的具体连接结构为：第二引脚连接电编程保险丝的输入引脚；第二引脚连接第一电阻的一端，第一电阻的另一端分别连接电编程保险丝的使能引脚和接地的第二电阻；电编程保险丝的输出引脚连接电源。本实施例中第一电阻与第二电阻的阻值相同。
本实施例中，电源为P3V3_STBY_source，即P3V3_AUX电源。第一引脚Pin1为原有的P3V3_STBY供电引脚，第二引脚Pin2为PCIE插槽内的空闲引脚。PCIE插槽内还包括第三引脚Pin3(PRSNT_N)和第四引脚Pin4(GND)，第三引脚Pin3(PRSNT_N)和第四引脚Pin4(GND)一起连接GND网络(电源地)。
本实施例提供的PCIE接口扩展供电结构，使用闲置的<PRSNT_N>引脚扩展为供电引脚；efuse电路反向串联，利用efuse的漏电特性实现引脚功能的切换；标卡与非标卡均可使用。
实施例4
本实施例提供一种PCIE接口扩展供电结构，包括以下结构：
第一引脚Pin1和第二引脚Pin2，第一引脚Pin1经串联的保险丝与电源连接；第二引脚Pin2经反向串联的电编程保险丝连接电源，且第二引脚Pin2通过分压电阻组合连接电编程保险丝的开关引脚；第一引脚Pin1和第二引脚Pin2均设置在PCIE插槽内。第二引脚与电编程保险丝的具体连接结构为：第二引脚连接电编程保险丝的输入引脚；第二引脚连接第一电阻的一端，第一电阻的另一端分别连接电编程保险丝的使能引脚和接地的第二电阻；电编程保险丝的输出引脚连接电源。本实施例中第一电阻采用可调节电阻，第二电阻采用定值电阻。
本实施例中，电源为P3V3_STBY_source，即P3V3_AUX电源。第一引脚Pin1为原有的P3V3_STBY供电引脚，第二引脚Pin2为PCIE插槽内的空闲引脚。PCIE插槽内还包括第三引脚Pin3(PRSNT_N)和第四引脚Pin4(GND)，第三引脚Pin3(PRSNT_N)和第四引脚Pin4(GND)一起连接GND网络(电源地)。
本实施例提供的PCIE接口扩展供电结构，使用闲置的<PRSNT_N>引脚扩展为供电引脚；efuse电路反向串联，利用efuse的漏电特性实现引脚功能的切换；标卡与非标卡均可使用。
实施例5
本实施例提供一种PCIE接口扩展供电结构，包括以下结构：
第一引脚Pin1和第二引脚Pin2，第一引脚Pin1经串联的保险丝与电源连接；第二引脚Pin2经反向串联的电编程保险丝连接电源，且第二引脚Pin2通过分压电阻组合连接电编程保险丝的开关引脚；第一引脚Pin1和第二引脚Pin2均设置在PCIE插槽内。第二引脚与电编程保险丝的具体连接结构为：第二引脚连接电编程保险丝的输入引脚；第二引脚连接第一电阻的一端，第一电阻的另一端分别连接电编程保险丝的使能引脚和接地的第二电阻；电编程保险丝的输出引脚连接电源。本实施例中第一电阻采用可调节电阻，第二电阻采用定值电阻。
本实施例中的保险丝规格参数由需求充电速度决定，根据外接设备(标卡或非标卡)的需求的充电速度(即可承担的充电速度)选取相应规格的保险丝。对于非标卡容性负载过大的情况，可以是实现前期以较小电流充电，避免初始充电电流过大造成<P3V3_STBY_source>端电压振荡或保护。
本实施例中，电源为P3V3_STBY_source，即P3V3_AUX电源。第一引脚Pin1为原有的P3V3_STBY供电引脚，第二引脚Pin2为PCIE插槽内的空闲引脚。PCIE插槽内还包括第三引脚Pin3(PRSNT_N)和第四引脚Pin4(GND)，第三引脚Pin3(PRSNT_N)和第四引脚Pin4(GND)一起连接GND网络(电源地)。
本实施例提供的PCIE接口扩展供电结构，使用闲置的<PRSNT_N>引脚扩展为供电引脚；efuse电路反向串联，利用efuse的漏电特性实现引脚功能的切换；标卡与非标卡均可使用。
实施例6
请参考图2，在PCIE标准接口中，X1/X4/X8/X16均有一个插入检测引脚<PRSNT_N>，记为<PRSNT1/2/3/4_N>。一个PCIE X16设备，<PRSNT4_N>为低电平即可判断该设备插入，因此他的<PRSNT1/2/3_N>是可以视为闲置引脚。一个PCIE X8设备，<PRSNT1/2_N>可视为闲置引脚。本实施例提供一种PCIE接口扩展供电结构，包括以下结构：
第一引脚Pin1和第二引脚Pin2，第一引脚Pin1经串联的保险丝与电源连接；第二引脚Pin2经反向串联的电编程保险丝连接电源，且第二引脚Pin2通过分压电阻组合连接电编程保险丝的开关引脚；第一引脚Pin1和第二引脚Pin2均设置在PCIE插槽内。第二引脚与电编程保险丝的具体连接结构为：第二引脚连接电编程保险丝的输入引脚；第二引脚连接第一电阻的一端，第一电阻的另一端分别连接电编程保险丝的使能引脚和接地的第二电阻；电编程保险丝的输出引脚连接电源。本实施例中第一电阻采用可调节电阻，第二电阻采用定值电阻。
本实施例中的保险丝规格参数由需求充电速度决定，根据外接设备(标卡或非标卡)的需求的充电速度(即可承担的充电速度)选取相应规格的保险丝。对于非标卡容性负载过大的情况，可以是实现前期以较小电流充电，避免初始充电电流过大造成<P3V3_STBY_source>端电压振荡或保护。
本实施例中，电源为P3V3_STBY_source，即P3V3_AUX电源。第一引脚Pin1为原有的P3V3_STBY供电引脚，第二引脚Pin2为PCIE插槽内的空闲引脚。PCIE插槽内还包括第三引脚Pin3(PRSNT_N)和第四引脚Pin4(GND)，第三引脚Pin3(PRSNT_N)和第四引脚Pin4(GND)一起连接GND网络(电源地)。
PCIE插槽通过标卡(标准设备)的PCIE金手指与标卡(标准设备)连接。标卡(标准设备)包括与第一引脚对接的第一对接引脚，和与第二引脚对接的第二对接引脚。第一引脚Pin1向<P3V3_STBY_device>供电3.3V，第二引脚引脚<PRSNT_N>连接GND变为低电平，第二对接引脚<PRSNTx_N>浮空，电编程保险丝关闭。此时该插槽可作为一个标准PCIE插槽使用。
实施例7
请参考图3，在PCIE标准接口中，X1/X4/X8/X16均有一个插入检测引脚<PRSNT_N>，记为<PRSNT1/2/3/4_N>。一个PCIE X16设备，<PRSNT4_N>为低电平即可判断该设备插入，因此他的<PRSNT1/2/3_N>是可以视为闲置引脚。一个PCIE X8设备，<PRSNT1/2_N>可视为闲置引脚。本实施例提供一种PCIE接口扩展供电结构，包括以下结构：
第一引脚Pin1和第二引脚Pin2，第一引脚Pin1经串联的保险丝与电源连接；第二引脚Pin2经反向串联的电编程保险丝连接电源，且第二引脚Pin2通过分压电阻组合连接电编程保险丝的开关引脚；第一引脚Pin1和第二引脚Pin2均设置在PCIE插槽内。第二引脚与电编程保险丝的具体连接结构为：第二引脚连接电编程保险丝的输入引脚；第二引脚连接第一电阻的一端，第一电阻的另一端分别连接电编程保险丝的使能引脚和接地的第二电阻；电编程保险丝的输出引脚连接电源。本实施例中第一电阻采用可调节电阻，第二电阻采用定值电阻。
本实施例中的保险丝规格参数由需求充电速度决定，根据外接设备(标卡或非标卡)的需求的充电速度(即可承担的充电速度)选取相应规格的保险丝。对于非标卡容性负载过大的情况，可以是实现前期以较小电流充电，避免初始充电电流过大造成<P3V3_STBY_source>端电压振荡或保护。
本实施例中，电源为P3V3_STBY_source，即P3V3_AUX电源。第一引脚Pin1为原有的P3V3_STBY供电引脚，第二引脚Pin2为PCIE插槽内的空闲引脚。PCIE插槽内还包括第三引脚Pin3(PRSNT_N)和第四引脚Pin4(GND)，第三引脚Pin3(PRSNT_N)和第四引脚Pin4(GND)一起连接GND网络(电源地)。
PCIE插槽通过非标卡(非标准设备)的PCIE金手指与非标卡(非标准设备)连接。非标卡(非标准设备)包括与第一引脚对接的第一对接引脚，和与第二引脚对接的第二对接引脚。第一对接引脚与第二对接引脚连接。第一引脚Pin1向第一对接引脚连接的<P3V3_STBY_device>充电，第一对接引脚连接的<P3V3_STBY_device>电压逐渐升高；当第一对接引脚连接的<P3V3_STBY_device>到达某一设定阈值Von时，即第二引脚Pin2电压V1经R1\R2分压后开启EFUSE；EFUSE开启后，EFUSE的VIN与VOUT导通，P3V3_STBY_source经EFUSE反向输出到第二引脚Pin2，并进入非标卡给<P3V3_STBY_device>供电。
实施例8
本实施例提供一种基于PCIE接口扩展供电结构的供电方法，包括以下步骤：
S1、根据第一引脚的电流阈值设置电编程保险丝的电压阈值，并将所述电压阈值写入电编程保险丝寄存器。
S2、电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值。
S3、若电编程保险丝监控到输入引脚与使能引脚之间的电压值达到所述电压阈值，则控制本地的输入引脚与输出引脚导通。
实施例9
本实施例提供一种基于PCIE接口扩展供电结构的供电方法，包括以下步骤：
S1、根据PCIE插槽连接的设备的需求充电速度确定保险丝的参数。
S2、根据第一引脚的电流阈值设置电编程保险丝的电压阈值，并将所述电压阈值写入电编程保险丝寄存器。
S3、电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值。
S4、若电编程保险丝监控到输入引脚与使能引脚之间的电压值达到所述电压阈值，则控制本地的输入引脚与输出引脚导通。
实施例10
本实施例提供一种基于PCIE接口扩展供电结构的供电方法，包括以下步骤：
S1、根据PCIE插槽连接的设备的需求充电速度确定保险丝的参数。
通过选用不同参数的FUSE来实现不同的充电速度。对于非标卡容性负载过大的情况，可以是实现前期以较小电流充电，避免初始充电电流过大造成<P3V3_STBY_source>端电压振荡或保护。
S2、根据第一引脚的电流阈值设置电编程保险丝的电压阈值，并将所述电压阈值写入电编程保险丝寄存器。
首先采集P3V3_AUX电源电压值、保险丝阻值、第一电阻阻值和第二电阻阻值，并根据第一引脚可承受的电流值设置电流阈值。
电流阈值与保险丝阻值的乘积为保险丝电压，保险丝电压＝电流阈值×保险丝阻值。
将P3V3_AUX电源电压与保险丝电压之差作为设备电压，设备电压＝P3V3_AUX电源电压-保险丝电压。
根据设备电压、第一电阻的阻值R1和第二电阻的阻值R2计算电压阈值Von，计算公式为：电压阈值Von＝设备电压×R1/(R1+R2)。
将上述计算得到的电压阈值Von烧录至电编程保险丝。
S3、电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值。
设定电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值V1。
S4、若电编程保险丝监控到输入引脚与使能引脚之间的电压值达到所述电压阈值，则控制本地的输入引脚与输出引脚导通。
一旦监控到电压值V达到电压阈值Von，第二引脚Pin2引脚电压V1经R1\R2分压后开启电编程保险丝，电编程保险丝的输入引脚与输出引脚的连接链路导通，P3V3_STBY_source经电编程保险丝反向输出到第二引脚Pin2，并进入非标卡给<P3V3_STBY_device>供电。
本实施例提供的基于PCIE接口扩展供电结构的供电方法，根据第一引脚的电流阈值设置电编程保险丝的电压阈值，并将电压阈值写入电编程保险丝寄存器，电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值；若电编程保险丝监控到输入引脚与使能引脚之间的电压值达到所述电压阈值，则控制本地的输入引脚与输出引脚导通。本发明通过令空闲的PCIE引脚反向串联电编程保险丝，将空闲的PCIE引脚开发为第一引脚的辅助供电引脚，在第一引脚电流过大时开启空闲PCIE引脚的供电功能。
实施例11
本实施例提供一种基于PCIE接口扩展供电结构的供电方法，包括以下步骤：
S1、根据PCIE插槽连接的设备的需求充电速度确定保险丝的参数。
通过选用不同参数的FUSE来实现不同的充电速度。对于非标卡容性负载过大的情况，可以是实现前期以较小电流充电，避免初始充电电流过大造成<P3V3_STBY_source>端电压振荡或保护。
S2、根据第一引脚的电流阈值设置电编程保险丝的电压阈值，并将所述电压阈值写入电编程保险丝寄存器。
首先采集P3V3_AUX电源电压值、保险丝阻值、第一电阻阻值和第二电阻阻值，并根据第一引脚可承受的电流值设置电流阈值。本实施例中第一电阻值R1与第二电阻值R2相等。
电流阈值与保险丝阻值的乘积为保险丝电压，保险丝电压＝电流阈值×保险丝阻值。
将P3V3_AUX电源电压与保险丝电压之差作为设备电压，设备电压＝P3V3_AUX电源电压-保险丝电压。
根据设备电压、第一电阻的阻值R1和第二电阻的阻值R2计算电压阈值Von，计算公式为：电压阈值Von＝设备电压×R1/(R1+R2)＝设备电压×1/2。
将上述计算得到的电压阈值Von烧录至电编程保险丝。
S3、电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值。
设定电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值V1。
S4、若电编程保险丝监控到输入引脚与使能引脚之间的电压值达到所述电压阈值，则控制本地的输入引脚与输出引脚导通。
一旦监控到电压值V达到电压阈值Von，第二引脚Pin2引脚电压V1经R1\R2分压后开启电编程保险丝，电编程保险丝的输入引脚与输出引脚的连接链路导通，P3V3_STBY_source经电编程保险丝反向输出到第二引脚Pin2，并进入非标卡给<P3V3_STBY_device>供电。
本实施例提供的基于PCIE接口扩展供电结构的供电方法，根据第一引脚的电流阈值设置电编程保险丝的电压阈值，并将电压阈值写入电编程保险丝寄存器，电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值；若电编程保险丝监控到输入引脚与使能引脚之间的电压值达到所述电压阈值，则控制本地的输入引脚与输出引脚导通。本发明通过令空闲的PCIE引脚反向串联电编程保险丝，将空闲的PCIE引脚开发为第一引脚的辅助供电引脚，在第一引脚电流过大时开启空闲PCIE引脚的供电功能。
实施例12
本实施例提供一种基于PCIE接口扩展供电结构的供电方法，包括以下步骤：
S1、根据PCIE插槽连接的设备的需求充电速度确定保险丝的参数。
通过选用不同参数的FUSE来实现不同的充电速度。对于非标卡容性负载过大的情况，可以是实现前期以较小电流充电，避免初始充电电流过大造成<P3V3_STBY_source>端电压振荡或保护。
S2、根据第一引脚的电流阈值设置电编程保险丝的电压阈值，并将所述电压阈值写入电编程保险丝寄存器。
首先采集P3V3_AUX电源电压值、保险丝阻值、第一电阻阻值和第二电阻阻值，并根据第一引脚可承受的电流值设置电流阈值。本实施例中第一电阻为可调节电阻，第二电阻为固定电阻。
电流阈值与保险丝阻值的乘积为保险丝电压，保险丝电压＝电流阈值×保险丝阻值。
将P3V3_AUX电源电压与保险丝电压之差作为设备电压，设备电压＝P3V3_AUX电源电压-保险丝电压。
根据设备电压、第一电阻的阻值R1和第二电阻的阻值R2计算电压阈值Von，计算公式为：电压阈值Von＝设备电压×1/2。
将上述计算得到的电压阈值Von烧录至电编程保险丝。
S3、电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值。
设定电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值V1。
S4、若电编程保险丝监控到输入引脚与使能引脚之间的电压值达到所述电压阈值，则控制本地的输入引脚与输出引脚导通。
一旦监控到电压值V达到电压阈值Von，第二引脚Pin2引脚电压V1经R1\R2分压后开启电编程保险丝，输入引脚与输出引脚的连接链路导通，P3V3_STBY_source经电编程保险丝反向输出到第二引脚Pin2，并进入非标卡给<P3V3_STBY_device>供电。
当负载端电源需求远大于设计，即通过保险丝的电流过大，则保险丝两端压降增加，设备电压(<P3V3_STBY_device>端电压)经分压后永远小于阈值Von，EFUSE始终不会导通。此时需要调节第一电阻的阻值，将第一电阻的阻值调大，直至电编程保险丝的输入引脚与使能引脚之间的电压值达到所述电压阈值，输入引脚与输出引脚的连接链路导通。
本实施例提供的基于PCIE接口扩展供电结构的供电方法，根据第一引脚的电流阈值设置电编程保险丝的电压阈值，并将电压阈值写入电编程保险丝寄存器，电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值；若电编程保险丝监控到输入引脚与使能引脚之间的电压值达到所述电压阈值，则控制本地的输入引脚与输出引脚导通。本发明通过令空闲的PCIE引脚反向串联电编程保险丝，将空闲的PCIE引脚开发为第一引脚的辅助供电引脚，在第一引脚电流过大时开启空闲PCIE引脚的供电功能。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (8)

1.一种PCIE接口扩展供电结构，其特征在于，包括：第一引脚和第二引脚，所述第一引脚经串联的保险丝与电源连接；第二引脚经反向串联的电编程保险丝连接电源，且第二引脚通过分压电阻组合连接电编程保险丝的开关引脚；第一引脚和第二引脚均设置在PCIE插槽内。
2.根据权利要求1所述的PCIE接口扩展供电结构，其特征在于，第一引脚为P3V3_AUX电源的供电引脚。
3.根据权利要求2所述的PCIE接口扩展供电结构，其特征在于，第二引脚为PCIE插槽内的空闲引脚，所述第二引脚经反向串联的电编程保险丝连接所述P3V3_AUX电源。
4.根据权利要求1所述的PCIE接口扩展供电结构，其特征在于，第二引脚连接电编程保险丝的输入引脚；第二引脚连接第一电阻的一端，第一电阻的另一端分别连接电编程保险丝的使能引脚和接地的第二电阻；电编程保险丝的输出引脚连接电源。
5.根据权利要求1所述的PCIE接口扩展供电结构，其特征在于，PCIE插槽通过非标准设备的PCIE金手指与非标准设备连接；非标准设备包括与第一引脚对接的第一对接引脚，和与第二引脚对接的第二对接引脚；第一对接引脚与第二对接引脚连接。
6.一种基于权利要求1所述PCIE接口扩展供电结构的供电方法，其特征在于，所述方法包括：
电编程保险丝实时监控本地的输入引脚与使能引脚之间的电压值；
若电编程保险丝监控到输入引脚与使能引脚之间的电压值达到本地的电压阈值，则控制本地的输入引脚与输出引脚导通。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
根据PCIE插槽连接的设备的需求充电速度确定保险丝的参数。
8.根据权利要求7所述的方法，其特征在于，根据第一引脚的电流阈值设置电编程保险丝的电压阈值，包括：
根据电流阈值和保险丝阻值计算保险丝电压；
将P3V3_AUX电源电压与保险丝电压之差作为设备电压；
根据设备电压、第一电阻的阻值R1和第二电阻的阻值R2计算电压阈值，计算公式为：电压阈值＝设备电压×R1/(R1+R2)。
CN202110741335.9A 2021-06-30 2021-06-30 一种pcie接口扩展供电结构及供电方法 Active CN113448906B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110741335.9A CN113448906B (zh) 2021-06-30 2021-06-30 一种pcie接口扩展供电结构及供电方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110741335.9A CN113448906B (zh) 2021-06-30 2021-06-30 一种pcie接口扩展供电结构及供电方法

Publications (2)

Publication Number Publication Date
CN113448906A true CN113448906A (zh) 2021-09-28
CN113448906B CN113448906B (zh) 2023-03-31

Family

ID=77814515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110741335.9A Active CN113448906B (zh) 2021-06-30 2021-06-30 一种pcie接口扩展供电结构及供电方法

Country Status (1)

Country Link
CN (1) CN113448906B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29812256U1 (de) * 1998-06-26 1998-10-01 Kwang Yun Ming Externes Verbindungs-Interface für periphere Vorrichtungen für Computer
WO2011013384A1 (ja) * 2009-07-31 2011-02-03 パナソニック株式会社 保護回路、電池パック、及び充電システム
EP3129844A1 (de) * 2015-07-01 2017-02-15 Fujitsu Technology Solutions Intellectual Property GmbH Computersystem, erweiterungskomponente, hilfsversorgungskomponente und deren verwendung
WO2017185847A1 (zh) * 2016-04-28 2017-11-02 中兴通讯股份有限公司 过流过压保护器件及方法
CN109560537A (zh) * 2017-09-27 2019-04-02 深圳光峰科技股份有限公司 一种光耦过压保护电路及相关电器
CN111313701A (zh) * 2019-04-09 2020-06-19 成都芯源系统有限公司 功率电源及控制功率电源供电的方法
CN211427304U (zh) * 2019-12-06 2020-09-04 苏州浪潮智能科技有限公司 一种服务器电源电路、服务器供电架构电路和psu电源
CN111966563A (zh) * 2020-07-26 2020-11-20 苏州浪潮智能科技有限公司 一种监控服务器部件功耗的方法及系统
US20220043587A1 (en) * 2018-08-03 2022-02-10 Samsung Electronics Co., Ltd. Storage device initiating maintenance operation actively without instruction of host and electronic system including the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29812256U1 (de) * 1998-06-26 1998-10-01 Kwang Yun Ming Externes Verbindungs-Interface für periphere Vorrichtungen für Computer
WO2011013384A1 (ja) * 2009-07-31 2011-02-03 パナソニック株式会社 保護回路、電池パック、及び充電システム
EP3129844A1 (de) * 2015-07-01 2017-02-15 Fujitsu Technology Solutions Intellectual Property GmbH Computersystem, erweiterungskomponente, hilfsversorgungskomponente und deren verwendung
WO2017185847A1 (zh) * 2016-04-28 2017-11-02 中兴通讯股份有限公司 过流过压保护器件及方法
CN109560537A (zh) * 2017-09-27 2019-04-02 深圳光峰科技股份有限公司 一种光耦过压保护电路及相关电器
US20220043587A1 (en) * 2018-08-03 2022-02-10 Samsung Electronics Co., Ltd. Storage device initiating maintenance operation actively without instruction of host and electronic system including the same
CN111313701A (zh) * 2019-04-09 2020-06-19 成都芯源系统有限公司 功率电源及控制功率电源供电的方法
CN211427304U (zh) * 2019-12-06 2020-09-04 苏州浪潮智能科技有限公司 一种服务器电源电路、服务器供电架构电路和psu电源
CN111966563A (zh) * 2020-07-26 2020-11-20 苏州浪潮智能科技有限公司 一种监控服务器部件功耗的方法及系统

Also Published As

Publication number Publication date
CN113448906B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
US6717435B1 (en) Programmable logic device and programming method
TWI484338B (zh) 單針腳埠電力控制
US5894423A (en) Data processing system having an auto-ranging low voltage detection circuit
JP2007504600A (ja) 抵抗メモリ用の一体型電荷感知方式
US10146265B1 (en) Main board slot power control circuit
CN112463686B (zh) 一种板卡热插拔装置及方法
US10725844B2 (en) Automated boot failure prevention and recovery circuit and related method
JP5351899B2 (ja) 電子機器を操作する方法、電子機器およびメモリ装置
JP5863160B2 (ja) 制御回路及びこれを用いたデータ保持装置
US20170307680A1 (en) Chip and reading circuit for die id in chip
CN113448906B (zh) 一种pcie接口扩展供电结构及供电方法
US20080162912A1 (en) Expansion device for bios chip
US7818554B2 (en) Expansion device for BIOS chip
JP2003022670A (ja) 半導体集積回路
JP6243990B2 (ja) リセット回路
KR101542353B1 (ko) Ａｓｉｃ 코어를 위한 다중 레귤레이터 전력 전달 시스템
JP2012038201A (ja) 外部記憶装置およびそのパワーオンリセット方法
CN108021521B (zh) 一种基于bmc更改系统拓扑配置的系统以及级联配置方法
JPH07253830A (ja) リセット信号発生回路およびリセット信号発生方法
CN109739158B (zh) 一种m.2连接器供电控制电路
CN219959472U (zh) 计算设备
CN217181045U (zh) 一种供电电路、主板及电子设备
US11804272B2 (en) Memory system and storage system
JPS5990277A (ja) カセツト式記憶装置
CN216979719U (zh) 一种usb电源切换电路和usb电源装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant