JPH0284015A - 突入電流防止回路 - Google Patents
突入電流防止回路Info
- Publication number
- JPH0284015A JPH0284015A JP23005188A JP23005188A JPH0284015A JP H0284015 A JPH0284015 A JP H0284015A JP 23005188 A JP23005188 A JP 23005188A JP 23005188 A JP23005188 A JP 23005188A JP H0284015 A JPH0284015 A JP H0284015A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- voltage
- diode
- circuit
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 14
- 230000002441 reversible effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概 要〕
２段式コネクタを備えたプリント基板の突入電流防止回
路に関し、 基板の着脱時に発注する突入電流を防止することを目的
とし、 ２段式コネクタを備えたプリント基板の基板着脱時にお
ける突入電流を防止する突入電流防止回路であって、前
記２段式コネクタの電源線を接続する第１段目の接点の
基板側の接点に、インダクタンス素子とダイオード素子
を並列に接続してなる並列回路の一方の端部を接続し、
前記２段式コネクタの第２段目の接点の基板側の接点を
、前記並列回路の他方の端部に接続するように回路構成
する。
路に関し、 基板の着脱時に発注する突入電流を防止することを目的
とし、 ２段式コネクタを備えたプリント基板の基板着脱時にお
ける突入電流を防止する突入電流防止回路であって、前
記２段式コネクタの電源線を接続する第１段目の接点の
基板側の接点に、インダクタンス素子とダイオード素子
を並列に接続してなる並列回路の一方の端部を接続し、
前記２段式コネクタの第２段目の接点の基板側の接点を
、前記並列回路の他方の端部に接続するように回路構成
する。
本発明は２段式コネクタを備えたプリント基板の突入電
流防止回路に関する。
流防止回路に関する。
計算機システムには種々の機能を有する装置、例えば、
チャネル装置、記憶装置等が用いられ、これら装置には
プリント基板が使用されている。
チャネル装置、記憶装置等が用いられ、これら装置には
プリント基板が使用されている。
これらの基板は通常、２段式コネクタを用いその第１段
目の接点と第２段目の接点は電源線に接続されるが、着
脱時の突入電流等を防止するために第１段目と第２段目
は若干の時間差をもって接続される構成となっている。
目の接点と第２段目の接点は電源線に接続されるが、着
脱時の突入電流等を防止するために第１段目と第２段目
は若干の時間差をもって接続される構成となっている。
これらの基板は、計算機システムの機能の拡張、増設及
び故障時に通常、−旦電源を遮断してプリント基板の交
換を行っている。
び故障時に通常、−旦電源を遮断してプリント基板の交
換を行っている。
一方、銀行等のオンラインキャッシュサービスに見るよ
うに、計算機システムの使用方法の多様化及び高倍転化
が進展するに伴い、電源を投入したままプリント基板の
増設及び保守を行いたいという要望が強まっている。
うに、計算機システムの使用方法の多様化及び高倍転化
が進展するに伴い、電源を投入したままプリント基板の
増設及び保守を行いたいという要望が強まっている。
第６図は、従来の構成例である。図において、ＰＴはプ
リント基板、Ｃは模式的に表した２段式コネクタ、Ｅｏ
は電源である。コネクタＣは図示のように１段目の接点
１と２段目の接点２の間には若干の接続タイミング差を
設け、機械的に先ず１段目の接点が接続され、一定時間
経過後に２段目の接点が接続される。１段目の接点には
電流制限抵抗Ｒ１が付加され、２段目の接点は抵抗Ｒ２
の他端に接続される３は第３の接点であって、アース用
であり、プリント仮装着時１段目の接点１と同時に接続
される。
リント基板、Ｃは模式的に表した２段式コネクタ、Ｅｏ
は電源である。コネクタＣは図示のように１段目の接点
１と２段目の接点２の間には若干の接続タイミング差を
設け、機械的に先ず１段目の接点が接続され、一定時間
経過後に２段目の接点が接続される。１段目の接点には
電流制限抵抗Ｒ１が付加され、２段目の接点は抵抗Ｒ２
の他端に接続される３は第３の接点であって、アース用
であり、プリント仮装着時１段目の接点１と同時に接続
される。
第７図は、第６図の回路構成の電流及び電圧関係を示す
タイムチャートである。最初にプリント基板を電圧の投
入されている電源線にコネクタＣを介して接続すると（
時刻Ｌ０）、先ず、１段目の接点が接続され、これによ
り基板には抵抗Ｒ。
タイムチャートである。最初にプリント基板を電圧の投
入されている電源線にコネクタＣを介して接続すると（
時刻Ｌ０）、先ず、１段目の接点が接続され、これによ
り基板には抵抗Ｒ。
で制限される一発目の突入電流■□が流れ、バイパスコ
ンデンサＣ０をＶｌｌｌまでチャージする０次に、若干
遅れて時刻ｔ、において２段目の接点が接続されると、
二発目の突入電流ＩＰｔが流れ、コンデンサＣ０をＥｏ
までチャージしプリント基板の装着が完了する。ここで
、突入電流ｒｐｔは電源線の配線インピーダンス（Ｚ、
）とコンデンサの電圧差（Ｅ＠ Ｖ（１１）で決定さ
れる値である。これらの関係式を以下に示す。
ンデンサＣ０をＶｌｌｌまでチャージする０次に、若干
遅れて時刻ｔ、において２段目の接点が接続されると、
二発目の突入電流ＩＰｔが流れ、コンデンサＣ０をＥｏ
までチャージしプリント基板の装着が完了する。ここで
、突入電流ｒｐｔは電源線の配線インピーダンス（Ｚ、
）とコンデンサの電圧差（Ｅ＠ Ｖ（１１）で決定さ
れる値である。これらの関係式を以下に示す。
尚、Ｒｏは負荷抵抗である。
従来の回路構成では第７図に示すように２度の突入電流
ＩＦＩと１．が発生する。この突入電流を防止するため
に従来は抵抗Ｒ１を１段目の接点の後に挿入している。
ＩＦＩと１．が発生する。この突入電流を防止するため
に従来は抵抗Ｒ１を１段目の接点の後に挿入している。
そして、抵抗Ｒ，を経てコンデンサＣ０がチャージされ
た後２段目の接点が接続される。この２度の突入電流を
低減しようとする場合、突入電流のＩ□は式（１）から
抵抗Ｒを大きくすることにより可能である。しかし、抵
抗Ｒ１を大きくすると式（２）によりＶＯＩが小さくな
り、式（３）により電流ＴＰ２が増加することになる。
た後２段目の接点が接続される。この２度の突入電流を
低減しようとする場合、突入電流のＩ□は式（１）から
抵抗Ｒを大きくすることにより可能である。しかし、抵
抗Ｒ１を大きくすると式（２）によりＶＯＩが小さくな
り、式（３）により電流ＴＰ２が増加することになる。
一方、負荷電流の大きいプリント基板では負荷抵抗Ｒ０
は小さく、コンデンサの両端電圧ｖ０は小さくなり電流
ＩＰ！が大きくなる。さらに、電流ｒｒｚは電源線の配
線インピーダンスにより決定されるため定量的に電流値
を抑えることが困難である。
は小さく、コンデンサの両端電圧ｖ０は小さくなり電流
ＩＰ！が大きくなる。さらに、電流ｒｒｚは電源線の配
線インピーダンスにより決定されるため定量的に電流値
を抑えることが困難である。
このような突入電流によって、プリント基板の配線パタ
ーンが剥離したり、電源電圧が低下したリ、電源線のイ
ンダクタンスとバイパスコンデンサにより電源電圧が振
動しオーバシュートにより素子を破壊したり、ノイズが
発生し誤動作したりすることになる。
ーンが剥離したり、電源電圧が低下したリ、電源線のイ
ンダクタンスとバイパスコンデンサにより電源電圧が振
動しオーバシュートにより素子を破壊したり、ノイズが
発生し誤動作したりすることになる。
本発明の目的は、計算機システムにおいて、２段式コネ
クタを有するプリント基板の着脱時に発生する突入電流
を防止する回路を提供することにある。
クタを有するプリント基板の着脱時に発生する突入電流
を防止する回路を提供することにある。
〔課題を解決するための手段及び作用〕本発明は、２段
式コネクタを備えたプリント基板の基板着脱時における
突入電流を防止する突入電流防止回路であって、前記２
段式コネクタの電源線を接続する第１段目の接点の基板
側の接点に、インダクタンス素子とダイオード素子を並
列に接続してなる並列回路の一方の端部を接続し、前記
２段式コネクタの第２段目の接点の基板側の接点を、前
記並列回路の他方の端部に接続してなることを特徴とし
、さらに、本発明は、２段式コネクタを備えたプリント
基板の基板挿抜時における突入電流を防止する突入電流
防止回路であって、前記２段式コネクタの電源線を接続
する第１段目の接点の基板側の接点に、インダクタンス
素子と第１のダイオード素子を並列に接続してなる並列
回路の一方の端部を接続し、前記並列回路の他方の端部
に第２のダイオード素子を接続し、前記２段式コネクタ
の第２段目の接点の基板側の接点を、前記第２のダイオ
ード素子の他方の端部に接続してなることを特徴とする
。
式コネクタを備えたプリント基板の基板着脱時における
突入電流を防止する突入電流防止回路であって、前記２
段式コネクタの電源線を接続する第１段目の接点の基板
側の接点に、インダクタンス素子とダイオード素子を並
列に接続してなる並列回路の一方の端部を接続し、前記
２段式コネクタの第２段目の接点の基板側の接点を、前
記並列回路の他方の端部に接続してなることを特徴とし
、さらに、本発明は、２段式コネクタを備えたプリント
基板の基板挿抜時における突入電流を防止する突入電流
防止回路であって、前記２段式コネクタの電源線を接続
する第１段目の接点の基板側の接点に、インダクタンス
素子と第１のダイオード素子を並列に接続してなる並列
回路の一方の端部を接続し、前記並列回路の他方の端部
に第２のダイオード素子を接続し、前記２段式コネクタ
の第２段目の接点の基板側の接点を、前記第２のダイオ
ード素子の他方の端部に接続してなることを特徴とする
。
本発明はインダクタンス素子とダイオード素子の組み合
わせ、ダイオードのクランプ作用により、プリント基板
着脱時における突入電流を効果的に防止することができ
る。
わせ、ダイオードのクランプ作用により、プリント基板
着脱時における突入電流を効果的に防止することができ
る。
（実施例〕
第１図は本発明の一実施例回路構成図である。
前述の第６図回路と同一の構成要素には同一の参照符号
を付す０本実施例の突入電流防止回路はインダクタンス
素子Ｌ１とこれに並列に図示の向きに逆方向に接続され
たダイオード素子Ｄ１の並列回路からなる。並列回路の
一方の端部Ｐ、は２段式コネクタの１段目の接点に接続
され、他方の端部は２段目の接点に接続される。
を付す０本実施例の突入電流防止回路はインダクタンス
素子Ｌ１とこれに並列に図示の向きに逆方向に接続され
たダイオード素子Ｄ１の並列回路からなる。並列回路の
一方の端部Ｐ、は２段式コネクタの１段目の接点に接続
され、他方の端部は２段目の接点に接続される。
第２．３図は第１図回路の電流及び電圧の時間的変化を
示すグラフであり、第２図はダイオードＤ、かない場合
、第３図はダイオードＤ、がある場合である。第２．３
図を参照しつつ、第１図回路の動作を説明する。
示すグラフであり、第２図はダイオードＤ、かない場合
、第３図はダイオードＤ、がある場合である。第２．３
図を参照しつつ、第１図回路の動作を説明する。
まず、プリント基板の２段式コネクタを電源線に接続す
ると、１段目（１）の接点からインダクタンス素子（コ
イル）Ｌ、を経て電流が流れバイパスコンデンサＣｏを
チャージする。この場合、インダクタンスし、と容量Ｃ
０と負荷抵抗Ｒゆによって一種の振動回路を構成してお
り、抵抗Ｒ６の抵抗値の条件によっては第２．３図に示
すように、回路中に振動電流及び振動電圧を発生する。
ると、１段目（１）の接点からインダクタンス素子（コ
イル）Ｌ、を経て電流が流れバイパスコンデンサＣｏを
チャージする。この場合、インダクタンスし、と容量Ｃ
０と負荷抵抗Ｒゆによって一種の振動回路を構成してお
り、抵抗Ｒ６の抵抗値の条件によっては第２．３図に示
すように、回路中に振動電流及び振動電圧を発生する。
即ち、コンデンサＣ０のチャージが電源電圧Ｅ０まで達
するとコイルＬ１により逆に電圧が発生し、コンデンサ
Ｃ・の電圧Ｖｏを電圧８０以上に上昇させるオーバーシ
ュートを生じる。第２図は二のオーバーシュートとアン
ダーシュートを示している。
するとコイルＬ１により逆に電圧が発生し、コンデンサ
Ｃ・の電圧Ｖｏを電圧８０以上に上昇させるオーバーシ
ュートを生じる。第２図は二のオーバーシュートとアン
ダーシュートを示している。
ダイオードＤ１はこれを防止するためのものでコイルＬ
、と並列に図示方向に挿入される。従って、コイルＬ１
の点Ｐｔにオーバーシュートにより点Ｐ、より高い電位
の逆電圧が発生すると、図示方向のダイオードＤＩが導
通しこれにより電圧降下を生じ、第３図に示すように、
コンデンサの両端電圧は最大Ｅ、＋ＶＤ、に抑えること
ができる０通常、ダイオードの電圧降下分ＶＤ、は、約
０．７ｖであるから、５ｖ用の素子であれば５．７シま
でに抑えることができる。また、Ｓｖ用の素子は６ｖま
で耐圧があるためこの回路が利用できる。
、と並列に図示方向に挿入される。従って、コイルＬ１
の点Ｐｔにオーバーシュートにより点Ｐ、より高い電位
の逆電圧が発生すると、図示方向のダイオードＤＩが導
通しこれにより電圧降下を生じ、第３図に示すように、
コンデンサの両端電圧は最大Ｅ、＋ＶＤ、に抑えること
ができる０通常、ダイオードの電圧降下分ＶＤ、は、約
０．７ｖであるから、５ｖ用の素子であれば５．７シま
でに抑えることができる。また、Ｓｖ用の素子は６ｖま
で耐圧があるためこの回路が利用できる。
第４図は本発明の他の実施例回路構成であり、第５図は
この回路の電流、電圧波形を示すグラフである０本実施
例では、第１図の回路にさらに第２のダイオードＤｚが
図示のようにインダクタンス素子ＬＩと第１のダイオー
ド素子り、の並列回路に直列に順方向に追加される。つ
まり第２のダイオードＤ２は並列回路の点Ｐ２と２段式
コネク夕の２段目の接点に図示するごとく順方向に接続
される。
この回路の電流、電圧波形を示すグラフである０本実施
例では、第１図の回路にさらに第２のダイオードＤｚが
図示のようにインダクタンス素子ＬＩと第１のダイオー
ド素子り、の並列回路に直列に順方向に追加される。つ
まり第２のダイオードＤ２は並列回路の点Ｐ２と２段式
コネク夕の２段目の接点に図示するごとく順方向に接続
される。
一般に、高信幀度を要求する計算機システムにおいては
、負荷の信幀度を高めるために電源電圧を±１０％にす
るマージン試験が行われる。この場合に第１図回路のよ
うにダイオードＤｔのない回路では、＋１０％のマージ
ン試験時にコンデンサＣＯの電圧ｖ０が最大６．２Ｖ（
５，５＋０．７）となり、素子の耐圧を越えることにな
る。この問題を解決するためにダイオードＤｔを図示の
ように追加する。このダイオードＤ２を追加することに
よって、その電圧降下分Ｖ Ｄ ｔだけ電圧ｖ０を下げ
ることができる。従って、コンデンサＣ０の電圧■。は
５．５Ｖ（６，２−０，７）に抑えることができる。尚
、上述のようにダイオードＤｔＯ順方向電圧降下値はダ
イオードＤ１ とほぼ等しい値である。
、負荷の信幀度を高めるために電源電圧を±１０％にす
るマージン試験が行われる。この場合に第１図回路のよ
うにダイオードＤｔのない回路では、＋１０％のマージ
ン試験時にコンデンサＣＯの電圧ｖ０が最大６．２Ｖ（
５，５＋０．７）となり、素子の耐圧を越えることにな
る。この問題を解決するためにダイオードＤｔを図示の
ように追加する。このダイオードＤ２を追加することに
よって、その電圧降下分Ｖ Ｄ ｔだけ電圧ｖ０を下げ
ることができる。従って、コンデンサＣ０の電圧■。は
５．５Ｖ（６，２−０，７）に抑えることができる。尚
、上述のようにダイオードＤｔＯ順方向電圧降下値はダ
イオードＤ１ とほぼ等しい値である。
尚、さらに他の実施例として、本発明の突入電流防止回
路の小型化を図ることにより、２段式コネクタの内部に
上述の突入電流防止回路を組み込むこともできる０例え
ば、インダクタンス素子としてリングコアを、さらにダ
イオードをコネクタの端子に取り付けることにより実施
できる。この場合には、種々の機能を有するプリント基
板をこの突入電流防止回路のために変更する必要がない
ため他への影響は少なくなる。
路の小型化を図ることにより、２段式コネクタの内部に
上述の突入電流防止回路を組み込むこともできる０例え
ば、インダクタンス素子としてリングコアを、さらにダ
イオードをコネクタの端子に取り付けることにより実施
できる。この場合には、種々の機能を有するプリント基
板をこの突入電流防止回路のために変更する必要がない
ため他への影響は少なくなる。
以上説明したように、本発明によれば、プリント基板の
着脱時における突入電流を効果的に防止することができ
る。
着脱時における突入電流を効果的に防止することができ
る。
第１図は、本発明の一実施例回路構成図、第２．３図は
、第１図回路の電流及び電圧特性のタイムチャート、 第４図は、本発明の他の実施例回路構成図、第５図は、
第４図回路の電流及び電圧特性のタイムチャート、 第６図は、従来の回路構成図、及び 第７図は、第６図回路の電流及び電圧のタイムチャート
である。 （符号の説明） ＰＴ・・・プリント基板、 Ｃ・・・２段式コネクタ、 Ｌ、・・・インダクタンス素子、 Ｄｌ、Ｄ２・・・ダイオード素子、 Ｃ０・・・バイパスコンデンサ、
、第１図回路の電流及び電圧特性のタイムチャート、 第４図は、本発明の他の実施例回路構成図、第５図は、
第４図回路の電流及び電圧特性のタイムチャート、 第６図は、従来の回路構成図、及び 第７図は、第６図回路の電流及び電圧のタイムチャート
である。 （符号の説明） ＰＴ・・・プリント基板、 Ｃ・・・２段式コネクタ、 Ｌ、・・・インダクタンス素子、 Ｄｌ、Ｄ２・・・ダイオード素子、 Ｃ０・・・バイパスコンデンサ、
Claims (1)
- 【特許請求の範囲】 １、２段式コネクタを備えたプリント基板の基板着脱時
における突入電流を防止する突入電流防止回路であって
、 前記２段式コネクタの電源線を接続する第１段目の接点
の基板側の接点に、インダクタンス素子とダイオード素
子を並列に接続してなる並列回路の一方の端部を接続し
、 前記２段式コネクタの第２段目の接点の基板側の接点を
、前記並列回路の他方の端部に接続してなることを特徴
とする突入電流防止回路。 ２、２段式コネクタを備えたプリント基板の基板着脱時
における突入電流を防止する突入電流防止回路であって
、 前記２段式コネクタの電源線を接続する第１段目の接点
の基板側の接点に、インダクタンス素子と第１のダイオ
ード素子を並列に接続してなる並列回路の一方の端部を
接続し、 前記並列回路の他方の端部に第２のダイオード素子を接
続し、 前記２段式コネクタの第２段目の接点の基板側の接点を
、前記第２のダイオード素子の他方の端部に接続してな
ることを特徴とする突入電流防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23005188A JPH0284015A (ja) | 1988-09-16 | 1988-09-16 | 突入電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23005188A JPH0284015A (ja) | 1988-09-16 | 1988-09-16 | 突入電流防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0284015A true JPH0284015A (ja) | 1990-03-26 |
Family
ID=16901792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23005188A Pending JPH0284015A (ja) | 1988-09-16 | 1988-09-16 | 突入電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0284015A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04304117A (ja) * | 1991-04-02 | 1992-10-27 | Pfu Ltd | 突入電流防止回路 |
| JP2006073501A (ja) * | 2004-08-05 | 2006-03-16 | Denso Corp | 燃料電池システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5543329B2 (ja) * | 1976-12-22 | 1980-11-06 | ||
| JPS5834541B2 (ja) * | 1975-02-26 | 1983-07-27 | ヤマハ株式会社 | タイマモウセイアルミニウムゴウキン |
-
1988
- 1988-09-16 JP JP23005188A patent/JPH0284015A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5834541B2 (ja) * | 1975-02-26 | 1983-07-27 | ヤマハ株式会社 | タイマモウセイアルミニウムゴウキン |
| JPS5543329B2 (ja) * | 1976-12-22 | 1980-11-06 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04304117A (ja) * | 1991-04-02 | 1992-10-27 | Pfu Ltd | 突入電流防止回路 |
| JP2006073501A (ja) * | 2004-08-05 | 2006-03-16 | Denso Corp | 燃料電池システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155648A (en) | Device for protecting a direct current electrical power supply from disturbances caused by connecting to it or disconnecting from it an electronic system | |
| US5374887A (en) | Inrush current limiting circuit | |
| KR920003814A (ko) | 정전기 방전 잡음 억제 시스템 및 그 방법 | |
| JP4712429B2 (ja) | 電圧レギュレータフィードバック保護方法及び装置 | |
| JPH0284015A (ja) | 突入電流防止回路 | |
| JP4367774B2 (ja) | Ｉｃチップ | |
| CN219204092U (zh) | 一种传感器的电磁兼容防护电路 | |
| JPH08331756A (ja) | 突入電流防止装置及び電子回路保護装置 | |
| JP2792478B2 (ja) | 活線挿抜回路 | |
| JPH08317551A (ja) | 突入電流防止回路 | |
| JPS63257420A (ja) | 突入電流防止回路 | |
| JP2000003222A (ja) | 電源装置及び情報表示装置 | |
| JPH0127286Y2 (ja) | ||
| US5333094A (en) | Transient reduction circuit | |
| EP3836328A1 (en) | Reverse voltage protection | |
| JP2002007008A (ja) | 活線挿抜対応システムの給電方式 | |
| JPH04354114A (ja) | 有極性コンデンサ回路 | |
| JPH04304117A (ja) | 突入電流防止回路 | |
| JPS6176027A (ja) | 突入電流防止回路 | |
| JPH03183207A (ja) | フィルタ回路 | |
| JPH02111064A (ja) | モノリシックｉｃの静電破壊保護回路 | |
| JPS6176026A (ja) | 突入電流防止回路 | |
| KR20020082173A (ko) | 배터리 관리용 아이씨의 정전기 방전에 대한 보호 회로 | |
| JPH10201223A (ja) | スイッチング電源ユニット | |
| JPH09200955A (ja) | 電源サージノイズ抑制方式 |