JP2561008B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2561008B2 JP2561008B2 JP5296494A JP29649493A JP2561008B2 JP 2561008 B2 JP2561008 B2 JP 2561008B2 JP 5296494 A JP5296494 A JP 5296494A JP 29649493 A JP29649493 A JP 29649493A JP 2561008 B2 JP2561008 B2 JP 2561008B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- interlayer insulating
- insulating film
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にコンタクトホールの形成方法に関する。
関し、特にコンタクトホールの形成方法に関する。
【０００２】
【従来の技術】半導体集積回路の微細化、高集積化に伴
ない、配線と半導体基板間又は上下層の配線間を接続す
る為のコンタクトホールのアスペクト比が高くなり、そ
のためアルミニウム等の配線をコンタクトホール内に良
好なステップカバレッジで形成することが困難になって
来ている。そこで、一般にコンタクトホールの上端にテ
ーパーをつけ配線のコンタクトホールにおけるステップ
カバレッジを向上させるという手法がとられている。
ない、配線と半導体基板間又は上下層の配線間を接続す
る為のコンタクトホールのアスペクト比が高くなり、そ
のためアルミニウム等の配線をコンタクトホール内に良
好なステップカバレッジで形成することが困難になって
来ている。そこで、一般にコンタクトホールの上端にテ
ーパーをつけ配線のコンタクトホールにおけるステップ
カバレッジを向上させるという手法がとられている。
【０００３】図３（ａ）〜（ｃ）は従来の半導体装置の
製造方法の第１の例を説明するための工程順に示した半
導体チップの断面図である。
製造方法の第１の例を説明するための工程順に示した半
導体チップの断面図である。
【０００４】まず、図３（ａ）に示すように、半導体基
板１の上に層間絶縁膜としてＢＰＳＧ（Ｂｏｒｏ−Ｐｈ
ｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜２を形
成した後、８００〜９００℃の窒素雰囲気中で熱処理し
表面を平坦化する。次にＢＰＳＧ膜２の上にフォトレジ
スト膜３を塗布してパターニングした後、このフォトレ
ジスト膜３をマスクとしてＢＰＳＧ膜２の上面を等方性
エッチングし、フォトレジスト膜３下部のＢＰＳＧ膜２
のサイドエッチングにより椀状の断面形状を有する開口
部を形成する。
板１の上に層間絶縁膜としてＢＰＳＧ（Ｂｏｒｏ−Ｐｈ
ｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜２を形
成した後、８００〜９００℃の窒素雰囲気中で熱処理し
表面を平坦化する。次にＢＰＳＧ膜２の上にフォトレジ
スト膜３を塗布してパターニングした後、このフォトレ
ジスト膜３をマスクとしてＢＰＳＧ膜２の上面を等方性
エッチングし、フォトレジスト膜３下部のＢＰＳＧ膜２
のサイドエッチングにより椀状の断面形状を有する開口
部を形成する。
【０００５】次に、図３（ｂ）に示すように、フォトレ
ジスト膜３をマスクとしてＢＰＳＧ膜２を異方性エッチ
ングして盃状の断面形状を有するコンタクトホール４を
形成する。
ジスト膜３をマスクとしてＢＰＳＧ膜２を異方性エッチ
ングして盃状の断面形状を有するコンタクトホール４を
形成する。
【０００６】次に、図３（ｃ）に示すように、コンタク
トホール４を含む表面にスパッタリング法でアルミニウ
ム膜を堆積してパターニングし、コンタクトホール４の
半導体基板１と電気的に接続するアルミニウム配線６を
形成する。
トホール４を含む表面にスパッタリング法でアルミニウ
ム膜を堆積してパターニングし、コンタクトホール４の
半導体基板１と電気的に接続するアルミニウム配線６を
形成する。
【０００７】ここで、コンタクトホール４に堆積された
アルミニウム膜はコンタクトホール４の等方性エッチン
グと異方性エッチングの２段階エッチングで生じた段差
により、コンタクトホール４の底部のステップカバレッ
ジが低下し、特に口径が小さく、アスペクト比が１を超
えるものでは、形成されたアルミニウム配線６のコンタ
クト不良や断線を生ずることがある。
アルミニウム膜はコンタクトホール４の等方性エッチン
グと異方性エッチングの２段階エッチングで生じた段差
により、コンタクトホール４の底部のステップカバレッ
ジが低下し、特に口径が小さく、アスペクト比が１を超
えるものでは、形成されたアルミニウム配線６のコンタ
クト不良や断線を生ずることがある。
【０００８】図４（ａ），（ｂ）は従来の半導体装置の
製造方法の第２の例を説明するための工程順に示した半
導体チップの断面図である。
製造方法の第２の例を説明するための工程順に示した半
導体チップの断面図である。
【０００９】まず、図４（ａ）に示すように、第１の例
と同様に半導体基板１の上に層間絶縁膜としてＢＰＳＧ
膜２を形成した後、ＢＰＳＧ膜２上に形成してパターニ
ングしたフォトレジスト膜３をマスクとする等方性及び
異方性の２段階エッチングにより盃状の断面形状を有す
るコンタクトホール４を形成する。
と同様に半導体基板１の上に層間絶縁膜としてＢＰＳＧ
膜２を形成した後、ＢＰＳＧ膜２上に形成してパターニ
ングしたフォトレジスト膜３をマスクとする等方性及び
異方性の２段階エッチングにより盃状の断面形状を有す
るコンタクトホール４を形成する。
【００１０】次に、図４（ｂ）に示すように、フォトレ
ジスト膜３を除去した後８００〜９００℃程度の窒素雰
囲気中、もしくは減圧雰囲気中で熱処理してリフロー
し、急峻な段差を無くしてなだらかな傾斜面を有するコ
ンタクトホール４を形成する。
ジスト膜３を除去した後８００〜９００℃程度の窒素雰
囲気中、もしくは減圧雰囲気中で熱処理してリフロー
し、急峻な段差を無くしてなだらかな傾斜面を有するコ
ンタクトホール４を形成する。
【００１１】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法の第１の例では、コンタクトホールを含む表
面に金属膜を堆積して配線を形成しようとする際に、コ
ンタクトホールの２段階エッチングで生じた段差により
コンタクトホール底部のアルミニウム膜のステップカバ
レッジが低下してコンタクト不良を生じ、特にコンタク
トホールの口径が小さくアスペクト比が１を超えるもの
では、アルミニウム配線の断線が生じ易くなり、半導体
装置の信頼性を低下させるという問題があった。
の製造方法の第１の例では、コンタクトホールを含む表
面に金属膜を堆積して配線を形成しようとする際に、コ
ンタクトホールの２段階エッチングで生じた段差により
コンタクトホール底部のアルミニウム膜のステップカバ
レッジが低下してコンタクト不良を生じ、特にコンタク
トホールの口径が小さくアスペクト比が１を超えるもの
では、アルミニウム配線の断線が生じ易くなり、半導体
装置の信頼性を低下させるという問題があった。
【００１２】また、第２の例では、コンタクトホール形
成後に熱処理してリフローする際にＢＰＳＧ膜が流動し
てコンタクトホール底部の口径が縮小し、コンタクト抵
抗が増大したり、コンタクトホール自体が埋没して配線
不良となる問題がある。
成後に熱処理してリフローする際にＢＰＳＧ膜が流動し
てコンタクトホール底部の口径が縮小し、コンタクト抵
抗が増大したり、コンタクトホール自体が埋没して配線
不良となる問題がある。
【００１３】また、熱処理時にコンタクホール側壁から
燐，硼素等が外方拡散し、コンタクトホール底部の半導
体基板中に侵入し、コンタクト抵抗が増大する（オート
ドーピング効果）という問題がある。このオートドーピ
ング効果は熱処理を減圧雰囲気中で行うことにより抑制
することが出来るが、一方、減圧雰囲気中では気体によ
る熱伝導が大幅に減少し、熱源からの輻射熱のみになる
ため、基板が均一に熱せられずに基板周辺と中央でＢＰ
ＳＧ膜のフロー形状が大幅に異なってしまうのに加え、
熱の伝導効率が悪いため、生産性が悪化するという問題
がある。
燐，硼素等が外方拡散し、コンタクトホール底部の半導
体基板中に侵入し、コンタクト抵抗が増大する（オート
ドーピング効果）という問題がある。このオートドーピ
ング効果は熱処理を減圧雰囲気中で行うことにより抑制
することが出来るが、一方、減圧雰囲気中では気体によ
る熱伝導が大幅に減少し、熱源からの輻射熱のみになる
ため、基板が均一に熱せられずに基板周辺と中央でＢＰ
ＳＧ膜のフロー形状が大幅に異なってしまうのに加え、
熱の伝導効率が悪いため、生産性が悪化するという問題
がある。
【００１４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に硼素および燐の少くとも１種
の添加物を含む珪酸ガラス膜からなる層間絶縁膜を形成
する工程と、前記層間絶縁膜を選択的に等方性エッチン
グした後異方性エッチングして盃状の断面形状を有する
コンタクトホールを形成する工程と、前記コンタクトホ
ールの側壁を温水で処理し前記層間絶縁膜のコンタクト
ホール側壁表面の添加物濃度を低下させる工程と、前記
層間絶縁膜を加熱してリフローさせ前記コンタクトホー
ルの段差をなだらかにする工程とを含んで構成される。
造方法は、半導体基板上に硼素および燐の少くとも１種
の添加物を含む珪酸ガラス膜からなる層間絶縁膜を形成
する工程と、前記層間絶縁膜を選択的に等方性エッチン
グした後異方性エッチングして盃状の断面形状を有する
コンタクトホールを形成する工程と、前記コンタクトホ
ールの側壁を温水で処理し前記層間絶縁膜のコンタクト
ホール側壁表面の添加物濃度を低下させる工程と、前記
層間絶縁膜を加熱してリフローさせ前記コンタクトホー
ルの段差をなだらかにする工程とを含んで構成される。
【００１５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１６】図１（ａ）〜（ｄ）は本発明の第１の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【００１７】まず、図１（ａ）に示すように、半導体素
子を形成した半導体基板１上にＴＥＯＳ−Ｏ3 系常圧Ｃ
ＶＤ法を用いて酸化シリコンを主体とし燐を濃度３〜６
ｍｏｌ％，硼素を濃度８〜１３ｍｏｌ％程度添加したＢ
ＰＳＧ膜２を堆積し、ＢＰＳＧ膜２の上にフォトレジス
ト膜３を塗布してパターニングする。次に、フォトレジ
スト膜３をマスクとしてＢＰＳＧ膜２の上部を等方性エ
ッチングして椀状の断面形状を有する開口部を形成した
後、同じフォトレジスト膜３をマスクとしてＢＰＳＧ膜
２の下部を異方性エッチングして盃状の断面形状を有す
るコンタクトホール４を形成する。
子を形成した半導体基板１上にＴＥＯＳ−Ｏ3 系常圧Ｃ
ＶＤ法を用いて酸化シリコンを主体とし燐を濃度３〜６
ｍｏｌ％，硼素を濃度８〜１３ｍｏｌ％程度添加したＢ
ＰＳＧ膜２を堆積し、ＢＰＳＧ膜２の上にフォトレジス
ト膜３を塗布してパターニングする。次に、フォトレジ
スト膜３をマスクとしてＢＰＳＧ膜２の上部を等方性エ
ッチングして椀状の断面形状を有する開口部を形成した
後、同じフォトレジスト膜３をマスクとしてＢＰＳＧ膜
２の下部を異方性エッチングして盃状の断面形状を有す
るコンタクトホール４を形成する。
【００１８】次に、図１（ｂ）に示すように、フォトレ
ジスト膜４を残したまま５０℃程度以上の温水中で約１
０〜２０分間処理し、コンタクトホール側壁のＢＰＳＧ
膜２の表面から約３０ｎｍの深さまでの層の燐，硼素が
膜外へ溶出し、表面層の添加物濃度が膜中の添加物濃度
の１／１０程度まで低下した低濃度層５を形成する。
ジスト膜４を残したまま５０℃程度以上の温水中で約１
０〜２０分間処理し、コンタクトホール側壁のＢＰＳＧ
膜２の表面から約３０ｎｍの深さまでの層の燐，硼素が
膜外へ溶出し、表面層の添加物濃度が膜中の添加物濃度
の１／１０程度まで低下した低濃度層５を形成する。
【００１９】次に、図１（ｃ）に示すように、フォトレ
ジスト膜４を除去した後、７００〜９００℃の窒素雰囲
気中で３０分間の熱処理を行うことにより、ＢＰＳＧ膜
２をリフローさせ急峻な段差をなくし滑らかなテーパー
をもつコンタクトホール４を形成する。このとき、コン
タクトホール４の側壁は添加物濃度が低くなっているた
めリフローせず、表面張力の大きいコンタクトホールの
上部が丸くなる程度でコンタクトホールの内径がリフロ
ー工程で縮小したり埋没することを防止する。
ジスト膜４を除去した後、７００〜９００℃の窒素雰囲
気中で３０分間の熱処理を行うことにより、ＢＰＳＧ膜
２をリフローさせ急峻な段差をなくし滑らかなテーパー
をもつコンタクトホール４を形成する。このとき、コン
タクトホール４の側壁は添加物濃度が低くなっているた
めリフローせず、表面張力の大きいコンタクトホールの
上部が丸くなる程度でコンタクトホールの内径がリフロ
ー工程で縮小したり埋没することを防止する。
【００２０】図２（ａ）〜（ｄ）は本発明の第２の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【００２１】まず、図２（ａ）に示すように、第１の実
施例と同様の工程で半導体基板１の上に形成したＢＰＳ
Ｇ膜２の上にフォトレジスト膜３を塗布してパターニン
グし、フォトレジスト膜２をマスクとしてＢＰＳＧ膜２
を等方性及び異方性の２段階エッチングしてコンタクト
ホール４を形成する。
施例と同様の工程で半導体基板１の上に形成したＢＰＳ
Ｇ膜２の上にフォトレジスト膜３を塗布してパターニン
グし、フォトレジスト膜２をマスクとしてＢＰＳＧ膜２
を等方性及び異方性の２段階エッチングしてコンタクト
ホール４を形成する。
【００２２】次に、図２（ｂ）に示すように、フォトレ
ジスト膜３を除去した後、５０℃程度以上の温水処理に
よりＢＰＳＧ膜２の表面から約３０ｎｍまでの範囲の
燐，硼素を膜外へ溶出し、表面層の添加物濃度が膜中の
添加物濃度の１／１０程度まで低下した低濃度層５を形
成する。
ジスト膜３を除去した後、５０℃程度以上の温水処理に
よりＢＰＳＧ膜２の表面から約３０ｎｍまでの範囲の
燐，硼素を膜外へ溶出し、表面層の添加物濃度が膜中の
添加物濃度の１／１０程度まで低下した低濃度層５を形
成する。
【００２３】次に、図２（ｃ）に示すように、ＢＰＳＧ
膜２の上面を異方性エッチングで薄くエッチングし添加
物濃度の低下した低濃度層５をコンタクトホール４の垂
直な側壁にのみ残し他を除去する。
膜２の上面を異方性エッチングで薄くエッチングし添加
物濃度の低下した低濃度層５をコンタクトホール４の垂
直な側壁にのみ残し他を除去する。
【００２４】次に、図２（ｄ）に示すように、７００〜
９００℃の窒素雰囲気中で、３０分間熱処理してＢＰＳ
Ｇ膜２をリフローさせ、段差のない滑らかなテーパーを
もつコンタクトホール４を形成する。
９００℃の窒素雰囲気中で、３０分間熱処理してＢＰＳ
Ｇ膜２をリフローさせ、段差のない滑らかなテーパーを
もつコンタクトホール４を形成する。
【００２５】なお、本実施例では、層間絶縁膜としてＴ
ＥＯＳ−Ｏ3 系常圧ＣＶＤ法によるＢＰＳＧ膜を用いた
が、これはＴＥＯＳ−Ｏ3 系ＢＰＳＧ膜が膜中水分量
（−ＯＨ基）が多い疎な膜質の為である。ＢＰＳＧ膜中
の燐，硼素の安定な結合状態は、図５（ａ），（ｂ）に
示すように、３本の結合手が酸素（０）を介してそれぞ
れ珪素（Ｓｉ）と結合している状態であるが、膜中水分
量が多いＢＰＳＧ膜中での燐，硼素は、図５（ｃ），
（ｄ），（ｅ），（ｆ）に示すように、周囲のＳｉとの
結合が不完全であり、このような不安定な燐，硼素は容
易に加水分解作用により燐酸イオン（ＰＯ4 3-）硼酸イ
オン（ＢＯ3 3-）となり膜外に溶出する。即ち温水処理
により膜表層の添加物濃度が低下し易い現状はＴＥＯＳ
−Ｏ3 系ＢＰＳＧ膜の特性である。なお、ＴＥＯＳ−Ｏ
3 系ＢＰＳＧ膜の代りにプラズマＢＰＳＧ膜を使用して
も同様の効果が得られる。
ＥＯＳ−Ｏ3 系常圧ＣＶＤ法によるＢＰＳＧ膜を用いた
が、これはＴＥＯＳ−Ｏ3 系ＢＰＳＧ膜が膜中水分量
（−ＯＨ基）が多い疎な膜質の為である。ＢＰＳＧ膜中
の燐，硼素の安定な結合状態は、図５（ａ），（ｂ）に
示すように、３本の結合手が酸素（０）を介してそれぞ
れ珪素（Ｓｉ）と結合している状態であるが、膜中水分
量が多いＢＰＳＧ膜中での燐，硼素は、図５（ｃ），
（ｄ），（ｅ），（ｆ）に示すように、周囲のＳｉとの
結合が不完全であり、このような不安定な燐，硼素は容
易に加水分解作用により燐酸イオン（ＰＯ4 3-）硼酸イ
オン（ＢＯ3 3-）となり膜外に溶出する。即ち温水処理
により膜表層の添加物濃度が低下し易い現状はＴＥＯＳ
−Ｏ3 系ＢＰＳＧ膜の特性である。なお、ＴＥＯＳ−Ｏ
3 系ＢＰＳＧ膜の代りにプラズマＢＰＳＧ膜を使用して
も同様の効果が得られる。
【００２６】また、本実施例では絶縁膜表面の不純物濃
度を低下させる処理として温水処理を用いたが、これは
溶解度が室温水よりも大きいこと、処理による膜減り
（エッチング）がないこと、ある程度の深さで燐，硼素
等不純物の溶出が飽和すること等の理由に依るものであ
り、なお温水の代りに同様の加水分解作用を有する酸性
溶液を用いても良い。
度を低下させる処理として温水処理を用いたが、これは
溶解度が室温水よりも大きいこと、処理による膜減り
（エッチング）がないこと、ある程度の深さで燐，硼素
等不純物の溶出が飽和すること等の理由に依るものであ
り、なお温水の代りに同様の加水分解作用を有する酸性
溶液を用いても良い。
【００２７】
【発明の効果】以上説明したように本発明は、層間絶縁
膜を等方性および異方性の２段階エッチングして形成し
たコンタクトホールの側壁を温水で処理して表面の添加
物濃度を低下させた後、熱処理してリフローさせること
により、コンタクトホールの口径が縮小したり埋没した
りすることを防止してなだらかな傾斜を有するコンタク
トホールを実現できるという効果を有する。
膜を等方性および異方性の２段階エッチングして形成し
たコンタクトホールの側壁を温水で処理して表面の添加
物濃度を低下させた後、熱処理してリフローさせること
により、コンタクトホールの口径が縮小したり埋没した
りすることを防止してなだらかな傾斜を有するコンタク
トホールを実現できるという効果を有する。
【００２８】また、コンタクトホール側壁の添加物濃度
を低減できるので、熱処理中にコンタクトホール側壁か
ら離脱した燐や硼素等がコンタクトホールの底部へ拡散
してコンタクト抵抗を増大させるオートドーピング効果
を抑制することができるという効果を有する。
を低減できるので、熱処理中にコンタクトホール側壁か
ら離脱した燐や硼素等がコンタクトホールの底部へ拡散
してコンタクト抵抗を増大させるオートドーピング効果
を抑制することができるという効果を有する。
【図１】本発明の第１の実施例を説明する為の工程順に
示した半導体チップの断面図。
示した半導体チップの断面図。
【図２】本発明の第２の実施例を説明する為の工程順に
示した半導体チップの断面図。
示した半導体チップの断面図。
【図３】従来の半導体装置の製造方法の第１の例を説明
する為の工程順に示した半導体チップの断面図。
する為の工程順に示した半導体チップの断面図。
【図４】従来の半導体装置の製造方法の第２の例を説明
する為の工程順に示した半導体チップの断面図。
する為の工程順に示した半導体チップの断面図。
【図５】硼燐珪酸ガラス中の硼素，燐の安定な結合状態
および不安定な結合状態を示す模式図。
および不安定な結合状態を示す模式図。
１ 半導体基板 ２ ＢＰＳＧ膜 ３ フォトレジスト膜 ５ 低濃度層 ６ アルミニウム配線 ９ 珪素（Ｓｉ） １０ 燐（Ｐ） １１ 硼素（Ｂ）
Claims (2)
- 【請求項１】 半導体基板上に硼素および燐の少くとも
１種の添加物を含む珪酸ガラス膜からなる層間絶縁膜を
形成する工程と、前記層間絶縁膜を選択的に等方性エッ
チングした後異方性エッチングして盃状の断面形状を有
するコンタクトホールを形成する工程と、前記コンタク
トホールの側壁を温水で処理し前記層間絶縁膜のコンタ
クトホール側壁表面の添加物濃度を低下させる工程と、
前記層間絶縁膜を加熱してリフローさせ前記コンタクト
ホールの段差をなだらかにする工程とを含むことを特徴
とする半導体装置の製造方法。 - 【請求項２】 層間絶縁膜がＴＥＯＳ−Ｏ3 系ＢＰＳＧ
膜又はプラズマＢＰＳＧ膜のいずれかからなる請求項１
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296494A JP2561008B2 (ja) | 1993-11-26 | 1993-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296494A JP2561008B2 (ja) | 1993-11-26 | 1993-11-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147282A JPH07147282A (ja) | 1995-06-06 |
| JP2561008B2 true JP2561008B2 (ja) | 1996-12-04 |
Family
ID=17834285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5296494A Expired - Lifetime JP2561008B2 (ja) | 1993-11-26 | 1993-11-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561008B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473157B1 (ko) * | 1997-12-31 | 2005-05-19 | 주식회사 하이닉스반도체 | 반도체소자의콘택홀형성방법 |
| KR100361517B1 (ko) * | 2000-02-18 | 2002-11-21 | 주식회사 하이닉스반도체 | 반도체장치 콘택홀 형성방법 |
-
1993
- 1993-11-26 JP JP5296494A patent/JP2561008B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07147282A (ja) | 1995-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5833817A (en) | Method for improving conformity and contact bottom coverage of sputtered titanium nitride barrier layers | |
| US6815823B2 (en) | Copper metal structure for the reduction of intra-metal capacitance | |
| JP2587661B2 (ja) | ガラス層のプレーナ化方法 | |
| KR100380890B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2000332099A (ja) | 半導体装置およびその製造方法 | |
| JP2561008B2 (ja) | 半導体装置の製造方法 | |
| JP2892421B2 (ja) | 半導体素子の製造方法 | |
| JP3004129B2 (ja) | 半導体装置の製造方法 | |
| JPH03161926A (ja) | 半導体装置の製造方法 | |
| US7402513B2 (en) | Method for forming interlayer insulation film | |
| KR100305206B1 (ko) | 반도체 소자의 금속층간 절연막 형성 방법 | |
| JPH08274066A (ja) | コンタクト窓の形成方法 | |
| US20070167018A1 (en) | Method for planarization | |
| JPS59191354A (ja) | 半導体装置の製造方法 | |
| JPH0817926A (ja) | 半導体装置の製造方法 | |
| JP2595224B2 (ja) | 微細な素子の形成方法 | |
| JPH04144231A (ja) | 半導体装置の製造方法 | |
| JPH01222448A (ja) | 半導体装置の製造方法 | |
| JP2608889B2 (ja) | 半導体装置の製造方法 | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| KR20060020823A (ko) | 피엠디막의 과식각 방지 방법 | |
| JP3089708B2 (ja) | 半導体装置の製造方法 | |
| JPS58131752A (ja) | 多層配線形成方法 | |
| JP3342150B2 (ja) | 半導体装置の製造方法 | |
| JPH0555389A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960730 |