JP2556163B2 - Ｉｓｄｎ加入者線の送信回路 - Google Patents
Ｉｓｄｎ加入者線の送信回路Info
- Publication number
- JP2556163B2 JP2556163B2 JP2048378A JP4837890A JP2556163B2 JP 2556163 B2 JP2556163 B2 JP 2556163B2 JP 2048378 A JP2048378 A JP 2048378A JP 4837890 A JP4837890 A JP 4837890A JP 2556163 B2 JP2556163 B2 JP 2556163B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- transmission
- hdlc
- output
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ISDN（総合サービス・ディジタル網）加入
者線の送信回路に係り、とくにインターフェース構造が
23B＋ＤのISDN加入者線の保守運用情報等に当てられた
ｍビットの送信回路に関するものである。
者線の送信回路に係り、とくにインターフェース構造が
23B＋ＤのISDN加入者線の保守運用情報等に当てられた
ｍビットの送信回路に関するものである。
従来、23B＋Ｄのプライマリーレイトアクセスインタ
フェースのＦビットのうち、保守運用情報等に当てられ
たｍビットの送信回路は、ｍビットで構成されるデータ
リンク上の情報が全てHDLCフレーム（ハイレベルデータ
リンク制御手段によるフレーム）を用いて記述されてい
たため、HDLCフレーム送信機能のみを持った送信回路と
なっていた。
フェースのＦビットのうち、保守運用情報等に当てられ
たｍビットの送信回路は、ｍビットで構成されるデータ
リンク上の情報が全てHDLCフレーム（ハイレベルデータ
リンク制御手段によるフレーム）を用いて記述されてい
たため、HDLCフレーム送信機能のみを持った送信回路と
なっていた。
上述した従来のｍビット送信回路は、HDLCフレームの
送信機能しか持っていないので、例えばBELLCORE TA−0
00754に示される様な２種類の信号フォーマット,HDLCフ
レームと、障害情報の伝達等に使う16ビット構成のフレ
ームを使った情報の送信が実現できないという不都合が
生じていた。
送信機能しか持っていないので、例えばBELLCORE TA−0
00754に示される様な２種類の信号フォーマット,HDLCフ
レームと、障害情報の伝達等に使う16ビット構成のフレ
ームを使った情報の送信が実現できないという不都合が
生じていた。
本発明は、かかる従来例の有する不都合を改善し、と
くにHDLCフレーム及び例えば16ビット構成のフレームを
使った情報を有効に送信することのできるISDN加入者線
の送信回路を提供することを、その目的とする。
くにHDLCフレーム及び例えば16ビット構成のフレームを
使った情報を有効に送信することのできるISDN加入者線
の送信回路を提供することを、その目的とする。
本発明では、HDLCデータをはじめ必要とするデータ及
び各種制御信号を出力するマイクロプロセッサと、この
マイクロプロセッサから出力されるHDLCデータを入力し
送信HDLCフレームを作成し出力するHDLCフレーム出力回
路と、マイクロプロセッサから出力される所定のデータ
を入力し送信16ビット構成フレームを作成し出力する16
ビット構成フレーム出力回路とを有している。そして、
HDLCフレーム出力回路及び送信16ビット構成フレーム出
力回路の各出力のいづれか一方を必要に応じて選択し又
は切替えて当該各出力を4Kbpsデータリンクとして送出
する送出フレーム選択回路を備える、という構成を採っ
ている。これによって前述した目的を達成しようとする
ものである。
び各種制御信号を出力するマイクロプロセッサと、この
マイクロプロセッサから出力されるHDLCデータを入力し
送信HDLCフレームを作成し出力するHDLCフレーム出力回
路と、マイクロプロセッサから出力される所定のデータ
を入力し送信16ビット構成フレームを作成し出力する16
ビット構成フレーム出力回路とを有している。そして、
HDLCフレーム出力回路及び送信16ビット構成フレーム出
力回路の各出力のいづれか一方を必要に応じて選択し又
は切替えて当該各出力を4Kbpsデータリンクとして送出
する送出フレーム選択回路を備える、という構成を採っ
ている。これによって前述した目的を達成しようとする
ものである。
送出フレーム選択用セレクタで、送信HDLCフレームを
選択して、4Kbpsデータリンクへ送出している場合、マ
イクロプロセッサから、送信16ビット構成フレームの選
択を指示する送出フレーム選択信号が出力されると、次
のセレクタ切替タイミング信号がきたときに、4Kbpsデ
ータリンクへ送出されるフレームが16ビット情報フレー
ムに切替わる。セレクタ切替タイミング信号により、送
出16ビット構成フレームが4Kbpsデータリンクに送出さ
れるときは必ず16ビットの先頭から送出を始める。
選択して、4Kbpsデータリンクへ送出している場合、マ
イクロプロセッサから、送信16ビット構成フレームの選
択を指示する送出フレーム選択信号が出力されると、次
のセレクタ切替タイミング信号がきたときに、4Kbpsデ
ータリンクへ送出されるフレームが16ビット情報フレー
ムに切替わる。セレクタ切替タイミング信号により、送
出16ビット構成フレームが4Kbpsデータリンクに送出さ
れるときは必ず16ビットの先頭から送出を始める。
一方、送出フレーム選択用セレクタで、送信16ビット
構成フレームが4Kbpsデータリンクへ送出されている場
合、このときマイクロプロセッサから、送信HDLCフレー
ムの選択を指示する送出フレーム選択信号が出力される
と、次のセレクタ切替タイミング信号がきたときに、4K
bpsデータリンクへ送出されるフレームはHDLCフレーム
に切替わる。この場合のセレクタ切替タイミング信号に
よるHDLCフレームへの切替えは、送出中の16ビット構成
フレームの終了を待って行なわれる。
構成フレームが4Kbpsデータリンクへ送出されている場
合、このときマイクロプロセッサから、送信HDLCフレー
ムの選択を指示する送出フレーム選択信号が出力される
と、次のセレクタ切替タイミング信号がきたときに、4K
bpsデータリンクへ送出されるフレームはHDLCフレーム
に切替わる。この場合のセレクタ切替タイミング信号に
よるHDLCフレームへの切替えは、送出中の16ビット構成
フレームの終了を待って行なわれる。
以下、本発明の一実施例を第１図に基づいて説明す
る。
る。
この実施例は、CCITT（国際電信電話諮問委員会）の
勧告Ｉシリーズに基づく総合サービスデジタル網（ISD
N）に適用されるISDN端末を収容する加入者収容ISDN交
換機に本発明をした場合の例である。すなわち、23B＋
Ｄプライマリーレイトアクセス加入者を収容し、CCITT
勧告I.432に示された23B＋Ｄプライマリーレイトアクセ
スインタフェースのＦビットのうち、保守運用情報等に
当てられたｍビットで構成される4Kbpsデータリンクを
送信する場合、BELLCORE TA−000754に示された２種類
の信号フォーマットに基づいて、HDLCフレーム出力回路
と、障害情報の伝達等に使う16ビット構成のフレーム出
力回路とを具備し、マイクロプロセッサからの指示によ
り、送信フレームの種類を選択して送出するようにした
ものである。
勧告Ｉシリーズに基づく総合サービスデジタル網（ISD
N）に適用されるISDN端末を収容する加入者収容ISDN交
換機に本発明をした場合の例である。すなわち、23B＋
Ｄプライマリーレイトアクセス加入者を収容し、CCITT
勧告I.432に示された23B＋Ｄプライマリーレイトアクセ
スインタフェースのＦビットのうち、保守運用情報等に
当てられたｍビットで構成される4Kbpsデータリンクを
送信する場合、BELLCORE TA−000754に示された２種類
の信号フォーマットに基づいて、HDLCフレーム出力回路
と、障害情報の伝達等に使う16ビット構成のフレーム出
力回路とを具備し、マイクロプロセッサからの指示によ
り、送信フレームの種類を選択して送出するようにした
ものである。
以下、これを更に具体的に説明すると、第１図に示す
実施例は、HDLCデータをはじめ所定のデータ及び各種制
御信号を出力するマイクロプロセッサ１と、このマイク
ロプロセッサ１から出力されるHDLCデータF1を入力し送
信HDLCフレームを作成し出力するHDLCフレーム出力回路
２と、マイクロプロセッサ１から出力される所定のデー
タを入力し送信16ビット構成フレームF2を作成し出力す
る16ビット構成フレーム出力回路３とを有している。更
に、前述したHDLCフレーム出力回路２及び送信16ビット
構成フレーム出力回路の各出力のいづれか一方を必要に
応じて選択し又は切替えて当該各出力F1,F2を4Kbpsデー
タリンクF2として送信フレーム選択回路４を備えてい
る。
実施例は、HDLCデータをはじめ所定のデータ及び各種制
御信号を出力するマイクロプロセッサ１と、このマイク
ロプロセッサ１から出力されるHDLCデータF1を入力し送
信HDLCフレームを作成し出力するHDLCフレーム出力回路
２と、マイクロプロセッサ１から出力される所定のデー
タを入力し送信16ビット構成フレームF2を作成し出力す
る16ビット構成フレーム出力回路３とを有している。更
に、前述したHDLCフレーム出力回路２及び送信16ビット
構成フレーム出力回路の各出力のいづれか一方を必要に
応じて選択し又は切替えて当該各出力F1,F2を4Kbpsデー
タリンクF2として送信フレーム選択回路４を備えてい
る。
HDLCフレーム出力回路２は、マイクロプロセッサ１か
らデータバス10,7,9を介して送られてくるHDLCデータ
を,HDLCフラグ「01111110」ではさんだ送信HDLCフレー
ムF1を作成する。
らデータバス10,7,9を介して送られてくるHDLCデータ
を,HDLCフラグ「01111110」ではさんだ送信HDLCフレー
ムF1を作成する。
16ビット構成フレーム出力回路３は、マイクロプロセ
ッサ１からデータバス10,8を介して送られてくるデータ
を「０××××××011111111」の送信16ビット構成フ
レームF2を作成する。
ッサ１からデータバス10,8を介して送られてくるデータ
を「０××××××011111111」の送信16ビット構成フ
レームF2を作成する。
送信HDLCフレームF1と、送信16ビット構成フレームF2
は、送出フレーム選択用セレクタ４でどちらか一方が選
択されて4KbpsデータリンクF3として送出される。どち
らを選択するかはマイクロプロセッサ１からの送出フレ
ーム選択信号FS3が，又選択の切替えタイミングはセレ
クタ切替タイミング信号FS2がそれぞれ制御する。符号F
S1は、送信用クロック信号を示す。
は、送出フレーム選択用セレクタ４でどちらか一方が選
択されて4KbpsデータリンクF3として送出される。どち
らを選択するかはマイクロプロセッサ１からの送出フレ
ーム選択信号FS3が，又選択の切替えタイミングはセレ
クタ切替タイミング信号FS2がそれぞれ制御する。符号F
S1は、送信用クロック信号を示す。
次に、上記実施例の作用について説明する。
いま、例えば、送出フレーム選択用セレクタ４で、送
信HDLCフレームF1を選択して、4KbpsデータリンクF3へ
送出しているとする。このとき、マイクロプロセッサ１
から、送信16ビット構成フレームF2の選択を指示する送
出フレーム選択信号FS3を出すと、つぎのセレクタ切替
タイミング信号FS2がきたときに、4Kbpsデータリンク13
へ送出されるフレームが16ビット構成フレームF2に切替
わる。この場合、セレクタ切替タイミング信号FS2によ
り、送出16ビット構成フレームF2が4Kbpsデータリンク1
3に送出されるときは、必ず16ビットの先頭から送出を
始める。
信HDLCフレームF1を選択して、4KbpsデータリンクF3へ
送出しているとする。このとき、マイクロプロセッサ１
から、送信16ビット構成フレームF2の選択を指示する送
出フレーム選択信号FS3を出すと、つぎのセレクタ切替
タイミング信号FS2がきたときに、4Kbpsデータリンク13
へ送出されるフレームが16ビット構成フレームF2に切替
わる。この場合、セレクタ切替タイミング信号FS2によ
り、送出16ビット構成フレームF2が4Kbpsデータリンク1
3に送出されるときは、必ず16ビットの先頭から送出を
始める。
逆に送出フレーム選択用セレクタ４で、送信16ビット
構成フレームF2を選択して、4Kbpsデータリンク13へ送
出しているとする。このとき、マイクロプロセッサ１か
ら、送信HDLCフレームF1の選択を指示する送出フレーム
選択信号FS3を出すと、次のセレクタ切替タイミング信
号FS2がきたときに、4Kbpsデータリンク13へ送出される
フレームが、HDLCフレームF1に切替わる。セレクタ切替
タイミング信号FS2により、HDLCフレームF1への切替え
は、送出中の16ビット構成フレームF2の終了を待って行
なわれる。
構成フレームF2を選択して、4Kbpsデータリンク13へ送
出しているとする。このとき、マイクロプロセッサ１か
ら、送信HDLCフレームF1の選択を指示する送出フレーム
選択信号FS3を出すと、次のセレクタ切替タイミング信
号FS2がきたときに、4Kbpsデータリンク13へ送出される
フレームが、HDLCフレームF1に切替わる。セレクタ切替
タイミング信号FS2により、HDLCフレームF1への切替え
は、送出中の16ビット構成フレームF2の終了を待って行
なわれる。
このように、本実施例上にあっては、4Kbpsデータリ
ンク上で、16ビット構成フレームは必ず16ビット単位に
送出することができるようになっている。
ンク上で、16ビット構成フレームは必ず16ビット単位に
送出することができるようになっている。
以上のように、本発明によると、マイクロプロセッサ
と送出フレーム選択回路とが有効に機能して、従来より
困難とされていたHDLCフレームと障害情報の伝達等に使
う16ビット構成フレームとの各情報を有効に送信するこ
とができるという従来にない優れたISDN加入者線の送信
回路を提供することができる。
と送出フレーム選択回路とが有効に機能して、従来より
困難とされていたHDLCフレームと障害情報の伝達等に使
う16ビット構成フレームとの各情報を有効に送信するこ
とができるという従来にない優れたISDN加入者線の送信
回路を提供することができる。
第１図は本発明の一実施例を示すブロック図である。 １……マイクロプロセッサ、２……HDLCフレーム出力回
路、３……16ビット構成フレーム出力回路、４……送信
フレーム選択回路、13……4Kbpsデータリンク、F1……
送信HDLCフレーム、F2……送信16ビット構成フレーム、
FS1……送信用クロック信号、FS2……セレクタ切替タイ
ミング信号、FS3……送出フレーム選択信号。
路、３……16ビット構成フレーム出力回路、４……送信
フレーム選択回路、13……4Kbpsデータリンク、F1……
送信HDLCフレーム、F2……送信16ビット構成フレーム、
FS1……送信用クロック信号、FS2……セレクタ切替タイ
ミング信号、FS3……送出フレーム選択信号。
Claims (1)
- 【請求項１】HDLCデータをはじめ必要とするデータ及び
各種制御信号を出力するマイクロプロセッサと、このマ
イクロプロセッサから出力されるHDLCデータを入力し送
信HDLCフレームを作成し出力するHDLCフレーム出力回路
と、前記マイクロプロセッサから出力される所定のデー
タを入力し送信16ビット構成フレームを作成し出力する
16ビット構成フレーム出力回路とを有し、 前記HDLCフレーム出力回路及び送信16ビット構成フレー
ム出力回路の各出力のいづれか一方を必要に応じて選択
し又は切替えて当該各出力を4Kbpsデータリンクとして
送出する送出フレーム選択回路を備えたことを特徴とす
るISDN加入者線の送信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048378A JP2556163B2 (ja) | 1990-02-28 | 1990-02-28 | Ｉｓｄｎ加入者線の送信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048378A JP2556163B2 (ja) | 1990-02-28 | 1990-02-28 | Ｉｓｄｎ加入者線の送信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03250949A JPH03250949A (ja) | 1991-11-08 |
| JP2556163B2 true JP2556163B2 (ja) | 1996-11-20 |
Family
ID=12801662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2048378A Expired - Lifetime JP2556163B2 (ja) | 1990-02-28 | 1990-02-28 | Ｉｓｄｎ加入者線の送信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2556163B2 (ja) |
-
1990
- 1990-02-28 JP JP2048378A patent/JP2556163B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03250949A (ja) | 1991-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2680198B2 (ja) | 音声ディジタル１リンク接続方式 | |
| EP0488685B1 (en) | ISDN interface unit | |
| US6072794A (en) | Digital trunk interface unit for use in remote access system | |
| JPH10126548A (ja) | ファクシミリ装置 | |
| JP2556163B2 (ja) | Ｉｓｄｎ加入者線の送信回路 | |
| JP3035530B2 (ja) | 複合器 | |
| JPH11355384A (ja) | 情報通信方法および装置 | |
| JP2886647B2 (ja) | ファクシミリの回線切替装置 | |
| JPH0691533B2 (ja) | 音声／デ−タ総合ロ−カルエリアネツトワ−ク | |
| JP3298684B2 (ja) | Ｉｓｄｎ通信端末装置 | |
| JP3114373B2 (ja) | Ｇ４ファクシミリ装置 | |
| US5579313A (en) | Method of multiplexing speech signal and control signal in ISDN B-channels for an exchange system | |
| JP2825706B2 (ja) | ファクシミリ信号シミュレータ | |
| JP3370686B2 (ja) | Ｉｓｄｎ端末装置 | |
| JPH05207208A (ja) | 複数回線によるデータ通信の使用チャネル決定方式 | |
| JP3243267B2 (ja) | Ｉｓｄｎデータ端末装置 | |
| JP3355822B2 (ja) | ファクシミリ装置 | |
| KR0176398B1 (ko) | 전전자교환기에 있어서 원격교환장치를 수용하는 방법 | |
| JP2761879B2 (ja) | 構内交換装置の伝送制御方式 | |
| JPH06152598A (ja) | フレ−ム同報転送システム | |
| KR19990062280A (ko) | 전전자 교환기에서 내부 버스를 이용한 브이5.2 링크 수용장치 | |
| JPH0549077A (ja) | Ｒ点クロツク自動切り替え方式 | |
| JPH0746214A (ja) | 多重化回路 | |
| JPH04207737A (ja) | 端末アダプタ装置 | |
| Griffin | Facsimile network interface |