JPH03250949A - Ｉｓｄｎ加入者線の送信回路 - Google Patents
Ｉｓｄｎ加入者線の送信回路Info
- Publication number
- JPH03250949A JPH03250949A JP2048378A JP4837890A JPH03250949A JP H03250949 A JPH03250949 A JP H03250949A JP 2048378 A JP2048378 A JP 2048378A JP 4837890 A JP4837890 A JP 4837890A JP H03250949 A JPH03250949 A JP H03250949A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- transmission
- hdlc
- data link
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 54
- 238000012423 maintenance Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＳＤＮ（総合サービス・ディジタル網）加
入者線の送信回路に係り、と（にインターフェース構造
が２３８＋ＤのＩＳＤＮ加入者線の保守運用情報等に当
てられたｍビットの送信回路に関するものである。
入者線の送信回路に係り、と（にインターフェース構造
が２３８＋ＤのＩＳＤＮ加入者線の保守運用情報等に当
てられたｍビットの送信回路に関するものである。
従来、２３Ｂ＋Ｄのプライマリ−レイトアクセスインタ
フェースのＦビットのうち、保守運用情報等に当てられ
たｍビットの送信回路は、ｍビットで構成されるデータ
リンク上の情報が全てＨＤＬＣフレーム（ハイレベルデ
ータリンク制御手段によるフレーム）を用いて記述され
ていたため、ＨＤＬＣフレーム送信機能のみを持った送
信回路となっていた。
フェースのＦビットのうち、保守運用情報等に当てられ
たｍビットの送信回路は、ｍビットで構成されるデータ
リンク上の情報が全てＨＤＬＣフレーム（ハイレベルデ
ータリンク制御手段によるフレーム）を用いて記述され
ていたため、ＨＤＬＣフレーム送信機能のみを持った送
信回路となっていた。
上述した従来のｍビット送信回路は、Ｉ（ＤＬＣフレー
ムの送信機能しか持っていないので、例えばＢＥＬＬＣ
ＯＲＥ ＴＡ−０００７５４に示される様な２種類の
信号フォーマット、ＨＤＬＣフレームと、障害情報の伝
達等に使う１６ビット構成のフレームを使った情報の送
信が実現できないという不都合が生じていた。
ムの送信機能しか持っていないので、例えばＢＥＬＬＣ
ＯＲＥ ＴＡ−０００７５４に示される様な２種類の
信号フォーマット、ＨＤＬＣフレームと、障害情報の伝
達等に使う１６ビット構成のフレームを使った情報の送
信が実現できないという不都合が生じていた。
本発明は、かかる従来例の有する不都合を改善し、と（
にＨＤＬＣフレーム及び例えば１６ビット構成のフレー
ムを使った情報を有効に送信することのできるＩＳＤＮ
加入者線の送信回路を提供することを、その目的とする
。
にＨＤＬＣフレーム及び例えば１６ビット構成のフレー
ムを使った情報を有効に送信することのできるＩＳＤＮ
加入者線の送信回路を提供することを、その目的とする
。
本発明では、ＨＤＬＣデータをはじめ必要とするデータ
及び各種制御信号を出力するマイクロプロセッサと、こ
のマイクロプロセッサから出力されるＨＤＬＣデータを
入力し送信ＨＤＬＣフレームを作成し出力するＨＤＬＣ
フレーム出力回路と、マイクロプロセッサから出力され
る所定のデータを入力し送信１６ビット構成フレームを
作成し出力する１６ビット構成フレーム出力回路とを有
している。そして、ＨＤＬＣフレーム出力回路及び送信
１６ビット構成フレーム出力回路の各出力のいづれか一
方を必要に応じて選択し又は切替えて当該各出力を４
Ｋｂｐｓデータリンクとして送出する送出フレーム選択
回路を備える、という構成を採っている。これによって
前述した目的を達成しようとするものである。
及び各種制御信号を出力するマイクロプロセッサと、こ
のマイクロプロセッサから出力されるＨＤＬＣデータを
入力し送信ＨＤＬＣフレームを作成し出力するＨＤＬＣ
フレーム出力回路と、マイクロプロセッサから出力され
る所定のデータを入力し送信１６ビット構成フレームを
作成し出力する１６ビット構成フレーム出力回路とを有
している。そして、ＨＤＬＣフレーム出力回路及び送信
１６ビット構成フレーム出力回路の各出力のいづれか一
方を必要に応じて選択し又は切替えて当該各出力を４
Ｋｂｐｓデータリンクとして送出する送出フレーム選択
回路を備える、という構成を採っている。これによって
前述した目的を達成しようとするものである。
送出フレーム選択用セレクタで、送信ＨＤＬＣフレーム
を選択して、４ Ｋｂｐｓデータリンクへ送出している
場合、マイクロプロセッサから、送信１６ビット構成フ
レームの選択を指示する送出フレーム選択信号が出力さ
れると、次のセレクタ切替タイミング信号がきたときに
、４ Ｋｂｐｓデータリンクへ送出されるフレームが１
６ビット構成フレームに切替わる。セレクタ切替タイミ
ング信号により、送出１６ビット構成フレームが４ Ｋ
ｂｐｓデータリンクに送出されるときは必ず１６ビット
の先頭から送出を始める。
を選択して、４ Ｋｂｐｓデータリンクへ送出している
場合、マイクロプロセッサから、送信１６ビット構成フ
レームの選択を指示する送出フレーム選択信号が出力さ
れると、次のセレクタ切替タイミング信号がきたときに
、４ Ｋｂｐｓデータリンクへ送出されるフレームが１
６ビット構成フレームに切替わる。セレクタ切替タイミ
ング信号により、送出１６ビット構成フレームが４ Ｋ
ｂｐｓデータリンクに送出されるときは必ず１６ビット
の先頭から送出を始める。
一方、送出フレーム選択用セレクタで、送信１６ビット
構成フレームが４ Ｋｂｐｓデータリンクへ送出されて
いる場合、このときマイクロプロセッサから、送信ＨＤ
ＬＣフレームの選択を指示する送出フレーム選択信号が
出力されると、次のセレクタ切替タイミング信号がきた
ときに、４にｂｐｓデータリンクへ送出されるフレーム
はＨＤＬＣフレームに切替わる。この場合のセレクタ切
替タイミング信号によるＨＤＬＣフレームへの切替えは
、送出中の１６ビット構成フレームの終了を待って行な
われる。
構成フレームが４ Ｋｂｐｓデータリンクへ送出されて
いる場合、このときマイクロプロセッサから、送信ＨＤ
ＬＣフレームの選択を指示する送出フレーム選択信号が
出力されると、次のセレクタ切替タイミング信号がきた
ときに、４にｂｐｓデータリンクへ送出されるフレーム
はＨＤＬＣフレームに切替わる。この場合のセレクタ切
替タイミング信号によるＨＤＬＣフレームへの切替えは
、送出中の１６ビット構成フレームの終了を待って行な
われる。
以下、本発明の一実施例を第１図に基づいて説明する。
この実施例は、ＣＣＩＴＴ（国際電信電話諮問姿員会）
の勧告ｌシリーズに基づ（総合サービスデジタル綱（Ｉ
ＳＤＮ）に適用されるＩＳＤＮ端末を収容する加入者収
容ＩＳＤＮ交換機に本発明をした場合の例である。すな
わち、２３Ｂ＋Ｄプライマリ−レイトアクセス加入者を
収容し、ＣＣＩＴＴ勧告１．４３１に示された２３Ｂ＋
Ｄプライマリ−レイトアクセスインタフェースのＦビッ
トのうち、保守運用情報等に当てられたｍビットで構成
される４にｂｐｓデータリンクを送信する場合、ＢＥＬ
ＬＣＯＲＥ ＴＡ−０００７５４に示された２種類の
信号フォーマットに基づいて、ＨＤＬＣフレーム出力回
路と、障害情報の伝達等に使う１６ビット構成のフレー
ム出力回路とを具備し、マイクロプロセッサからの指示
により、送信フレームの種類を選択して送出するように
したものである。
の勧告ｌシリーズに基づ（総合サービスデジタル綱（Ｉ
ＳＤＮ）に適用されるＩＳＤＮ端末を収容する加入者収
容ＩＳＤＮ交換機に本発明をした場合の例である。すな
わち、２３Ｂ＋Ｄプライマリ−レイトアクセス加入者を
収容し、ＣＣＩＴＴ勧告１．４３１に示された２３Ｂ＋
Ｄプライマリ−レイトアクセスインタフェースのＦビッ
トのうち、保守運用情報等に当てられたｍビットで構成
される４にｂｐｓデータリンクを送信する場合、ＢＥＬ
ＬＣＯＲＥ ＴＡ−０００７５４に示された２種類の
信号フォーマットに基づいて、ＨＤＬＣフレーム出力回
路と、障害情報の伝達等に使う１６ビット構成のフレー
ム出力回路とを具備し、マイクロプロセッサからの指示
により、送信フレームの種類を選択して送出するように
したものである。
以下、これを更に具体的に説明すると、第１図に示す実
施例は、ＨＤＬＣデータをはじめ所定のデータ及び各種
制御信号を出力するマイクロプロセッサ１と、このマイ
クロプロセッサ１から出力されるＨＤＬＣデータＦ、を
入力し送信ＨＤＬＣフレームを作成し出力するＨＤＬＣ
フレーム出力回路２と、マイクロプロセッサエから出力
される所定のデータを入力し送信１６ビット構成フレー
ムＦ２を作成し出力する１６ビット構成フレーム出力回
路３とを有している。更に、前述したＨＤＬＣフレーム
出力回路２及び送信１６ビット構成フレーム出力回路の
各出力のいづれか一方を必要に応じて選択し又は切替え
て当該各出力Ｆ、、Ｆ２を４ ＫｂｐｓデータリンクＦ
アクして送信フレーム選択回路４を備えている。
施例は、ＨＤＬＣデータをはじめ所定のデータ及び各種
制御信号を出力するマイクロプロセッサ１と、このマイ
クロプロセッサ１から出力されるＨＤＬＣデータＦ、を
入力し送信ＨＤＬＣフレームを作成し出力するＨＤＬＣ
フレーム出力回路２と、マイクロプロセッサエから出力
される所定のデータを入力し送信１６ビット構成フレー
ムＦ２を作成し出力する１６ビット構成フレーム出力回
路３とを有している。更に、前述したＨＤＬＣフレーム
出力回路２及び送信１６ビット構成フレーム出力回路の
各出力のいづれか一方を必要に応じて選択し又は切替え
て当該各出力Ｆ、、Ｆ２を４ ＫｂｐｓデータリンクＦ
アクして送信フレーム選択回路４を備えている。
ＨＤＬＣフレーム出力回路２は、マイクロプロセッサ１
からデータバス１０，７．９を介して送られてくるＨＤ
ＬＣデータを、ＨＤＬＣフラグｒｏ１１１１１１０」で
はさんだ送信ＨＤＬＣフレームＦ、を作成する。
からデータバス１０，７．９を介して送られてくるＨＤ
ＬＣデータを、ＨＤＬＣフラグｒｏ１１１１１１０」で
はさんだ送信ＨＤＬＣフレームＦ、を作成する。
１６ビット構成フレーム出力回路３は、マイクロプロセ
ッサ１からデータバス１０，８を介して送られてくるデ
ータをｒｏｘｘｘｘｘｘｏ １１１１１１１１Ｊの送信
１６ビット構成フレームＦｔを作成する。
ッサ１からデータバス１０，８を介して送られてくるデ
ータをｒｏｘｘｘｘｘｘｏ １１１１１１１１Ｊの送信
１６ビット構成フレームＦｔを作成する。
送信ＨＤＬＣフレームＦ、と、送信１６ビット構成フレ
ームＦ２は、送出フレーム選択用セレクタ４でどちらか
一方が選択されて４ ＫｂｐｓデータリンクＦアクして
送出される。どちらを選択するかはマイクロプロセッサ
１からの送出フレーム選択信号Ｆ３３が１又選択の切替
えタイミングはセレクタ切替タイミング信号Ｆ、２がそ
れぞれ制御する。
ームＦ２は、送出フレーム選択用セレクタ４でどちらか
一方が選択されて４ ＫｂｐｓデータリンクＦアクして
送出される。どちらを選択するかはマイクロプロセッサ
１からの送出フレーム選択信号Ｆ３３が１又選択の切替
えタイミングはセレクタ切替タイミング信号Ｆ、２がそ
れぞれ制御する。
符号Ｆ、ｌは、送信用クロック信号を示す。
次に、上記実施例の作用について説明する。
いま、例えば、送出フレーム選択用セレクタ４で、送信
！１ＤＬＣフレームＦ１を選択して、４Ｋｂｐｓデータ
リンクＦ３へ送出しているとする。このとき、マイクロ
プロセッサ１から、送信１６ビット構成フレームＦ２の
選択を指示する送出フレーム選択信号Ｆ’ｓｓを出すと
、つぎのセレクタ切替タイミング信号Ｆｓ＊がきたとき
に、４ Ｋｂｐｓデータリンク１３へ送出されるフレー
ムが１６ビット構成フレームＦ２に切替わる。この場合
、セレクタ切替タイミング信号Ｆ３□により、送出１６
ビット構成フレームＦ、が４ ）［ｂｐｓデータリンク
１３に送出されるときは、必ず１６ビットの先頭から送
出を始める。
！１ＤＬＣフレームＦ１を選択して、４Ｋｂｐｓデータ
リンクＦ３へ送出しているとする。このとき、マイクロ
プロセッサ１から、送信１６ビット構成フレームＦ２の
選択を指示する送出フレーム選択信号Ｆ’ｓｓを出すと
、つぎのセレクタ切替タイミング信号Ｆｓ＊がきたとき
に、４ Ｋｂｐｓデータリンク１３へ送出されるフレー
ムが１６ビット構成フレームＦ２に切替わる。この場合
、セレクタ切替タイミング信号Ｆ３□により、送出１６
ビット構成フレームＦ、が４ ）［ｂｐｓデータリンク
１３に送出されるときは、必ず１６ビットの先頭から送
出を始める。
逆に送出フレーム選択用セレクタ４で、送信１６ビット
構成フレームＦ２を選択して、４ Ｋｂｐｓデータリン
ク１３へ送出しているとする。このとき、マイクロプロ
セッサ１から、送信ＨＤＬＣフレームＦ、の選択を指示
する送出フレーム選択信号Ｆ３３を出すと、次のセレク
タ切替タイミング信号Ｆ、２がきたときに、４ Ｋｂｐ
ｓデータリンク１３へ送出されるフレームが、ＨＤＬＣ
フレームＦ、に切替わる。セレクタ切替タイミング信号
ＦＳ２により、ＨＤＬＣフレームＦ、への切替えは、送
出中の１６ビット構成フレームＦ２の終了を待って行な
われる。
構成フレームＦ２を選択して、４ Ｋｂｐｓデータリン
ク１３へ送出しているとする。このとき、マイクロプロ
セッサ１から、送信ＨＤＬＣフレームＦ、の選択を指示
する送出フレーム選択信号Ｆ３３を出すと、次のセレク
タ切替タイミング信号Ｆ、２がきたときに、４ Ｋｂｐ
ｓデータリンク１３へ送出されるフレームが、ＨＤＬＣ
フレームＦ、に切替わる。セレクタ切替タイミング信号
ＦＳ２により、ＨＤＬＣフレームＦ、への切替えは、送
出中の１６ビット構成フレームＦ２の終了を待って行な
われる。
このように、本実施例にあっては、４にｂｐｓｐ−デー
タリンク上１６ビット構成フレームは必ず１６ビット単
位に送出することができるようになっている。
タリンク上１６ビット構成フレームは必ず１６ビット単
位に送出することができるようになっている。
以上のように、本実施例によると、マイクロプロセッサ
と送出フレーム選択回路とが有効に機能して、従来より
困難とされていたＨＤＬＣフレームと障害情報の伝達等
に使う１６ビット構成フレームとの各情報を有効に送信
することができるという従来にない優れたＩＳＤＮ加入
者線の送信回路を提供することができる。
と送出フレーム選択回路とが有効に機能して、従来より
困難とされていたＨＤＬＣフレームと障害情報の伝達等
に使う１６ビット構成フレームとの各情報を有効に送信
することができるという従来にない優れたＩＳＤＮ加入
者線の送信回路を提供することができる。
第１図は本発明の一実施例を示すブロフク図である。
１・・・マイクロプロセッサ、２・・・ＨＤＬＣフレー
ム出力回路、３・・弓６ビット構成フレーム出力回路、
４・・・送信フレーム選択回路、１３・・・４ Ｋｂｐ
ｓデータリンク、Ｆ、・・・送信ＨＤＬＣフレーム、Ｆ
２・・・送信１６ビット構成フレーム、Ｆｉｌ・・・送
信用クロアク信号、ＦＳＸ・・・セレクタ切替タイミン
グ信号、Ｆｉｌ３・・・送出フレーム選択信号。
ム出力回路、３・・弓６ビット構成フレーム出力回路、
４・・・送信フレーム選択回路、１３・・・４ Ｋｂｐ
ｓデータリンク、Ｆ、・・・送信ＨＤＬＣフレーム、Ｆ
２・・・送信１６ビット構成フレーム、Ｆｉｌ・・・送
信用クロアク信号、ＦＳＸ・・・セレクタ切替タイミン
グ信号、Ｆｉｌ３・・・送出フレーム選択信号。
Claims (1)
- （１）、ＨＤＬＣデータをはじめ必要とするデータ及び
各種制御信号を出力するマイクロプロセッサと、このマ
イクロプロセッサから出力されるＨＤＬＣデータを入力
し送信ＨＤＬＣフレームを作成し出力するＨＤＬＣフレ
ーム出力回路と、前記マイクロプロセッサから出力され
る所定のデータを入力し送信１６ビット構成フレームを
作成し出力する１６ビット構成フレーム出力回路とを有
し、前記ＨＤＬＣフレーム出力回路及び送信１６ビット
構成フレーム出力回路の各出力のいづれか一方を必要に
応じて選択し又は切替えて当該各出力を４Ｋｂｐｓデー
タリンクとして送出する送出フレーム選択回路を備えた
ことを特徴とするＩＳＤＮ加入者線の送信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048378A JP2556163B2 (ja) | 1990-02-28 | 1990-02-28 | Ｉｓｄｎ加入者線の送信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048378A JP2556163B2 (ja) | 1990-02-28 | 1990-02-28 | Ｉｓｄｎ加入者線の送信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03250949A true JPH03250949A (ja) | 1991-11-08 |
| JP2556163B2 JP2556163B2 (ja) | 1996-11-20 |
Family
ID=12801662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2048378A Expired - Lifetime JP2556163B2 (ja) | 1990-02-28 | 1990-02-28 | Ｉｓｄｎ加入者線の送信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2556163B2 (ja) |
-
1990
- 1990-02-28 JP JP2048378A patent/JP2556163B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2556163B2 (ja) | 1996-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1228146A (en) | Multimode data communication system | |
| JPS60240260A (ja) | 電話通信方式 | |
| US4890279A (en) | Multiplexer and computer network using the same | |
| EP0158673B1 (en) | Plural communication channel protocol support systems | |
| JPH01162454A (ja) | サブレート交換方式 | |
| JPH03250949A (ja) | Ｉｓｄｎ加入者線の送信回路 | |
| JPH11239242A (ja) | 複合器 | |
| JPH11127146A (ja) | 伝送速度切替ｔａｐ装置 | |
| KR0176409B1 (ko) | 전전자 교환기의 시험 및 유지보수 장치 | |
| CA2018698C (en) | Private branch exchange system with attendant console | |
| KR950002754B1 (ko) | 디지탈 다기능 전화기 인터페이스 회로 | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| KR920001884B1 (ko) | 데이타 조정 프로토콜 회로 및 데이타 통신 인터페이스 회로 | |
| JPS61131942A (ja) | プロトコルコンバ−タ | |
| JPS5888993A (ja) | 複合通信網における情報伝送方式 | |
| KR950013269A (ko) | 영상전화기에 있어서 데이타 채널 제어방법 및 회로 | |
| JPS633532A (ja) | 受信タイミング回路 | |
| JPH0323750A (ja) | 障害検出方式 | |
| KR930018920A (ko) | 팩시밀리에 있어서 종합정보 통신망 및 회선 교환통신망 접속회로 및 방법 | |
| JPH02298148A (ja) | Ｉｓｄｎ交換機 | |
| JPH01297956A (ja) | メッセージ伝達方式 | |
| Venkataraman | Design of a Central Office for an ISDN System | |
| JPH04351047A (ja) | 光端局装置 | |
| JPH1013804A (ja) | 多地点テレビ会議システム | |
| JPH0716186B2 (ja) | 統計的多重装置 |