JP2546183B2 - Ａｔｍ通信装置のｒａｍチェック方法と装置 - Google Patents
Ａｔｍ通信装置のｒａｍチェック方法と装置Info
- Publication number
- JP2546183B2 JP2546183B2 JP11076994A JP11076994A JP2546183B2 JP 2546183 B2 JP2546183 B2 JP 2546183B2 JP 11076994 A JP11076994 A JP 11076994A JP 11076994 A JP11076994 A JP 11076994A JP 2546183 B2 JP2546183 B2 JP 2546183B2
- Authority
- JP
- Japan
- Prior art keywords
- ram
- address
- atm communication
- check
- empty cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭ通信装置、特に
有効セルの到着間隔が保証されないＡＴＭ通信装置のＲ
ＡＭチェック方式に関する。
有効セルの到着間隔が保証されないＡＴＭ通信装置のＲ
ＡＭチェック方式に関する。
【０００２】
【従来の技術】従来のＡＴＭ通信装置におけるＲＡＭチ
ェックは、データの到着時にデータに対応するＲＡＭア
ドレスをアクセスし、ＲＡＭチェックを行う方式をとっ
ている。
ェックは、データの到着時にデータに対応するＲＡＭア
ドレスをアクセスし、ＲＡＭチェックを行う方式をとっ
ている。
【０００３】
【発明が解決しようとする課題】上述したように従来の
ＡＴＭ通信装置におけるＲＡＭチェック方式は、図２に
示すように、ＲＡＭチェック部２５によりエラー検出
し、警報信号出力部２６から保護無しでアラームする
と、特に高速動作中のＡＴＭ通信装置にあっては、この
アラームが誤動作によるものか、本当のＲＡＭのビット
故障なのか判断できず、データの到着時にデータ値に対
応するＲＡＭアドレスをアクセスしてＲＡＭチェックを
行うために、ＡＴＭ通信装置ではＲＡＭアドレスに対応
する値のセルが到着しない場合にはＲＡＭチェックが行
えないという問題があり、保護を連続性によってとる場
合には時間間隔があきすぎる可能性があり、一定時間内
のエラー数によってとる場合には、チェックのアクセス
頻度が低すぎて故障検出されない可能性がある。
ＡＴＭ通信装置におけるＲＡＭチェック方式は、図２に
示すように、ＲＡＭチェック部２５によりエラー検出
し、警報信号出力部２６から保護無しでアラームする
と、特に高速動作中のＡＴＭ通信装置にあっては、この
アラームが誤動作によるものか、本当のＲＡＭのビット
故障なのか判断できず、データの到着時にデータ値に対
応するＲＡＭアドレスをアクセスしてＲＡＭチェックを
行うために、ＡＴＭ通信装置ではＲＡＭアドレスに対応
する値のセルが到着しない場合にはＲＡＭチェックが行
えないという問題があり、保護を連続性によってとる場
合には時間間隔があきすぎる可能性があり、一定時間内
のエラー数によってとる場合には、チェックのアクセス
頻度が低すぎて故障検出されない可能性がある。
【０００４】本発明の目的は、セルのスイッチングにお
ける空きセルタイミングを利用してエラー検出されたＲ
ＡＭをその間に再チェックし、更に、順次ＲＡＭアドレ
スを巡回してＲＡＭチェックする方法と装置を提供する
ことである。
ける空きセルタイミングを利用してエラー検出されたＲ
ＡＭをその間に再チェックし、更に、順次ＲＡＭアドレ
スを巡回してＲＡＭチェックする方法と装置を提供する
ことである。
【０００５】
【課題を解決するための手段】本発明のＡＴＭ通信装置
のＲＡＭチェック方法は、ＡＴＭ通信装置におけるセル
のスイッチングを制御するＲＡＭの出力信号をチェック
してエラー検出と警報信号を送出するＡＴＭ通信装置の
ＲＡＭチェック方法において、前記ＲＡＭの出力信号を
チェックしてエラー検出されたＲＡＭアドレスを記憶す
るステップと、常時空きセル検出を行うことによって検
出された空きセルタイミングを利用して、前記記憶され
たＲＡＭアドレスを読み出し再チェックするステップ
と、前記ＲＡＭアドレスの再チェックの結果が正常であ
った場合には、該ＲＡＭアドレスを記憶から削除するス
テップと、前記記憶されたＲＡＭアドレスが無い場合に
は、空きセルタイミングを利用して、アドレス巡回でＲ
ＡＭのチェックを行うステップと、前記記憶され保持さ
れたＲＡＭアドレス数がある値を越えた場合には、その
ＲＡＭを故障と判断するステップを有する。
のＲＡＭチェック方法は、ＡＴＭ通信装置におけるセル
のスイッチングを制御するＲＡＭの出力信号をチェック
してエラー検出と警報信号を送出するＡＴＭ通信装置の
ＲＡＭチェック方法において、前記ＲＡＭの出力信号を
チェックしてエラー検出されたＲＡＭアドレスを記憶す
るステップと、常時空きセル検出を行うことによって検
出された空きセルタイミングを利用して、前記記憶され
たＲＡＭアドレスを読み出し再チェックするステップ
と、前記ＲＡＭアドレスの再チェックの結果が正常であ
った場合には、該ＲＡＭアドレスを記憶から削除するス
テップと、前記記憶されたＲＡＭアドレスが無い場合に
は、空きセルタイミングを利用して、アドレス巡回でＲ
ＡＭのチェックを行うステップと、前記記憶され保持さ
れたＲＡＭアドレス数がある値を越えた場合には、その
ＲＡＭを故障と判断するステップを有する。
【０００６】また、本発明のＡＴＭ通信装置のＲＡＭチ
ェック装置は、ＡＴＭ通信装置におけるセルのスイッチ
ングを制御するＲＡＭ部をチェックするＲＡＭチェック
装置において、前記ＲＡＭチェック部でエラー検出され
たＲＡＭアドレスを記憶しておく手段と、常時空きセル
検出を行うことによって検出された空きセルタイミング
を利用して、前記ＲＡＭアドレス記憶部に記憶されてい
るＲＡＭアドレスの出力の再チェックを行う手段と、前
記ＲＡＭアドレス記憶部に記憶されているＲＡＭアドレ
スの出力の再チェックの結果が正常であった場合には、
ＲＡＭアドレス記憶部から正常が確認されたＲＡＭアド
レスを削除する手段と、前記ＲＡＭアドレス記憶部に保
持されているアドレスが無い場合には、空きセルタイミ
ングを利用して、アドレス巡回でＲＡＭのチェックを行
う手段と、前記アドレス記憶部で保持しているアドレス
数がある値を越えた場合には、そのＲＡＭは故障と判断
する手段を有する。
ェック装置は、ＡＴＭ通信装置におけるセルのスイッチ
ングを制御するＲＡＭ部をチェックするＲＡＭチェック
装置において、前記ＲＡＭチェック部でエラー検出され
たＲＡＭアドレスを記憶しておく手段と、常時空きセル
検出を行うことによって検出された空きセルタイミング
を利用して、前記ＲＡＭアドレス記憶部に記憶されてい
るＲＡＭアドレスの出力の再チェックを行う手段と、前
記ＲＡＭアドレス記憶部に記憶されているＲＡＭアドレ
スの出力の再チェックの結果が正常であった場合には、
ＲＡＭアドレス記憶部から正常が確認されたＲＡＭアド
レスを削除する手段と、前記ＲＡＭアドレス記憶部に保
持されているアドレスが無い場合には、空きセルタイミ
ングを利用して、アドレス巡回でＲＡＭのチェックを行
う手段と、前記アドレス記憶部で保持しているアドレス
数がある値を越えた場合には、そのＲＡＭは故障と判断
する手段を有する。
【０００７】
【作用】本発明のＡＴＭ通信装置のＲＡＭチェック方法
は、常時空きセル検出を行い、検出された空きセルタイ
ミングを利用して、アドレス巡回でＲＡＭをチェック
し、エラー検出されたＲＡＭアドレスを記憶して、空き
セルタイミングで再チェックを行う。再チェックのＲＡ
Ｍアドレスが正常であれば、記憶からそのＲＡＭアドレ
スを削除する。
は、常時空きセル検出を行い、検出された空きセルタイ
ミングを利用して、アドレス巡回でＲＡＭをチェック
し、エラー検出されたＲＡＭアドレスを記憶して、空き
セルタイミングで再チェックを行う。再チェックのＲＡ
Ｍアドレスが正常であれば、記憶からそのＲＡＭアドレ
スを削除する。
【０００８】記憶されているアドレスが無くなれば、空
きセルタイミングを利用して、アドレス巡回で、ＲＡＭ
のチェックが続けられる。記憶・保持されたアドレス数
がある値を越えた時にはそのＲＡＭは故障と判断され
る。
きセルタイミングを利用して、アドレス巡回で、ＲＡＭ
のチェックが続けられる。記憶・保持されたアドレス数
がある値を越えた時にはそのＲＡＭは故障と判断され
る。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の構成図である。図１にお
いて、セルのスイッチング制御部の一部として、その一
部は、図２と同じく、セル入力部１と、セル出力部２
と、ＲＡＭ部３と、制御部４と、ＲＡＭチェック部５
と、スイッチング制御信号出力部９とを有し、この他、
本発明に必要とするアドレスラッチ部６と、エラー検出
されたＲＡＭアドレス記憶部７と、空きセル検出部８
と、スイッチング制御信号出力制御部１０とを有する。
アドレスラッチ部６と、ＲＡＭアドレス記憶部７と、空
きセル検出部８とはアラームの誤検出、未検出を防ぐた
めに一度エラー検出されたＲＡＭアドレスの示す出力を
再チェックするために必要な手段であり、スイッチング
制御信号出力制御部１０は再チェック時に他への影響を
与えないようにＲＡＭ出力を制御するための手段であ
る。
る。図１は本発明の一実施例の構成図である。図１にお
いて、セルのスイッチング制御部の一部として、その一
部は、図２と同じく、セル入力部１と、セル出力部２
と、ＲＡＭ部３と、制御部４と、ＲＡＭチェック部５
と、スイッチング制御信号出力部９とを有し、この他、
本発明に必要とするアドレスラッチ部６と、エラー検出
されたＲＡＭアドレス記憶部７と、空きセル検出部８
と、スイッチング制御信号出力制御部１０とを有する。
アドレスラッチ部６と、ＲＡＭアドレス記憶部７と、空
きセル検出部８とはアラームの誤検出、未検出を防ぐた
めに一度エラー検出されたＲＡＭアドレスの示す出力を
再チェックするために必要な手段であり、スイッチング
制御信号出力制御部１０は再チェック時に他への影響を
与えないようにＲＡＭ出力を制御するための手段であ
る。
【００１０】セルはセル入力部１から入力され、セル出
力部２より出力される。制御部４はセルの値によってＲ
ＡＭ部３への書き込み制御および読み出し制御を行い、
ＲＡＭの出力はスイッチング制御信号としてスイッチン
グ制御信号出力部９より出力される。ＲＡＭチェック部
５はＲＡＭ出力時にＲＡＭチェックを行う。アドレスラ
ッチ部６は制御部４よりＲＡＭの書き込みアドレスまた
は読み出しアドレスをうけて一時記憶しておき、ＲＡＭ
チェック部５で誤りを検出した場合にはエラー検出され
たＲＡＭアドレス記憶部７にそのエラー検出されたアド
レスを通知し、エラー検出されたＲＡＭアドレス記憶部
７は情報として蓄えておく。空きセル検出部８は常時空
きセル検出を行い、空きセルを検出すると制御部４に通
知する。制御部４は検出された空きセルタイミングを利
用して、エラー検出されたＲＡＭアドレス記憶部７に記
憶されているＲＡＭアドレスがある場合には、記憶され
ているＲＡＭアドレスのチェックを行うために、記憶さ
れているＲＡＭアドレスへのアクセス制御を行い、ＲＡ
Ｍチェック部５でチェックを行う。この時、制御部４は
ＲＡＭ出力がＲＡＭチェックのための信号であることを
知っているので、スイッチング制御信号出力部１０へ出
力の非許可を通知し、ＲＡＭチェックのためのＲＡＭ出
力信号がスイッチング制御信号出力部９から出力される
ことを防ぐ。また、ＲＡＭチェック部５はチェックの結
果を制御部４に通知し、制御部４は再チェックの結果が
正常であった場合にはエラー検出されたＲＡＭアドレス
記憶部７で保持しているアドレス情報から正常が確認さ
れたアドレスを削除する。
力部２より出力される。制御部４はセルの値によってＲ
ＡＭ部３への書き込み制御および読み出し制御を行い、
ＲＡＭの出力はスイッチング制御信号としてスイッチン
グ制御信号出力部９より出力される。ＲＡＭチェック部
５はＲＡＭ出力時にＲＡＭチェックを行う。アドレスラ
ッチ部６は制御部４よりＲＡＭの書き込みアドレスまた
は読み出しアドレスをうけて一時記憶しておき、ＲＡＭ
チェック部５で誤りを検出した場合にはエラー検出され
たＲＡＭアドレス記憶部７にそのエラー検出されたアド
レスを通知し、エラー検出されたＲＡＭアドレス記憶部
７は情報として蓄えておく。空きセル検出部８は常時空
きセル検出を行い、空きセルを検出すると制御部４に通
知する。制御部４は検出された空きセルタイミングを利
用して、エラー検出されたＲＡＭアドレス記憶部７に記
憶されているＲＡＭアドレスがある場合には、記憶され
ているＲＡＭアドレスのチェックを行うために、記憶さ
れているＲＡＭアドレスへのアクセス制御を行い、ＲＡ
Ｍチェック部５でチェックを行う。この時、制御部４は
ＲＡＭ出力がＲＡＭチェックのための信号であることを
知っているので、スイッチング制御信号出力部１０へ出
力の非許可を通知し、ＲＡＭチェックのためのＲＡＭ出
力信号がスイッチング制御信号出力部９から出力される
ことを防ぐ。また、ＲＡＭチェック部５はチェックの結
果を制御部４に通知し、制御部４は再チェックの結果が
正常であった場合にはエラー検出されたＲＡＭアドレス
記憶部７で保持しているアドレス情報から正常が確認さ
れたアドレスを削除する。
【００１１】ＲＡＭアドレス記憶部に保持されているア
ドレスが無い場合には、同様に制御部４がＲＡＭアクセ
スを制御することで、アドレス巡回でＲＡＭのチェック
を行う。逆にアドレス記憶部で保持しているアドレス数
があるしきい値を越えている場合にはエラー検出された
ＲＡＭアドレス記憶部７が通知し、そのＲＡＭは故障と
判断される。
ドレスが無い場合には、同様に制御部４がＲＡＭアクセ
スを制御することで、アドレス巡回でＲＡＭのチェック
を行う。逆にアドレス記憶部で保持しているアドレス数
があるしきい値を越えている場合にはエラー検出された
ＲＡＭアドレス記憶部７が通知し、そのＲＡＭは故障と
判断される。
【００１２】
【発明の効果】以上説明したように本発明の方法と装置
は、一度エラー検出されたＲＡＭアドレスを記憶してお
く手段と空きセルのタイミングを利用して、積極的にチ
ェックを行うことにより、アクセス頻度が予想不可能な
ＡＴＭ通信装置のセルのスイッチングを制御するＲＡＭ
のチェックの信頼度向上が可能となる。
は、一度エラー検出されたＲＡＭアドレスを記憶してお
く手段と空きセルのタイミングを利用して、積極的にチ
ェックを行うことにより、アクセス頻度が予想不可能な
ＡＴＭ通信装置のセルのスイッチングを制御するＲＡＭ
のチェックの信頼度向上が可能となる。
【図１】本発明の一実施例の構成図である。
【図２】従来の一実施例の構成図である。
１ セル入力部 ２ セル出力部 ３ ＲＡＭ部 ４ 制御部 ５ ＲＡＭチェック部 ６ アドレスラッチ部 ７ アドレス記憶部 ８ 空きセル検出部 ９ スイッチング制御信号出力部 １０ スイッチング制御信号出力制御部
Claims (2)
- 【請求項１】 ＡＴＭ通信装置におけるセルのスイッチ
ングを制御するＲＡＭの出力信号をチェックしてエラー
検出と警報信号を送出するＡＴＭ通信装置のＲＡＭチェ
ック方法において、 前記ＲＡＭの出力信号をチェックしてエラー検出された
ＲＡＭアドレスを記憶するステップと、 常時空きセル検出を行うことによって検出された空きセ
ルタイミングを利用して、前記記憶されたＲＡＭアドレ
スを読み出し再チェックするステップと、 前記ＲＡＭアドレスの再チェックの結果が正常であった
場合には、該ＲＡＭアドレスを記憶から削除するステッ
プと、 前記記憶されたＲＡＭアドレスが無い場合には、空きセ
ルタイミングを利用して、アドレス巡回でＲＡＭのチェ
ックを行うステップと、 前記記憶され保持されたＲＡＭアドレス数がある値を越
えた場合には、そのＲＡＭを故障と判断するステップを
有することを特徴とするＡＴＭ通信装置のＲＡＭチェッ
ク方法。 - 【請求項２】 ＡＴＭ通信装置におけるセルのスイッチ
ングを制御するＲＡＭ部をチェックするＲＡＭチェック
装置において、 前記ＲＡＭチェック部でエラー検出されたＲＡＭアドレ
スを記憶しておく手段と、 常時空きセル検出を行うことによって検出された空きセ
ルタイミングを利用して、前記ＲＡＭアドレス記憶部に
記憶されているＲＡＭアドレスの出力の再チェックを行
う手段と、 前記ＲＡＭアドレス記憶部に記憶されているＲＡＭアド
レスの出力の再チェックの結果が正常であった場合に
は、ＲＡＭアドレス記憶部から正常が確認されたＲＡＭ
アドレスを削除する手段と、 前記ＲＡＭアドレス記憶部に保持されているアドレスが
無い場合には、空きセルタイミングを利用して、アドレ
ス巡回でＲＡＭのチェックを行う手段と、 前記アドレス記憶部で保持しているアドレス数がある値
を越えた場合には、そのＲＡＭは故障と判断する手段を
有することを特徴とするＡＴＭ通信装置のＲＡＭチェッ
ク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11076994A JP2546183B2 (ja) | 1994-05-25 | 1994-05-25 | Ａｔｍ通信装置のｒａｍチェック方法と装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11076994A JP2546183B2 (ja) | 1994-05-25 | 1994-05-25 | Ａｔｍ通信装置のｒａｍチェック方法と装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321805A JPH07321805A (ja) | 1995-12-08 |
| JP2546183B2 true JP2546183B2 (ja) | 1996-10-23 |
Family
ID=14544124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11076994A Expired - Fee Related JP2546183B2 (ja) | 1994-05-25 | 1994-05-25 | Ａｔｍ通信装置のｒａｍチェック方法と装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546183B2 (ja) |
-
1994
- 1994-05-25 JP JP11076994A patent/JP2546183B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07321805A (ja) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040120173A1 (en) | Error detection and correction in a CAM | |
| JPS59162700A (ja) | ダイナミツクメモリを有するコンピユ−タシステム | |
| US3986169A (en) | Device protection method and apparatus | |
| WO1998012623A1 (en) | Single port first-in-first-out (fifo) storage device having over-write protection and diagnostic capabilities | |
| JP3222083B2 (ja) | 共有メモリ制御装置 | |
| JP2546183B2 (ja) | Ａｔｍ通信装置のｒａｍチェック方法と装置 | |
| KR100194634B1 (ko) | 선입선출에서 읽기-쓰기 포인터의 오류검출 및 자동복구장치 | |
| JPH07321795A (ja) | バッファアドレス管理方法 | |
| JPS59207098A (ja) | 情報処理装置 | |
| JP2759824B2 (ja) | データ記憶装置のアドレス誤り検出方法 | |
| KR910006990A (ko) | 반도체기억장치 | |
| JP3130796B2 (ja) | 制御記憶装置 | |
| KR100380601B1 (ko) | 아이피씨용 에프아이에프오의 번지 관리 시스템 및 방법 | |
| SU918975A1 (ru) | Устройство дл контрол блоков пам ти | |
| JPH0322060A (ja) | メモリエラー検出制御方式 | |
| JPS63303448A (ja) | デ−タ記憶回路 | |
| JPH04243446A (ja) | キャッシュ登録制御装置 | |
| JPH08305636A (ja) | メモリ装置 | |
| JPH0367346A (ja) | アドレス制御回路 | |
| JPS62205456A (ja) | 記憶装置 | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| JPS6220047A (ja) | 記憶素子 | |
| JPS6220046A (ja) | 記憶素子 | |
| JPH0358217A (ja) | 電子ディスクサブシステム | |
| JPH01194035A (ja) | 情報処理装置のアドレスパリティチェック方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |