JP2545950B2 - Ｇｐｉｂ制御装置 - Google Patents
Ｇｐｉｂ制御装置Info
- Publication number
- JP2545950B2 JP2545950B2 JP63237906A JP23790688A JP2545950B2 JP 2545950 B2 JP2545950 B2 JP 2545950B2 JP 63237906 A JP63237906 A JP 63237906A JP 23790688 A JP23790688 A JP 23790688A JP 2545950 B2 JP2545950 B2 JP 2545950B2
- Authority
- JP
- Japan
- Prior art keywords
- gpib
- controller
- connection
- disconnection
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はIEEE Std 488-1978で規定された汎用インタ
ーフェースバス（GPIB）の制御装置に関する。
ーフェースバス（GPIB）の制御装置に関する。
（従来の技術） 汎用インターフェースバス（以後、GPIBと称する。）
は汎用のバスであり、１本のバス上に複数の装置が接続
され、うち１台がコントローラとなってバスを制御する
ものである。一般に、GPIBに接続される装置はトーカお
よびリスナの機能をもち、コントローラの制御のもとで
トーカとして指定された１台の装置からリスナとして指
定された１台以上の装置へ３線ハンドシェイクによりデ
ータ転送が行われている。
は汎用のバスであり、１本のバス上に複数の装置が接続
され、うち１台がコントローラとなってバスを制御する
ものである。一般に、GPIBに接続される装置はトーカお
よびリスナの機能をもち、コントローラの制御のもとで
トーカとして指定された１台の装置からリスナとして指
定された１台以上の装置へ３線ハンドシェイクによりデ
ータ転送が行われている。
（発明が解決しようとする課題） 上述した従来のGPIBでは、すべての装置が１本のバス
に接続されているため、一時的にはトーカとなる１台の
装置からリスナとなるｎ台の装置へデータが転送される
のみである。そのため、それ以外の装置間でデータ転送
の必要性が生じても、現在、実行されているデータの転
送が終了するまで待たされることになる。
に接続されているため、一時的にはトーカとなる１台の
装置からリスナとなるｎ台の装置へデータが転送される
のみである。そのため、それ以外の装置間でデータ転送
の必要性が生じても、現在、実行されているデータの転
送が終了するまで待たされることになる。
従って、高い処理速度が要求されるようなシステムで
は、バスネックのために所望の処理能力が得られない場
合があるという欠点がある。
は、バスネックのために所望の処理能力が得られない場
合があるという欠点がある。
本発明の目的は、トーカ／リスナとして動作する第１
のGPIB制御部を備えてシステムのコントローラから送出
されるコマンドに従って接続／切離しを制御するととも
に、GPIBが接続されている状態では機能を停止し、切離
されている状態ではコントローラとして動作する第２の
GPIB制御部を備えることによって上記欠点を除去し、処
理能力の低下することがないように構成したGPIB制御装
置を提供することにある。
のGPIB制御部を備えてシステムのコントローラから送出
されるコマンドに従って接続／切離しを制御するととも
に、GPIBが接続されている状態では機能を停止し、切離
されている状態ではコントローラとして動作する第２の
GPIB制御部を備えることによって上記欠点を除去し、処
理能力の低下することがないように構成したGPIB制御装
置を提供することにある。
（課題を解決するための手段） 本発明によるGPIB制御装置は第１および第２のGPIB制
御部と、GPIB接続／切離し部とを具備して構成したもの
である。
御部と、GPIB接続／切離し部とを具備して構成したもの
である。
第１のGPIB制御部はトーカ／リスナとして動作し、シ
ステムコントローラからのコマンドにより直列接続され
た一対のGPIBの接続／切離しを制御するためのものであ
る。
ステムコントローラからのコマンドにより直列接続され
た一対のGPIBの接続／切離しを制御するためのものであ
る。
第２のGPIB制御部は、第１のGPIB制御部より制御さ
れ、上記一対のGPIBが接続されている状態では機能を停
止し、上記一対のGPIBが切離されている状態ではコント
ローラとして動作するためのものである。
れ、上記一対のGPIBが接続されている状態では機能を停
止し、上記一対のGPIBが切離されている状態ではコント
ローラとして動作するためのものである。
GPIB接続／切離し部は、第１および第２のGPIB制御部
の制御の下で、上記一対のGPIBの接続／切離しを実行す
るためのものである。
の制御の下で、上記一対のGPIBの接続／切離しを実行す
るためのものである。
（実施例） 次に、本発明について図面を参照して説明する。
第１図は、本発明によるGPIB制御装置の一実施例を示
すブロック図である。
すブロック図である。
第１図において、11は第１のGPIB制御部、12は第２の
GPIB制御部、13はGPIB接続／切離し部、14,15はそれぞ
れGPIBである。
GPIB制御部、13はGPIB接続／切離し部、14,15はそれぞ
れGPIBである。
第１図のGPIB接続／切離し部13はGPIB14,15間を物理
的に接続／切離し機能を有し、バスを接続している状態
では第２のGPIB制御部12は動作を停止し、第１のGPIB制
御部11がGPIB4側のコントローラのもとに動作する。
的に接続／切離し機能を有し、バスを接続している状態
では第２のGPIB制御部12は動作を停止し、第１のGPIB制
御部11がGPIB4側のコントローラのもとに動作する。
コントローラよりバス切離しコマンドを受けると、GP
IB14,15間を切離し、第２のGPIB制御部12に対してコン
トローラとしての動作を行うように指示する。再び、第
２のGPIB制御部12がバス接続コマンドを受取ると、第２
のGPIB制御部12の動作を停止させた後、GPIB接続／切離
し部13を制御してGPIBの切離しを行う。
IB14,15間を切離し、第２のGPIB制御部12に対してコン
トローラとしての動作を行うように指示する。再び、第
２のGPIB制御部12がバス接続コマンドを受取ると、第２
のGPIB制御部12の動作を停止させた後、GPIB接続／切離
し部13を制御してGPIBの切離しを行う。
第２図は、第１図のGPIB制御装置の接続されたシステ
ム例を示すブロック図である。第２図において、21は上
述したコントローラ機能の付加された装置、22はGPIB制
御装置、23〜27はそれぞれ上述したコントローラ機能の
ない装置、28,29はそれぞれGPIBである。
ム例を示すブロック図である。第２図において、21は上
述したコントローラ機能の付加された装置、22はGPIB制
御装置、23〜27はそれぞれ上述したコントローラ機能の
ない装置、28,29はそれぞれGPIBである。
第２図において、例えば装置23〜25の間、および装置
26,27の間のデータ転送頻度が高く、装置23〜25と装置2
6,27との間のデータ転送頻度が低いようなシステムであ
るとする。このようなシステムでは、GPIB28,29を切離
した状態でGPIB28内のデータ転送と、GPIB29内のデータ
転送とを独立に動作させ、GPIB28側の装置と、GPIB29側
の装置との間でデータ転送の必要性が生じたときに限っ
てGPIB28,29を接続し、データ転送を行うことによりシ
ステムの処理能力を向上させることができる。
26,27の間のデータ転送頻度が高く、装置23〜25と装置2
6,27との間のデータ転送頻度が低いようなシステムであ
るとする。このようなシステムでは、GPIB28,29を切離
した状態でGPIB28内のデータ転送と、GPIB29内のデータ
転送とを独立に動作させ、GPIB28側の装置と、GPIB29側
の装置との間でデータ転送の必要性が生じたときに限っ
てGPIB28,29を接続し、データ転送を行うことによりシ
ステムの処理能力を向上させることができる。
（発明の効果） 以上説明したように本発明は、GPIBにバスの切離し／
接続の機能をもった装置を付加することにより、局所的
なデータ転送を独立に行うことができるので、システム
処理能力を向上できるという効果がある。
接続の機能をもった装置を付加することにより、局所的
なデータ転送を独立に行うことができるので、システム
処理能力を向上できるという効果がある。
第１図は、本発明によるGPIB制御装置の一実施例を示す
ブロック図である。 第２図は、第１図のGPIB制御装置の接続されたシステム
例を示すブロック図である。 11,12……GPIB制御部 13……GPIB接続／切離し部 14,15,28,29……GPIB 21〜27……装置
ブロック図である。 第２図は、第１図のGPIB制御装置の接続されたシステム
例を示すブロック図である。 11,12……GPIB制御部 13……GPIB接続／切離し部 14,15,28,29……GPIB 21〜27……装置
Claims (1)
- 【請求項１】トーカ／リスナとして動作し、システムコ
ントローラからのコマンドにより直列接続された一対の
GPIBの接続／切離しを制御するための第１のGPIB制御部
と、前記第１のGPIB制御部より制御され前記一対のGPIB
が接続されている状態では機能を停止し、前記一対のGP
IBが切離されている状態ではコントローラとして動作す
るための第２のGPIB制御部と、前記第１および第２のGP
IB制御部の制御の下で前記一対のGPIBの接続／切離しを
実行するためのGPIB接続／切離し部とを具備して構成し
たことを特徴とするGPIB制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237906A JP2545950B2 (ja) | 1988-09-22 | 1988-09-22 | Ｇｐｉｂ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237906A JP2545950B2 (ja) | 1988-09-22 | 1988-09-22 | Ｇｐｉｂ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0285949A JPH0285949A (ja) | 1990-03-27 |
| JP2545950B2 true JP2545950B2 (ja) | 1996-10-23 |
Family
ID=17022185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63237906A Expired - Lifetime JP2545950B2 (ja) | 1988-09-22 | 1988-09-22 | Ｇｐｉｂ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545950B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145980A (ja) * | 1991-11-21 | 1993-06-11 | Nec Corp | データ伝送回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533214A (en) * | 1978-08-31 | 1980-03-08 | Oki Electric Ind Co Ltd | Information processing system |
| JPS575140A (en) * | 1980-06-10 | 1982-01-11 | Toshiba Corp | Data processing system equipped with standard bus |
-
1988
- 1988-09-22 JP JP63237906A patent/JP2545950B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0285949A (ja) | 1990-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2545950B2 (ja) | Ｇｐｉｂ制御装置 | |
| JPS627245A (ja) | ロ−カルエリアネツトワ−クの端末通信方式 | |
| JPS6069721A (ja) | 電源制御インタフェ−ス方式 | |
| JPS62251954A (ja) | デ−タ通信処理装置 | |
| JPS58169235A (ja) | 端末制御装置 | |
| JPH01204532A (ja) | 端末制御システム | |
| JPH01162051A (ja) | 端末制御方式 | |
| JP3067155B2 (ja) | データ転送装置 | |
| JPS63248255A (ja) | オンラインデ−タ伝送システム | |
| JP2969748B2 (ja) | インタフェース制御方式 | |
| JPS63299625A (ja) | デ−タ転送方式 | |
| JPS63205749A (ja) | 接続／切断機能を有するインタフエ−ス装置 | |
| JPS6331999B2 (ja) | ||
| JPH02211738A (ja) | 回線制御装置 | |
| JPH04118733A (ja) | 端末制御装置の二重化による端末自動バックアップ方式 | |
| JPS61112450A (ja) | 駅制御装置 | |
| JPS6316362A (ja) | 通信システム評価方式 | |
| JPH04256051A (ja) | プログラムローディング方式 | |
| JPS62229337A (ja) | 回線切替装置 | |
| KR960027715A (ko) | 다중 프로세서들을 지원하는 광대역 종합정보 통신망 터미널 정합장치 및 그 운용방법 | |
| JPH03272243A (ja) | パケット回線端末の動的切換システム | |
| JPS59188244A (ja) | 系切替え方式 | |
| JPS6096939A (ja) | デ−タ伝送システム | |
| JPS60196866A (ja) | デ−タ処理装置 | |
| JPS61194949A (ja) | デ−タ通信方式 |