JP2538394B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2538394B2
JP2538394B2 JP2134881A JP13488190A JP2538394B2 JP 2538394 B2 JP2538394 B2 JP 2538394B2 JP 2134881 A JP2134881 A JP 2134881A JP 13488190 A JP13488190 A JP 13488190A JP 2538394 B2 JP2538394 B2 JP 2538394B2
Authority
JP
Japan
Prior art keywords
lead
solder layer
metal member
flange portion
gas introduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2134881A
Other languages
English (en)
Other versions
JPH0429333A (ja
Inventor
昭雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2134881A priority Critical patent/JP2538394B2/ja
Publication of JPH0429333A publication Critical patent/JPH0429333A/ja
Application granted granted Critical
Publication of JP2538394B2 publication Critical patent/JP2538394B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、2つのリードのフランジ部の間に半導体素
子が挟まれて半田付けされた構造を有する半導体装置の
製造方法に関する。
[従来の技術及び発明が解決しようとする課題] 同軸上に対向配置された2本のリードの先端部に形成
された釘頭状のヘッダ部(以下、フランジ部と称する)
の間に半導体チップが挟まれた構造のダイオードがあ
る。この種のダイオードは小信号用から電力用まで広く
使用されている。ところで、電力用ダイオードの場合に
は、その放熱性を少しでも向上する必要がある。放熱性
を向上させる有効な手段としてリード線径を太くする方
法があるが、曲げ加工等の点で太くするにも限界があ
る。従って、フランジ部を肉厚に形成してこれを放熱板
として有効に機能させることができれば望ましい。しか
しながら、フランジ部は棒状のリード部の先端を軸方向
に押し潰して形成するため、これを肉厚に形成すること
は困難である。
そこで、本発明は放熱性の良い半導体装置を容易に製
造することが可能な方法を提供することを目的とする。
[課題を解決するための手段] 上記目的を達成するための本発明は、実施例を示す図
面の符号を参照して説明すると、リード部7、8と該リ
ード部7、8の先端部に形成されたフランジ部9、10と
をそれぞれ有する第1及び第2のリード1、2を有し、
前記第1のリード1のフランジ部9と前記第2のリード
2のフランジ部10との間に第1の半田層11と第1の金属
部材3と第2の半田層12と半導体素子5と第3の半田層
13と第2の金属部材4と第4の半田層14とが順に配置さ
れた半導体装置を製造する方法において、一方の主面に
第1の凹部18を有し且つ該第1の凹部18の底面に第1の
リード挿入孔20と第1のガス導入孔21が形成されている
第1の治具15と、一方の主面に第2の凹部19を有し且つ
該第2の凹部19の底面に第2のリード挿入孔22と第2の
ガス導入孔23が形成されている第2の治具16とを用意す
る工程と、前記第1及び第2のリード1、2のリード部
7、8を前記第1及び第2のリード挿入孔20、22にそれ
ぞれ挿入し、前記第1及び第2の治具15、16の前記第1
及び第2の凹部18、19の組み合せによって形成された空
間領域24の中に前記第1のリード1のフランジ部9と、
第1の半田層11と、第1の金属部材3と、第2の半田層
12と、半導体素子5と、第3の半田層13と、第2の金属
部材4と、第4の半田層14と、前記第2のリード2のフ
ランジ部10とをこの順番に積層配置する工程と、前記第
1及び第2のガス導入孔21、23と前記第1及び第2の治
具15、16の対向面間のガス導入路25とを介して前記空間
領域24に非酸化性ガスを導入し、且つ前記第1、第2、
第3及び第4の半田層11、12、13、14を加熱して前記第
1のリード1のフランジ部9と前記第1の金属部材3と
前記半導体素子5と前記第2の金属部材4と前記第2の
リード2のフランジ部10とを前記第1、第2、第3及び
第4の半田層11、12、13、14によってそれぞれ固着する
工程とを有することを特徴とする半導体装置の製造方法
に係わるものである。
[作 用] 本発明によれば、フランジ部9、10と半導体素子5と
の間にリード1、2とは別体の金属部材3、4を介した
半導体装置を提供できる。従って、金属部材3、4の肉
厚及び径を自由に設定でき、これを放熱体として有効に
機能させることができる。結果として、放熱性の向上し
た半導体装置を提供できる。また、本発明では加熱する
ときに半田層11、12、13、14の収容される領域に第1及
び第2のガス導入孔21、23と第1及び第2の治具15、16
間のガス導入路25の複数箇所から非酸化性ガスを供給す
るので、各半田層11、12、13、14の周辺に良好に非酸化
性ガス雰囲気にできる。従って、半田の酸化が良好に防
止されて半田付けの接続強度が十分に高くなり、且つ半
導体装置の電気的特性も良好になる。
[実施例] 次に、第1図〜第5図を参照して本発明の1実施例に
係わる電力用ダイオードの製造方法を説明する。
本実施例によって製造する同軸リード型電力用ダイオ
ードは、第2図及び第5図に示すように第1及び第2の
リード1、2と、第1及び第2の金属部材3、4と、半
導体素子としてのダイオードチップ5と、樹脂封止体6
とから成る。
第1及び第2のリード1、2は、直線状に延びている
棒状リード部7、8と、この棒状リード部7、8の先端
部を釘頭状(鍔状)に押し潰すことによって形成された
フランジ部9、10とをそれぞれ有している。ヘッダとし
てのフランジ部9、10は比較的肉薄であるので、プレス
加工で容易且つ安価に形成することができる。
第1及び第2の金属部材3、4は、略台形の金属ブロ
ックであり、放熱性の良い銅(Cu)ブロックの表面に半
田付性の良いNi(ニッケル)メッキ層を設けたものであ
る。第1の金属部材3の一方及び他方の表面には第1及
び第2の半田層11、122が設けられ、第2の金属部材4
の一方及び他方の表面には第3及び第4の半田層13、14
が設けられている。
ダイオードチップ5はpn接合を含む半導体基板と、こ
の基板の一対の主面に設けられた一対のニッケル電極層
とから成る。なお、ニッケル電極層が半田層12、13を介
して金属部材3、4に固着される。
第2図に示す組立部品に基づいて第5図の電力用ダイ
オードを製作する時には、第1図、第3図及び第4図に
示す第1及び第2の治具15、16及び板17を用意する。第
1及び第2の治具15、16は互いに対向する主面に第1及
び第2の凹部18、19を有する。第1図及び第3図にはダ
イオード1個分に対応する凹部18、19のみが示されてい
るが、実際には第1及び第2の治具15、16に多数の凹部
18、19が縦横に蜂の巣状に設けられている。第1の治具
15の第1の凹部18と第2の治具16の第2の凹部19はほぼ
等しい深さで形成されている。
第1の凹部18の底面には特に第4図から明らかなよう
に第1のリード挿入孔20とこれを離間して包囲する複数
(4個)の第1のガス導入孔21が形成されている。第2
の凹部19の底面にも同様に第2のリード挿入孔22とこれ
を離間して包囲する複数の第2のガス導入孔23が形成さ
れている。なお、第1及び第2のリード挿入孔20、22は
第1及び第2の凹部18、19の底面の中央に配置されてい
る。また、第1及び第2の凹部18、19の底面は逆円錐又
は逆円錐台状に形成されている。また、第1及び第2の
ガス導入孔21、23はフランジ部9、10が配置される領域
よりも外側に位置している。
次に、第1の治具15と第2の治具16をその一方の主面
を上向きにして配置した後、第1のリード1のリード部
7及びフランジ部9がそれぞれ第1のリード挿入孔20及
び第1の凹部18に収容されるように第1のリード1を治
具15に配置し、また、第2のリード2のリード部8及び
フランジ部10がそれぞれ第2のリード挿入孔22及び第2
の凹部19に収容されるように第2のリード2を第2の治
具16に配置する。フランジ部9及び10の周縁はそれぞれ
第1及び第2の凹部18、19の底面に形成されたテーパー
部に当接する。従って、フランジ部9、10の径にバラツ
キがあってもフランジ部9、10は凹部18、19の底面に安
定的に接触する。
続いて、第3図に示すように第1の治具15の第1の凹
部18に第1の金属部材3とダイオードチップ5をフラン
ジ部9の上に順次重ねて配置する。また、第2の治具16
の第2の凹部19には第2の金属部材4をフランジ部10の
上に重ねて配置する。なお、上記の第1の凹部18の深さ
はフランジ部9と半田層11と金属部材3と半田層12とダ
イオードチップ5の合計の厚さにほぼ等しい。また、第
2の凹部19の深さは、フランジ部10と半田層14と金属部
材4と半田層13との合計の厚さにほぼ等しい。また、第
1の凹部18の径は第1の金属部材3及びダイオードチッ
プ5の径にほぼ等しく、第2の凹部19の径は第2の金属
部材4の径にほぼ等しい。
次に、第3図に示すように、第2の治具16の一方の主
面に板17を載置して第2の金属部材4の落下を防止して
第2の治具16をその一方の主面が下向きになるように反
転させ、第1の治具15と第2の治具16とが板17を介して
その一方の主面が互いに対向し且つ第1及び第2の凹部
18、19が互いに対向するように配置する。続いて、第1
の治具15と第2の治具16の界面から板17を抜き取って第
1の治具15と第2の治具16とを0.3mm程度離間して配置
する。これにより、第1及び第2の凹部18、19で形成さ
れた空間領域24に第1の金属部材3とダイオードチップ
5と第2の金属部材4とがこの順番で一方のフランジ部
9の上に配置される。また、第1及び第2の治具15、16
間にスペーサ(図示せず)に基づいて生じた間隙がガス
導入路25となる。なお、第1のガス導入孔21は第1の半
田層11に近接し、第2のガス導入孔23は第4の半田層14
に近接し、ガス導入路25は第2及び第3の半田層12、13
に近接している。
次に、おもりを載せるなどの手段によって第2のリー
ド2をフランジ部9の側に軽く押圧する。これによっ
て、第1の金属部材3とダイオードチップ5と第2の金
属部材4が第1及び第2のリード1、2のフランジ部
9、10の間で挟持される。また、第1のリード1のフラ
ンジ部9の周囲は凹部18の底面に押し付けられる。この
とき、凹部18の底面において第1のガス導入孔21は平面
的に見てフランジ部9よりも外側に位置し、第1の半田
層11に近接している。また、第1のガス導入孔21は第1
の金属部材3よりも下側に位置する。なお、第1図及び
第3図では説明の便宜上リード部7、8とリード挿入孔
20、22の周面との間に隙間が生じているが、実際には組
立中に第1及び第2のリード1、2の横方向の移動を制
限するために上記隙間は無視できる程度に極めて小さ
い。
次に、加熱炉の中を窒素ガスに水素ガスを混入させた
還元性ガス雰囲気に維持してから、第1及び第2の治具
15、16を伴なってダイオード組立体を加熱炉の中に投入
する。第1及び第2の凹部18、19から成る空間領域24の
全体が第1及び第2のガス導入孔21、23と第1及び第2
の治具15、16の界面のガス導入路25を通して導入された
還元性ガスによって置換される。その後、所定の温度管
理に基づいて加熱を行うことによって半田層11、12、1
3、14は一度溶融した状態を経てから固化される。半田
層11、12、13、14の加熱中は空間領域24の上方、下方及
び中央から連続して還元性ガスが供給され続けられるか
ら、加熱中における半田層11、12、13、14及びその接着
面となる部分の酸化が防止される。従って、半田フラッ
クスを用いないでも良好な半田付けが行え、一対のフラ
ンジ部9、10の間に第1及び第2の金属部材3、4とダ
イオードチップ5が機械的に強固に且つ電気的にも良好
に半田付けできる。また、フラックスを使用しないでよ
いから、従来問題とされていたフラックスの残渣に起因
する特性低下も生じない。
以上のようにして得られたダイオード組立体に周知の
トランスファモールドによって樹脂封止体6を第5図に
示すように形成することによって、電力用ダイオードを
完成させる。
この電力用ダイオードの金属部材3、4は放熱体とし
て有効に機能する。従って、リード1、2のフランジ部
9、10を大きく形成することなしに放熱性の向上した電
力用ダイオードを提供できる。また、本実施例では第1
及び第2の凹18、19で形成された空間領域24にその上方
側、下方側及び中央側から還元性ガスが供給されるの
で、空間領域に収容された全ての半田層11、12、13、14
の周辺に還元性ガス雰囲気にできる。即ち、第1の半田
層11の領域に対するガスは主として第1のガス導入孔21
から供給され、第2及び第3の半田層12、13の領域に対
するガスは主としてガス導入路25から供給され、第4の
半田層14の領域に対応するガスは主として第2のガス導
入孔23から供給される。このため、半田層11、12、13、
14の酸化が確実に防止されている。結果として、半田付
け強度が十分に大きく、電気的特性も良好な電力用ダイ
オードを提供できる。また、予めフランジ部9、10に金
属部材3、4を半田付けしたリードを使用して組立てる
場合よりも、ダイオードチップ5と金属部材3、4の半
田付けを一度でできるから生産性の点で有利である。
[変形例] 本発明は上述の実施例に限定されるものでなく、例え
ば次の変形が可能である。
(1) 半田層11、14はフランジ部9、10に予め形成し
て供給しても良い。また、半田層12、13をダイオードチ
ップ5側に設けて供給してもよい。また、半田層11、1
2、13、14を独立の半田箔として供給してもよい。
(2) 非酸化性ガスは通常還元性ガスを使用するが、
リードや半田の材質等によっては不活性ガスであっても
良い。
(3) ガス導入孔21、23の形成位置は適宜変更できる
が、第1のガス導入孔21は半田層11の周辺に非酸化性ガ
スを直接供給できるように、平面的にフランジ部9より
も外側で且つ第1の金属部材3の下側に配置するのが望
ましい。同様に、第2のガス導入孔23は平面的にフラン
ジ部10よりも外側で且つ第2の金属部材4よりも上側に
配置するのが望ましい。
(4) 第1の治具15と第2の治具16の界面に形成され
る離間部から成るガス導入路25はスペーサによって設け
ることなしに、第1及び/又は第2の治具15、16に形成
された溝部(ガス導入溝)に基づいて形成しても良い。
[発明の効果] 以上のように、本発明によれば放熱性が向上し半田の
機械的及び電気的接続が良好な半導体装置を容易に形成
することができる。
【図面の簡単な説明】
第1図は本発明の実施例に係わる電力用ダイオードの部
品が収容された第1及び第2の治具を示す断面図、 第2図はダイオード組立用部品を示す正面図、 第3図は組み合せる前の第1及び第2の治具を示す断面
図、 第4図は第1図のIV−IV線における断面図、 第5図は完成した電力用ダイオードを示す断面図であ
る。 1……第1のリード、2……第2のリード、3……第1
の金属部材、4……第2の金属部材、5……ダイオード
チップ、7,8……リード部、9,10……フランジ部、11…
…第1の半田層、12……第2の半田層、13……第3の半
田層、14……第4の半田層、15……第1の治具、16……
第2の治具、18……第1の凹部、19……第2の凹部、20
……第1のリード挿入孔、21……第1のガス導入孔、22
……第2のリード挿入孔、23……第2のガス導入孔。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】リード部(7)(8)と該リード部(7)
    (8)の先端部に形成されたフランジ部(9)(10)と
    をそれぞれ有する第1及び第2のリード(1)(2)を
    有し、前記第1のリード(1)のフランジ部(9)と前
    記第2のリード(2)のフランジ部(10)との間に第1
    の半田層(11)と第1の金属部材(3)と第2の半田層
    (12)と半導体素子(5)と第3の半田層(13)と第2
    の金属部材(4)と第4の半田層(14)とが順に配置さ
    れた半導体装置を製造する方法において、 一方の主面に第1の凹部(18)を有し且つ該第1の凹部
    (18)の底面に第1のリード挿入孔(20)と第1のガス
    導入孔(21)が形成されている第1の治具(15)と、一
    方の主面に第2の凹部(19)を有し且つ該第2の凹部
    (19)の底面に第2のリード挿入孔(22)と第2のガス
    導入孔(23)が形成されている第2の治具(16)とを用
    意する工程と、 前記第1及び第2のリード(1)(2)のリード部
    (7)(8)を前記第1及び第2のリード挿入孔(20)
    (22)にそれぞれ挿入し、前記第1及び第2の治具(1
    5)(16)の前記第1及び第2の凹部(18)(19)の組
    み合せによって形成された空間領域(24)の中に前記第
    1のリード(1)のフランジ部(9)と、前記第1の半
    田層(11)と、前記第1の金属部材(3)と、前記第2
    の半田層(12)と、前記半導体素子(5)と、前記第3
    の半田層(13)と、前記第2の金属部材(4)と、前記
    第4の半田層(14)と、前記第2のリード(2)のフラ
    ンジ部(10)とをこの順番に積層配置する工程と、 前記第1及び第2のガス導入孔(21)(23)と前記第1
    及び第2の治具(15)(16)の対向面間のガス導入路
    (25)とを介して前記空間領域(24)に非酸化性ガスを
    導入し、且つ前記第1、第2、第3及び第4の半田層
    (11)(12)(13)(14)を加熱して前記第1のリード
    (1)のフランジ部(9)と前記第1の金属部材(3)
    と前記半導体素子(5)と前記第2の金属部材(4)と
    前記第2のリード(2)のフランジ部(10)とを前記第
    1、第2、第3及び第4の半田層(11)(12)(13)
    (14)によってそれぞれ固着する工程と を有することを特徴とする半導体装置の製造方法。
JP2134881A 1990-05-24 1990-05-24 半導体装置の製造方法 Expired - Fee Related JP2538394B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2134881A JP2538394B2 (ja) 1990-05-24 1990-05-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2134881A JP2538394B2 (ja) 1990-05-24 1990-05-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0429333A JPH0429333A (ja) 1992-01-31
JP2538394B2 true JP2538394B2 (ja) 1996-09-25

Family

ID=15138687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2134881A Expired - Fee Related JP2538394B2 (ja) 1990-05-24 1990-05-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2538394B2 (ja)

Also Published As

Publication number Publication date
JPH0429333A (ja) 1992-01-31

Similar Documents

Publication Publication Date Title
US5437915A (en) Semiconductor leadframe and its production method and plastic encapsulated semiconductor device
TWI447876B (zh) 利用引導框及晶片之半導體晶粒封裝及其製造方法
JPH10275827A (ja) フェイスダウンボンディング用リードフレーム
JP2002110893A (ja) 半導体装置
JP2012059927A (ja) 半導体装置および半導体装置の製造方法
KR101321190B1 (ko) Mosfet bga용 절곡 프레임 캐리어
JP3336982B2 (ja) 半導体装置およびその製造方法
JP2001274177A (ja) 半導体装置及びその製造方法
JP2538394B2 (ja) 半導体装置の製造方法
JPH11177007A (ja) トランジスタパッケージ
JP2020178003A (ja) パワー半導体モジュールおよびパワー半導体モジュールの製造方法
JP2544676B2 (ja) 半導体装置の製造方法
JPH08148623A (ja) 半導体装置
EP0470210A1 (en) Low inductance encapsulated package including a semiconductor chip
JP3051598B2 (ja) Agろう付きシールリング及びその製造方法
CN211828769U (zh) 一种叠层芯片封装结构
JPS6332269B2 (ja)
JP2009095861A (ja) ロウ付け層の形成方法
JP4201060B2 (ja) 半導体装置、およびその製造方法
JPS5915386B2 (ja) 半導体装置用ヘッダの製造方法
JPH11238839A (ja) 半導体装置の製造方法
JP2005243838A (ja) 電子部品収納用パッケージおよび電子装置
JPS59101843A (ja) 樹脂封止形電子部品
JPS60134453A (ja) 半導体装置用リ−ドフレ−ム
JPS6288349A (ja) 半導体装置用金属フレ−ムの抵抗溶接方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070708

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees