JPH0429333A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0429333A
JPH0429333A JP13488190A JP13488190A JPH0429333A JP H0429333 A JPH0429333 A JP H0429333A JP 13488190 A JP13488190 A JP 13488190A JP 13488190 A JP13488190 A JP 13488190A JP H0429333 A JPH0429333 A JP H0429333A
Authority
JP
Japan
Prior art keywords
lead
metal member
solder layer
gas introduction
flange portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13488190A
Other languages
English (en)
Other versions
JP2538394B2 (ja
Inventor
Akio Sato
昭雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2134881A priority Critical patent/JP2538394B2/ja
Publication of JPH0429333A publication Critical patent/JPH0429333A/ja
Application granted granted Critical
Publication of JP2538394B2 publication Critical patent/JP2538394B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、2つのリードのフランジ部の間に半導体素子
が挾まれて半田付けされた構造を有する半導体装置の製
造方法に関する。
[従来の技術及び発明が解決しようとする課題]同軸上
に対向配置された2本のリードの先端部に形成された釘
頭状のヘッダ部(以下、フランジ部と称する)の間に半
導体チップが挟まれた構造のダイオードがある。この種
のダイオードは小信弯用から電力用まで広く使用されて
いる。ところで、電力用ダイオードの場合には、その放
熱性を少しでも向上する必要がある。放熱性を向上させ
る有効な手段としてリード線径を太くする方法があるが
、曲げ加工等の点で太くするにも限界がある。従って、
フランジ部を肉厚に形成してこれを放熱板として有効に
機能させることができれば望ましい。しかしながら、フ
ランジ部は棒状のリード部の先端を軸方向に押し潰して
形成するため、これを肉厚に形成することは困難である
そこで、本発明は放熱性の良い半導体装置を容品に製造
することが可能な方法を提供することを目的とする。
[課題を解決するための手段] 上記目的を達成するための本発明は、実施例を示す図面
の符号を参照して説明すると、リード部7.8と該リー
ド部7.8の先端部に形成されたフランジ部9.10と
をそれぞれ有する第1及び第2のリード1.2を有し、
前記第1のり一ド1のフランジ部9と前記第2のリード
2のフランジ部10との間に第1の半田層11と第1の
金属部材3と第2の半田層12と半導体素子5と第3の
半田層13と第2の金属部材4と第4の半田層14とが
順に配置された半導体装置を製造する方法において、一
方の主面に第1の凹部18を有し且つ該第1の凹部18
の底面に第1のリード挿入孔20と第1のガス導入孔2
1が形成されている第1の治具15と、一方の主面に第
2の凹部19を有し且つ該第2の凹部19の底面に第2
のリード挿入孔22と第2のガス導入孔23が形成され
ている第2の治具16とを用意する工程と、前記第1及
び第2のリード1.2のリード部7.8を前記第1及び
第2のリード挿入孔20.22にそれぞれ挿入し、前記
第1及び第2の治具15.16の前記第1及び第2の四
部18.19の組み合せによって形成された空間領域2
4の中に前記第1のリード1のフランジ部9と、第1の
半田層11と、第1の金属部材3と、第2の半田層12
と、半導体素子5と、第3の半田層13と、第2の金属
部材4と、第4の半田層14と、前記第2のり−ド2の
フランジ部10とをこの順番に積層配置する工程と、前
記第1及び第2のガス導入孔21.23と前記第1及び
第2の治具15.16の対向面間のガス導入路25とを
介して前記空間領域24に非酸化性ガスを導入し、且つ
前記第1、第2、第3及び第4の半田層11.12.1
3.14を加熱して前記第1のリード1のフランジ部9
と前記第1の金属部材3と前記半導体素子5と前記第2
の金属部材4と前記第2のリード2のフランジ部10と
を前記第1、第2、第3及び第4の半田層11.12.
13.14によってそれぞれ固着する工程とを有するこ
とを特徴とする半導体装置の製造方法に係わるものであ
る。
[作 用] 本発明によれば、フランジ部9.10と半導体素子5と
の間にリード1.2とは別体の金属部材3.4を介した
半導体装置を提供できる。従って、金属部材3.4の肉
厚及び径を自由に設定でき、これを放熱体として有効に
機能させることができる。結果として、放熱性の向上し
た半導体装置を提供できる。また、本発明では加熱する
ときに半円層11.12.13.14の収容される領域
に第1及び第2のガス導入孔21.23と第1及び第2
の治具15.16間のガス導入路25の複数箇所から非
酸化性ガスを供給するので、各半田層11.12.13
.14の周辺を良好に非酸化性ガス雰囲気にできる。従
って、半田の酸化が良好に防止されて半田付けの接続強
度が十分に高くなり、且つ半導体装置の電気的特性も良
好になる。
[実施例] 次に、第1図〜第5図を参照して本発明の1実施例に係
わる電力用ダイオードの製造方法を説明する。
本実施例によって製造する同軸リード型電力用ダイオー
ドは、第2図及び第5図に示すように第1及び第2のリ
ード1.2と、第1及び第2の金属部材3.4と、半導
体素子としてのダイオードチップ5と、樹脂封止体6と
から成る。
第1及び第2のリード1.2は、直線状に延びている棒
状リード部7.8と、この棒状リード部7.8の先端部
を釘頭状(鍔状)に押し潰すことによって形成されたフ
ランジ部9.10とをそれぞれ有している。ヘッダとし
てのフランジ部9.10は比較的肉薄であるので、プレ
ス加工で容易且つ安価に形成することができる。
第1及び第2の金属部材3.4は、略台形の金属ブロッ
クであり、放熱性の良い銅(Cu)ブロックの表面に半
田付性の良いNiにニッケル)メツキ層を設けたもので
ある。第1の金属部材3の一方及び他方の表面には第1
及び第2の半田層11.12が設けられ、第2の金属部
材4の一方及び他方の表面には第3及び第4の半田層1
3.14が設けられている。
ダイオードチップ5はpn接合を含む半導体基板と、こ
の基板の一対の主面に設けられた一対のニッケル電極層
とから成る。なお、ニッケル電極層が半田層12.13
を介して金属部材3.4に固着される。
第2図に示す組立部品に基づいて第5図の電力用ダイオ
ードを製作する時には、第1図、第3図及び第4図に示
す第1及び第2の治具15.16及び板17を用意する
。第1及び第2の治具15.16は互いに対向する主面
に第1及び第2の凹部18.19を有する。第1図及び
第3図にはダイオード1個分に対応する凹部18.19
のみがボされているが、実際には第1及び第2の治具1
5.16に多数の凹部18.19が縦横に蜂の巣状に設
けられている。第1の治具15の第1の凹部18と第2
の治具16の第2の凹部19はほぼ等しい深さで形成さ
れている。
第1の凹部18の底面には特に第4図から明らかなよう
に第1のリード挿入孔20とこれを離間して包囲する複
数(4個)の第1のガス導入孔21が形成されている。
第2の四部19の底面にも同様に第2のリード挿入孔2
2とこれを離間して包囲する複数の第2のガス導入孔2
3が形成されている。なお、第1及び第2のリード挿入
孔20.22は第1及び第2の凹部18.19の底面の
中央に配置されている。また、第1及び第2の凹部18
.19の底面は逆円錐又は逆円錐台状に形成されている
。また、第1及び第2のガス導入孔21.23はフラン
ジ部9.10が配置される領域よりも外側に位置してい
る。
次に、第1の治具15と第2の治具16をその一方の主
面を上向きにして配置した後、第1のり−ド1のリード
部7及びフランジ部9がそれぞれ第1のリード挿入孔2
0及び第1の凹部18に収容されるように第1のリード
1を治具15に配置し、また、第2のり一ド2のリード
部8及びフランジ部10がそれぞれ第2のリード挿入孔
22及び第2の四部19に収容されるように第2のり一
ド2を第2の治具16に配置する。フランジ部9及び1
0の周縁はそれぞれ第1及び第2の凹部18.19の底
面に形成されたテーパ一部に当接する。従って、フラン
ジ部9.10の径にバラツキがあってもフランジ部9.
10は凹部18.19の底面に安定的に接触する。
続いて、第3図に示すように第1の治具15の第1の凹
部18に第1の金属部材3とダイオードチップ5をフラ
ンジ部9の上に順次重ねて配置する。また、第2の治具
16の第2の凹部19には第2の金属部材4をフランジ
部10の上に重ねて配置する。なお、上記の第1の四部
18の深さはフランジ部9と半田層11と金属部材3と
半田層12とダイオードチップ5の合計の厚さにほぼ等
しい。また、第2の凹部19の深さは、フランジ部10
と半田層14と金属部材4と半田層13との合計の厚さ
にほぼ等しい。また、第1の凹部18の径は第1の金属
部材3及びダイオードチップ5の径にほぼ等しく、第2
の凹部19の径は第2の金属部材4の径にほぼ等しい。
次に、第3図に示すように、第2の治具16の一方の主
面に板17を載置して第2の金属部材4の落下を防止し
て第2の治具16をその一方の主面が下向きになるよう
に反転させ、第1の治具15と第2の治具16とが板1
7を介してその一方の主面が互いに対向し且つ第1及び
第2の四部18.19が互いに対向するように配置する
。続いて、第1の治具15と第2の治具16の界面から
板17を抜き取って第1の治具15と第2の治具16と
を0.3mm程度離間して配置する。これにより、第1
及び第2の凹部18.19で形成された空間領域24に
第1の金属部材3とダイオードチップ5と第2の金属部
材4とがこの順番で一方のフランジ部9の上に配置され
る。また、第1及び第2の治具15.16間にスペーサ
(図示せず)に基づいて生じた間隙がガス導入路25と
なる。
なお、第1のガス導入孔21は第1の半田層11に近接
し、第2のガス導入孔23は第4の半田層14に近接し
、ガス導入路25は第2及び第3の半田層12.13に
近接している。
次に、おもりを載せるなどの手段によって第2のリード
2をフランジ部9の側に軽く押圧する。
これによって、第1の金属部材3とダイオードチップ5
と第2の金属部材4が第1及び第2のり一ド1.2のフ
ランジ部9.1oの間で挟持される。
また、第1のり一ド1のフランジ部9の周囲は四部18
の底面に押し付けられる。このとき、凹部18の底面に
おいて第1のガス導入孔21は平面的に見てフランジ部
゛9よりも外側に位置し、第1の半田層11に近接して
いる。また、第1のガス導入孔21は第1の金属部材3
よりも下側に位置する。なお、第1図及び第3図では説
明の便宜上リード部7.8とリード挿入孔20,22の
周面との間に隙間が生じているが、実際には組立中に第
1及び第2のり−ド1.2の横方向の移動を制限するた
めに上記隙間は無視てきる程度に極めて小さい。
次に、加熱炉の中を窒素ガスに水素ガスを混入させた還
元性ガス雰囲気に維持してから、第1及び第2の治具1
5.16を伴なってダイオード組立体を加熱炉の中に投
入する。第1及び第2の四部18.19から成る空間領
域24の全体が第1及び第2のガス導入孔21.23と
第1及び第2の治具15.16の界面のガス導入路25
を通して導入された還元性ガスによって置換される。そ
の後、所定の温度管理に基づいて加熱を行うことによっ
て半田層11.12.13.14は一度溶融した状態を
経てから固化される。半田層11.12.13.14の
加熱中は空間領域24の上方、下方及び中央から連続し
て還元性ガスが供給され続けられるから、加熱中におけ
る半田層】1.12.13.14及びその接着面となる
部分の酸化が防止される。従って、半田フラックスを用
いないでも良好な半田付けが行え、一対のフランジ部9
.10の間に第1及び第2の金属部材3.4とダイオー
ドチップ5が機械的に強固に且つ電気的にも良好に半田
付けできる。また、フラックスを使用しないでよいから
、従来問題とされていたフラックスの残渣に起因する特
性低下も生じない。
以上のようにして得られたダイオード組立体に周知のト
ランスファモールドによって樹脂封止体6を第5図に示
すように形成することによって、電力用ダイオードを完
成させる。
この電力用ダイオードの金属部材3.4は放熱体として
有効に機能する。従って、リード1.2のフランジ部9
.10を大きく形成することなしに放熱性の向上した電
力用ダイオードを提供できる。また、本実施例では第1
及び第2の凹18.19で形成された空間領域24にそ
の上方側、下方側及び中央側から還元性ガスが供給され
るので、空間領域に収容された全ての半田層11.12
.13.14の周辺を還元性ガス雰囲気にできる。
即ち、第1の半田層11の領域に対するガスは主として
第1のガス導入孔21から供給され、第2及び第3の半
田層12.13の領域に対するガスは主としてガス導入
路25から供給され、第4の半田層14の領域に対する
ガスは主として第2のガス導入孔23から供給される。
このため、半田層11.12.13.14の酸化が確実
に防止されている。結果として、半田付は強度が十分に
大きく、電気的特性も良好な電力用ダイオードを提供で
きる。また、予めフランジ部9.10に金属部材3.4
を半田付けしたリードを使用して組立てる場合よりも、
ダイオードチップ5と金属部材3.4の半田付けを一度
でできるから生産性の点で有利である。
[変形例] 本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能である。
(1) 半田層11.14はフランジ部9.10に予め
形成して供給しても良い。また、半田層12.14をダ
イオードチップ5側に設けて供給してもよい。また、半
田層11.12.13.14を独立の半田箔として供給
してもよい。
(2) 非酸化性ガスは通常還元性ガスを使用するが、
リードや半田の材質等によっては不活性ガスであっても
良い。
(3) ガス導入孔21.23の形成位置は適宜変更で
きるが、第1のガス導入孔21は半田層11の周辺に非
酸化性ガスを直接供給できるように、平面的にフランジ
部9よりも外側で且つ第1の金属部材3の下側に配置す
るのが望ましい。同様に、第2のガス導入孔23は平面
的にフランジ部10よりも外側で且つ第2の金属部材4
よりも上側に配置するのが望ましい。
(4) 第1の治具15と第2の治具16の界面に形成
される離間部から成るガス導入路25はスペーサによっ
て設けることなしに、第1及び/又は第2の治具15.
16に形成された溝部(ガス導入溝)に基づいて形成し
ても良い。
[発明の効果] 以上のように、本発明によれば放熱性が向上し半田の機
械的及び電気的接続が良好な半導体装置を容易に形成す
ることができる。
【図面の簡単な説明】
第1図は本発明の実施例に係わる電力用ダイオードの部
品が収容された第1及び第2の治具を示す断面図、 第2図はダイオード組立用部品を示す正面図、第3図は
組み合せる前の第1及び第2の治具を示す断面図、 第4図は第1図のIV−IV線における断面図、第5図
は完成した電力用ダイオードを示す断面図である。 1・・・第1のリード1.2・・・第2のリード、3・
・・第1の金属部材、4・・・第2の金属部材、5・・
・ダイオードチップ、7,8・・・リード部、9.10
・・・フランジ部、11・・・第1の半田層、12・・
・第2の半田層、13・・・第3の半田層、14・・・
第4の半田層、15・・・第1の治具、16・・・第2
の治具、18・・・第1の凹部、19・・・第2の凹部
、20・・・第1のリード挿入孔、21・・・第1のガ
ス導入孔、22・1.第2のリード挿入孔、23・・・
第2のガス導入孔。

Claims (1)

  1. 【特許請求の範囲】 [1]リード部(7)(8)と該リード部 (7)(8)の先端部に形成されたフランジ部(9)(
    10)とをそれぞれ有する第1及び第2のリード(1)
    (2)を有し、前記第1のリード(1)のフランジ部(
    9)と前記第2のリード(2)のフランジ部(10)と
    の間に第1の半田層(11)と第1の金属部材(3)と
    第2の半田層(12)と半導体素子(5)と第3の半田
    層(13)と第2の金属部材(4)と第4の半田層(1
    4)とが順に配置された半導体装置を製造する方法にお
    いて、 一方の主面に第1の凹部(18)を有し且つ該第1の凹
    部(18)の底面に第1のリード挿入孔(20)と第1
    のガス導入孔(21)が形成されている第1の治具(1
    5)と、一方の主面に第2の凹部(19)を有し且つ該
    第2の凹部(19)の底面に第2のリード挿入孔(22
    )と第2のガス導入孔(23)が形成されている第2の
    治具(16)とを用意する工程と、 前記第1及び第2のリード(1)(2)のリード部(7
    )(8)を前記第1及び第2のリード挿入孔(20)(
    22)にそれぞれ挿入し、前記第1及び第2の治具(1
    5)(16)の前記第1及び第2の凹部(18)(19
    )の組み合せによって形成された空間領域(24)の中
    に前記第1のリード(1)のフランジ部(9)と、前記
    第1の半田層(11)と、前記第1の金属部材(3)と
    、前記第2の半田層(12)と、前記半導体素子(5)
    と、前記第3の半田層(13)と、前記第2の金属部材
    (4)と、前記第4の半田層(14)と、前記第2のリ
    ード(2)のフランジ部(10)とをこの順番に積層配
    置する工程と、 前記第1及び第2のガス導入孔(21)(23)と前記
    第1及び第2の治具(15)(16)の対向面間のガス
    導入路(25)とを介して前記空間領域(24)に非酸
    化性ガスを導入し、且つ前記第1、第2、第3及び第4
    の半田層(11)(12)(13)(14)を加熱して
    前記第1のリード(1)のフランジ部(9)と前記第1
    の金属部材(3)と前記半導体素子(5)と前記第2の
    金属部材(4)と前記第2のリード(2)のフランジ部
    (10)とを前記第1、第2、第3及び第4の半田層(
    11)(12)(13)(14)によってそれぞれ固着
    する工程と を有することを特徴とする半導体装置の製造方法。
JP2134881A 1990-05-24 1990-05-24 半導体装置の製造方法 Expired - Fee Related JP2538394B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2134881A JP2538394B2 (ja) 1990-05-24 1990-05-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2134881A JP2538394B2 (ja) 1990-05-24 1990-05-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0429333A true JPH0429333A (ja) 1992-01-31
JP2538394B2 JP2538394B2 (ja) 1996-09-25

Family

ID=15138687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2134881A Expired - Fee Related JP2538394B2 (ja) 1990-05-24 1990-05-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2538394B2 (ja)

Also Published As

Publication number Publication date
JP2538394B2 (ja) 1996-09-25

Similar Documents

Publication Publication Date Title
US5437915A (en) Semiconductor leadframe and its production method and plastic encapsulated semiconductor device
CN103035542B (zh) 用于生产功率半导体设置的方法
CN102725914B (zh) 压配合端子及半导体装置
JP2002110893A (ja) 半導体装置
JP2005244166A (ja) 半導体装置
JP6269458B2 (ja) 半導体装置及びその製造方法
TWI701801B (zh) 經封裝的半導體元件及其製作方法
US20210013175A1 (en) Method of assembling a semiconductor power module component and a semiconductor power module with such a module component and manufacturing system therefor
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP2012059927A (ja) 半導体装置および半導体装置の製造方法
JP3336982B2 (ja) 半導体装置およびその製造方法
JP2001274177A (ja) 半導体装置及びその製造方法
US20070236891A1 (en) Semiconductor device having heat radiation member and semiconductor chip and method for manufacturing the same
JP2010287726A (ja) 半導体装置
CN207938601U (zh) 半导体器件
JPH11177007A (ja) トランジスタパッケージ
KR20000033885A (ko) 금속 터미널을 구비하는 전력 반도체 모쥴, 전력 반도체 모쥴의금속 터미널 제조방법 및 전력 반도체 모쥴의 제조방법
JP2019083292A (ja) 半導体装置
JPH0429333A (ja) 半導体装置の製造方法
US6855566B2 (en) Optical semiconductor module and method of producing the same
JPH0430438A (ja) 半導体装置の製造方法
JP2012238737A (ja) 半導体モジュール及びその製造方法
US20230154818A1 (en) Header for semiconductor package
JP2009095861A (ja) ロウ付け層の形成方法
JPS59101843A (ja) 樹脂封止形電子部品

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070708

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees