JP2536326B2 - Ｌｓｉチップ設計装置 - Google Patents
Ｌｓｉチップ設計装置Info
- Publication number
- JP2536326B2 JP2536326B2 JP3119673A JP11967391A JP2536326B2 JP 2536326 B2 JP2536326 B2 JP 2536326B2 JP 3119673 A JP3119673 A JP 3119673A JP 11967391 A JP11967391 A JP 11967391A JP 2536326 B2 JP2536326 B2 JP 2536326B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- chip
- lsi
- pad
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩチップ設計装置に
関し、特にＬＳＩのパッケージにワイヤーボンディング
方法でＬＳＩチップを組立る場合のＬＳＩチップの外形
及び、パッドをコンピュータを用い対話的に設計する装
置に関する。
関し、特にＬＳＩのパッケージにワイヤーボンディング
方法でＬＳＩチップを組立る場合のＬＳＩチップの外形
及び、パッドをコンピュータを用い対話的に設計する装
置に関する。
【０００２】
【従来の技術】従来、ＬＳＩパッケージに組立可能なチ
ップを設計するために、パッケージを設計する専用ＣＡ
Ｄ（以下、パッケージＣＡＤと称する）を用い、１つの
ＬＳＩチップと１つのＬＳＩパッケージの組立検証を行
い、不具合があった場合、ＬＳＩチップのパッドの座標
等のデータを変更し、再度検証を行うということを繰り
返し、ＬＳＩパッケージに組立可能なＬＳＩチップを設
計していた。
ップを設計するために、パッケージを設計する専用ＣＡ
Ｄ（以下、パッケージＣＡＤと称する）を用い、１つの
ＬＳＩチップと１つのＬＳＩパッケージの組立検証を行
い、不具合があった場合、ＬＳＩチップのパッドの座標
等のデータを変更し、再度検証を行うということを繰り
返し、ＬＳＩパッケージに組立可能なＬＳＩチップを設
計していた。
【０００３】
【発明が解決しようとする課題】しかし、パッケージＣ
ＡＤは、１度に１つのＬＳＩチップと１つのＬＳＩパッ
ケージとの間の組立検証しか出来ず、同じＬＳＩチップ
を複数のパッケージに組立ようとしたとき、パッケージ
の数だけ別々に組立検証を行わなくてはならず、不具合
がありバッドの座標を変更したときなどは、再度全ての
ＬＳＩパッケージとの組立検証を別々におこない、すべ
てのＬＳＩパッケージに対象のＬＳＩチップが組立可能
か検証しなくてはならなかった為時間がかかるという問
題点があった。
ＡＤは、１度に１つのＬＳＩチップと１つのＬＳＩパッ
ケージとの間の組立検証しか出来ず、同じＬＳＩチップ
を複数のパッケージに組立ようとしたとき、パッケージ
の数だけ別々に組立検証を行わなくてはならず、不具合
がありバッドの座標を変更したときなどは、再度全ての
ＬＳＩパッケージとの組立検証を別々におこない、すべ
てのＬＳＩパッケージに対象のＬＳＩチップが組立可能
か検証しなくてはならなかった為時間がかかるという問
題点があった。
【０００４】またこの場合、１つのＬＳＩチップと１つ
のＬＳＩパッケージの組立条件しか検証できないので、
１つのパッケージとの間で不具合がありその不具合を解
消するためにパッドの移動をおこなうと、その移動のた
め他のパッケージとの組立条件が満たされなくなってし
まうということがおこり、複数のパッケージに組立可能
なＬＳＩチップを設計することは、困難であるという問
題点があった。
のＬＳＩパッケージの組立条件しか検証できないので、
１つのパッケージとの間で不具合がありその不具合を解
消するためにパッドの移動をおこなうと、その移動のた
め他のパッケージとの組立条件が満たされなくなってし
まうということがおこり、複数のパッケージに組立可能
なＬＳＩチップを設計することは、困難であるという問
題点があった。
【０００５】
【課題を解決するための手段】第１の発明は、ＬＳＩパ
ッケージにワイヤーボンディング方法で組立られるＬＳ
Ｉチップの外形及びＬＳＩチップのバッドをディスプレ
イ等の表示装置、キーボード、マウス等の入力装置を用
いて対話的に設計するＬＳＩチップ設計装置において、
（ａ）パッド寸法やパッド間隔やワイヤー寸法等の組立
条件と、前記ＬＳＩチップの外形寸法や前記パッド寸
法、パッド座標等のチップ情報と、前記チップを搭載す
る複数のＬＳＩパッケージにおける前記パッドと前記Ｌ
ＳＩパッケージとのワイヤー接続情報とを予じめ記憶す
る主記憶装置と、（ｂ）前記入力装置を介して入力され
るチップ変更情報を受けて前記主記憶装置における前記
チップ情報及び前記パッドと前記複数のＬＳＩパッケー
ジとのワイヤー接続情報を更新し、ワイヤー接続変更情
報を受けて前記主記憶装置における前記パッドと前記ワ
イヤー接続変更情報で指定されたＬＳＩパッケージとの
ワイヤー接続情報を更新する情報入力手段と、（ｃ）前
記主記憶装置における前記チップ情報、及び前記パッド
と前記複数のＬＳＩパッケージとの前記ワイヤー接続情
報に変化があると前記組立条件を満たしているかをリア
ルタイムにチェックし満たしていなければエラー情報を
前記複数のＬＳＩパッケージ毎に前記主記憶装置に登録
するリアルタイムチェック手段と、（ｄ）前記主記憶装
置における前記チップ情報及び前記ワイヤー接続情報に
変化があると前記主記憶装置における前記チップ情報と
ワイヤー接続情報を基に、前記入力装置を介して指定さ
れたＬＳＩパッケージに関する前記エラー情報を付記し
た前記チップとの接続図及び前記複数のＬＳＩパッケー
ジ全体の前記エラー有無情報を予じめ決められたフォー
マットで前記ディスプレイに表示する画面表示手段と、
から構成されることを特徴とする。
ッケージにワイヤーボンディング方法で組立られるＬＳ
Ｉチップの外形及びＬＳＩチップのバッドをディスプレ
イ等の表示装置、キーボード、マウス等の入力装置を用
いて対話的に設計するＬＳＩチップ設計装置において、
（ａ）パッド寸法やパッド間隔やワイヤー寸法等の組立
条件と、前記ＬＳＩチップの外形寸法や前記パッド寸
法、パッド座標等のチップ情報と、前記チップを搭載す
る複数のＬＳＩパッケージにおける前記パッドと前記Ｌ
ＳＩパッケージとのワイヤー接続情報とを予じめ記憶す
る主記憶装置と、（ｂ）前記入力装置を介して入力され
るチップ変更情報を受けて前記主記憶装置における前記
チップ情報及び前記パッドと前記複数のＬＳＩパッケー
ジとのワイヤー接続情報を更新し、ワイヤー接続変更情
報を受けて前記主記憶装置における前記パッドと前記ワ
イヤー接続変更情報で指定されたＬＳＩパッケージとの
ワイヤー接続情報を更新する情報入力手段と、（ｃ）前
記主記憶装置における前記チップ情報、及び前記パッド
と前記複数のＬＳＩパッケージとの前記ワイヤー接続情
報に変化があると前記組立条件を満たしているかをリア
ルタイムにチェックし満たしていなければエラー情報を
前記複数のＬＳＩパッケージ毎に前記主記憶装置に登録
するリアルタイムチェック手段と、（ｄ）前記主記憶装
置における前記チップ情報及び前記ワイヤー接続情報に
変化があると前記主記憶装置における前記チップ情報と
ワイヤー接続情報を基に、前記入力装置を介して指定さ
れたＬＳＩパッケージに関する前記エラー情報を付記し
た前記チップとの接続図及び前記複数のＬＳＩパッケー
ジ全体の前記エラー有無情報を予じめ決められたフォー
マットで前記ディスプレイに表示する画面表示手段と、
から構成されることを特徴とする。
【０００６】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。
して説明する。
【０００７】図１は本発明の１実施例の構成ブロック
図、図２は本発明の対象であるＬＳＩパッケージの構成
図、図３は、本発明に関連する組立条件の１例を説明す
る図、図４は本発明の１実施例のディスプレイ表示画面
例を説明する図である。
図、図２は本発明の対象であるＬＳＩパッケージの構成
図、図３は、本発明に関連する組立条件の１例を説明す
る図、図４は本発明の１実施例のディスプレイ表示画面
例を説明する図である。
【０００８】図１において、１は主記憶部を備え各機能
を実行する処理装置である。また２はマウス、３はキー
ボードを表し処理装置１へのデータ、作業指示を入力す
る。またディスプレイ４は、チップ，ＬＳＩパッケー
ジ，組立条件エラー等を表示する。５は設計終了したチ
ップ情報等のメモリー内の情報を出力する磁気記憶装置
である。
を実行する処理装置である。また２はマウス、３はキー
ボードを表し処理装置１へのデータ、作業指示を入力す
る。またディスプレイ４は、チップ，ＬＳＩパッケー
ジ，組立条件エラー等を表示する。５は設計終了したチ
ップ情報等のメモリー内の情報を出力する磁気記憶装置
である。
【０００９】１０は、マウス２，キーボード３より、設
計を行いたいチップに関するデータ（チップ外形寸法，
パッド座標など）、組立条件及びそのチップを搭載した
い複数の既存のＬＳＩパッケージの名前、さらにそのＬ
ＳＩパッケージの内部リードとチップパッドを電気的に
接続させるボンディングワイヤー（以下、ワイヤーと称
す）に関するデータを主記憶部内に登録，削除，変更を
行える機能をもつ情報入力機能部を表す。
計を行いたいチップに関するデータ（チップ外形寸法，
パッド座標など）、組立条件及びそのチップを搭載した
い複数の既存のＬＳＩパッケージの名前、さらにそのＬ
ＳＩパッケージの内部リードとチップパッドを電気的に
接続させるボンディングワイヤー（以下、ワイヤーと称
す）に関するデータを主記憶部内に登録，削除，変更を
行える機能をもつ情報入力機能部を表す。
【００１０】１１は、主記憶部内のチップと任意の１つ
のＬＳＩパッケージとそのＬＳＩパッケージの内部リー
ドと、チップとの間のワイヤーを表示させ、さらにその
間の組立条件エラーの詳細をディスプレイ上に表示させ
る機能、主記憶部に登録されている複数のＬＳＩパッケ
ージの名前を表示させる機能、それぞれのＬＳＩパッケ
ージとチップとの間の全ての組立条件を満たしているか
を表すマークを表示させる機能、及び、最後にリアルタ
イムチェック機能部１２で行われた組立条件チェックの
結果を表す機能をもち、さらに主記憶部内の情報が情報
入力機能部１０，リアルタイムチェック機能部１２によ
って変更された場合即座にディスプレイ上の表示を更新
させる画面表示機能部を表す。
のＬＳＩパッケージとそのＬＳＩパッケージの内部リー
ドと、チップとの間のワイヤーを表示させ、さらにその
間の組立条件エラーの詳細をディスプレイ上に表示させ
る機能、主記憶部に登録されている複数のＬＳＩパッケ
ージの名前を表示させる機能、それぞれのＬＳＩパッケ
ージとチップとの間の全ての組立条件を満たしているか
を表すマークを表示させる機能、及び、最後にリアルタ
イムチェック機能部１２で行われた組立条件チェックの
結果を表す機能をもち、さらに主記憶部内の情報が情報
入力機能部１０，リアルタイムチェック機能部１２によ
って変更された場合即座にディスプレイ上の表示を更新
させる画面表示機能部を表す。
【００１１】１２は情報入力機能部１０によって主記憶
部内に情報が登録されたり、主記憶部内の情報が変更，
削除されたとき、即座に変化した情報に関連する全ての
組立条件チェックを行い、その結果を主記憶部内に登録
したり、主記憶部のエラー情報を変更，削除したりする
リアルタイムチェック機能部を表す。
部内に情報が登録されたり、主記憶部内の情報が変更，
削除されたとき、即座に変化した情報に関連する全ての
組立条件チェックを行い、その結果を主記憶部内に登録
したり、主記憶部のエラー情報を変更，削除したりする
リアルタイムチェック機能部を表す。
【００１２】１３は既存のＬＳＩパッケージに関する情
報が記憶されているＬＳＩパッケージデータベースを表
す。
報が記憶されているＬＳＩパッケージデータベースを表
す。
【００１３】次に、図２において、２０はチップであ
り、２１はＬＳＩパッケージの１部であるリードフレー
ムの内部リードを表す、２２はチップ２０のチップパッ
ドを表し、２３は、チップパッド２２と内部リード２１
を電気的に接続させるワイヤーを表す。
り、２１はＬＳＩパッケージの１部であるリードフレー
ムの内部リードを表す、２２はチップ２０のチップパッ
ドを表し、２３は、チップパッド２２と内部リード２１
を電気的に接続させるワイヤーを表す。
【００１４】又、図３において、３１はチップ、３２は
ＬＳＩパッケージの内部リード、３３はワイヤー、３４
はチップパッドをそれぞれ表している。つぎに４１〜４
６は１つ１つのワイヤーに対しての組立条件の対象項目
であり、それぞれの項目の値は一定範囲内でなければい
けない。４１はワイヤー長、４２は内部リード上のワイ
ヤー長、４３はチップ上のワイヤー長、４４はワイヤー
とそのワイヤーが交差しているチップの外部辺とのワイ
ヤー角度、４５はワイヤーと隣接の内部リードとのワイ
ヤー隣接リード間隔、４６はワイヤーと隣接のワイヤー
とのワイヤー隣接ワイヤー間隔をそれぞれ表す。また５
０，５１は１つ１つのパッドの組立条件の対象項目であ
り、それぞれの項目の値は一定範囲内でなければいけな
い。５０はチップパッドと隣接のチップパッドとのパッ
ド間隔、５１はチップパッドのパッド寸法をそれぞれ表
す。
ＬＳＩパッケージの内部リード、３３はワイヤー、３４
はチップパッドをそれぞれ表している。つぎに４１〜４
６は１つ１つのワイヤーに対しての組立条件の対象項目
であり、それぞれの項目の値は一定範囲内でなければい
けない。４１はワイヤー長、４２は内部リード上のワイ
ヤー長、４３はチップ上のワイヤー長、４４はワイヤー
とそのワイヤーが交差しているチップの外部辺とのワイ
ヤー角度、４５はワイヤーと隣接の内部リードとのワイ
ヤー隣接リード間隔、４６はワイヤーと隣接のワイヤー
とのワイヤー隣接ワイヤー間隔をそれぞれ表す。また５
０，５１は１つ１つのパッドの組立条件の対象項目であ
り、それぞれの項目の値は一定範囲内でなければいけな
い。５０はチップパッドと隣接のチップパッドとのパッ
ド間隔、５１はチップパッドのパッド寸法をそれぞれ表
す。
【００１５】さらに、図４において、ディスプレイ上に
設計対象であるチップ６１，チップパッド６４，６５が
表示されている。またこのチップを搭載した複数のＬＳ
Ｉパッケージのうち１つのＬＳＩパッケージの内部リー
ド６２、ワイヤー６３およびワイヤーが長すぎることを
示すエラー表示１（７０）、チップ上のワイヤーの長さ
が長すぎることを示すエラー表示２（７１）の様な、表
示してあるＬＳＩパッケージとチップとの間の組立条件
エラーの詳細が表示されている。
設計対象であるチップ６１，チップパッド６４，６５が
表示されている。またこのチップを搭載した複数のＬＳ
Ｉパッケージのうち１つのＬＳＩパッケージの内部リー
ド６２、ワイヤー６３およびワイヤーが長すぎることを
示すエラー表示１（７０）、チップ上のワイヤーの長さ
が長すぎることを示すエラー表示２（７１）の様な、表
示してあるＬＳＩパッケージとチップとの間の組立条件
エラーの詳細が表示されている。
【００１６】またパッケージ名表示エリア８０には、チ
ップ６１を搭載したい複数のＬＳＩパッケージの名前が
表示される。本実施例では、Ｐ１〜Ｐ５という名前のＬ
ＳＩパッケージと組立条件チェックをしながらチップを
設計している。尚画面上に表示されている内部リードの
ＬＳＩパッケージの名前の表示は反転する。図の例で
は、Ｐ４のＬＳＩパッケージが画面上に表示されてい
る。
ップ６１を搭載したい複数のＬＳＩパッケージの名前が
表示される。本実施例では、Ｐ１〜Ｐ５という名前のＬ
ＳＩパッケージと組立条件チェックをしながらチップを
設計している。尚画面上に表示されている内部リードの
ＬＳＩパッケージの名前の表示は反転する。図の例で
は、Ｐ４のＬＳＩパッケージが画面上に表示されてい
る。
【００１７】全組立チェック有無表示エリア８１には、
それぞれのＬＳＩパッケージとチップ６１との間のすべ
ての組立条件が満たされているかを表すマークが表示さ
れる。図の例では、Ｐ１，Ｐ３，Ｐ４の３つのＬＳＩパ
ッケージとチップとの間になんらかの組立条件エラーが
あることを表している。
それぞれのＬＳＩパッケージとチップ６１との間のすべ
ての組立条件が満たされているかを表すマークが表示さ
れる。図の例では、Ｐ１，Ｐ３，Ｐ４の３つのＬＳＩパ
ッケージとチップとの間になんらかの組立条件エラーが
あることを表している。
【００１８】またリアルタイムチェック結果表示エリラ
８２には、最後に行われた、リアルタイムチェックの結
果が表示される。１回のリアルタイムチェックでは、そ
れぞれのＬＳＩパッケージとの間のすべての組立条件の
チェックを行うわけではなく、主記憶部の内容に変化の
あったものに関する組立条件チェック項目のみをそれぞ
れのＬＳＩパッケージとの間で行い、その結果エラーの
あったパッケージの横にマークを表示する。図の例で
は、最後に行われた、リアルタイムチェックでは、Ｐ
３，Ｐ４のＬＳＩパッケージとの間にエラーがあったこ
とを表している。
８２には、最後に行われた、リアルタイムチェックの結
果が表示される。１回のリアルタイムチェックでは、そ
れぞれのＬＳＩパッケージとの間のすべての組立条件の
チェックを行うわけではなく、主記憶部の内容に変化の
あったものに関する組立条件チェック項目のみをそれぞ
れのＬＳＩパッケージとの間で行い、その結果エラーの
あったパッケージの横にマークを表示する。図の例で
は、最後に行われた、リアルタイムチェックでは、Ｐ
３，Ｐ４のＬＳＩパッケージとの間にエラーがあったこ
とを表している。
【００１９】次に図１と図４を用いて動作を説明する。
【００２０】作業者はまず、情報入力機能部１０を使用
し、組立条件を主記憶部に登録する。
し、組立条件を主記憶部に登録する。
【００２１】次に、情報入力機能部１０を使用し、設計
を行いたいチップの初期情報として、チップ外形寸法，
パッド寸法，各パッドの初期座標、またそのチップを搭
載したいＬＳＩパッケージの名前を主記憶部に順次登録
していく。ＬＳＩパッケージの名前を登録した時点で各
ＬＳＩパッケージデータはＬＳＩパッケージデータベー
ス１３より主記憶部に読み込まれる。次にワイヤーの情
報（どのチップパッドと、どのＬＳＩパッケージのどの
内部リードとを接続させるかの情報）を順次主記憶部に
登録する。尚その際、主記憶部に情報が登録されるたび
ごとに、リアルタイムチェック機能部によって、登録さ
れてくる情報に関する組立条件チェックを行い、主記憶
部上の各ＬＳＩパッケージとチップとの間のエラー情報
を更新していく。このことによって、各ＬＳＩパッケー
ジとチップとの間の全ての組立条件エラー情報は、主記
憶部上に記憶され、この情報は、画面表示機能部によ
り、１つでも組立条件エラーがあると、ディスプレイ上
の全組立チェック有無表示エリア（図４．８０）にマー
クを表示し、エラーが無くなれば、マークを消すことに
より、作業者は、どのＬＳＩパッケージとチップとの間
で組立条件が満たされていないかを常に知ることができ
る。また各ＬＳＩパッケージとチップとのエラーの詳細
を知りたい時は、情報入力機能部１０から画面表示機能
部１１に、ディスプレイ４上に表示するＬＳＩパッケー
ジを切り替え、画面上にそのエラーの詳細を表示させる
（図４．７０，７１）。
を行いたいチップの初期情報として、チップ外形寸法，
パッド寸法，各パッドの初期座標、またそのチップを搭
載したいＬＳＩパッケージの名前を主記憶部に順次登録
していく。ＬＳＩパッケージの名前を登録した時点で各
ＬＳＩパッケージデータはＬＳＩパッケージデータベー
ス１３より主記憶部に読み込まれる。次にワイヤーの情
報（どのチップパッドと、どのＬＳＩパッケージのどの
内部リードとを接続させるかの情報）を順次主記憶部に
登録する。尚その際、主記憶部に情報が登録されるたび
ごとに、リアルタイムチェック機能部によって、登録さ
れてくる情報に関する組立条件チェックを行い、主記憶
部上の各ＬＳＩパッケージとチップとの間のエラー情報
を更新していく。このことによって、各ＬＳＩパッケー
ジとチップとの間の全ての組立条件エラー情報は、主記
憶部上に記憶され、この情報は、画面表示機能部によ
り、１つでも組立条件エラーがあると、ディスプレイ上
の全組立チェック有無表示エリア（図４．８０）にマー
クを表示し、エラーが無くなれば、マークを消すことに
より、作業者は、どのＬＳＩパッケージとチップとの間
で組立条件が満たされていないかを常に知ることができ
る。また各ＬＳＩパッケージとチップとのエラーの詳細
を知りたい時は、情報入力機能部１０から画面表示機能
部１１に、ディスプレイ４上に表示するＬＳＩパッケー
ジを切り替え、画面上にそのエラーの詳細を表示させる
（図４．７０，７１）。
【００２２】作業者は、チップ６１が各ＬＳＩパッケー
ジとの間で組立条件が全て満たさせるために、パッド６
５の座標や、ワイヤー６３の接続などを情報入力機能部
１０を使用し変更させる。また変更すると、即座にリア
ルタイムチェック機能部１２により、組立条件チェック
が行われ、作業者は結果をすぐに知ることができる。
ジとの間で組立条件が全て満たさせるために、パッド６
５の座標や、ワイヤー６３の接続などを情報入力機能部
１０を使用し変更させる。また変更すると、即座にリア
ルタイムチェック機能部１２により、組立条件チェック
が行われ、作業者は結果をすぐに知ることができる。
【００２３】たとえば、図４のＬＳＩパッケージの内部
リードと、パッド６５との間のワイヤーの長さが長すぎ
るエラー表示１（７０）があった場合、情報入力機能部
１０よりパッド６５の座標を変更させ、このＬＳＩパッ
ケージの内部リードとの間のワイヤーの長さを短くにす
る。尚この際、パッドの座標を変更したとたん、リアル
タイムチェック機能部１２により、パッド６５に関する
組立条件チェック（パッドと隣接パッドとの距離のチェ
ックなど）と、それぞれのＬＳＩパッケージでパッド６
５に接続されているワイヤーの組立条件に関するチェッ
ク（それぞれのワイヤーの長さのチェックなど）が行わ
れもしエラーがあった場合リアルタイムチェック結果表
示エリア（図４、８２）にエラーマークが表示される。
このことにより、作業者は、パッド６５の座標を変更し
た行為によって、各ＬＳＩパッケージとの間で組立条件
がエラーになるかどうかを即座に確かめることができ
る。
リードと、パッド６５との間のワイヤーの長さが長すぎ
るエラー表示１（７０）があった場合、情報入力機能部
１０よりパッド６５の座標を変更させ、このＬＳＩパッ
ケージの内部リードとの間のワイヤーの長さを短くにす
る。尚この際、パッドの座標を変更したとたん、リアル
タイムチェック機能部１２により、パッド６５に関する
組立条件チェック（パッドと隣接パッドとの距離のチェ
ックなど）と、それぞれのＬＳＩパッケージでパッド６
５に接続されているワイヤーの組立条件に関するチェッ
ク（それぞれのワイヤーの長さのチェックなど）が行わ
れもしエラーがあった場合リアルタイムチェック結果表
示エリア（図４、８２）にエラーマークが表示される。
このことにより、作業者は、パッド６５の座標を変更し
た行為によって、各ＬＳＩパッケージとの間で組立条件
がエラーになるかどうかを即座に確かめることができ
る。
【００２４】この様にエラーを参照しながら、各情報を
変更しながら作業者は、複数のＬＳＩパッケージに搭載
可能なチップを対話的に設計していくことが出来る。
変更しながら作業者は、複数のＬＳＩパッケージに搭載
可能なチップを対話的に設計していくことが出来る。
【００２５】また設計し終ったチップ及びＬＳＩパッケ
ージとの組合せに関する情報は磁気記憶装置５によっ
て、出力することができる。
ージとの組合せに関する情報は磁気記憶装置５によっ
て、出力することができる。
【００２６】
【発明の効果】以上説明したように、チップの設計、と
くに、複数のＬＳＩパッケージに搭載できるチップを設
計する際、本発明の装置を用いることにより、短時間に
正確に設計できるという効果がある。
くに、複数のＬＳＩパッケージに搭載できるチップを設
計する際、本発明の装置を用いることにより、短時間に
正確に設計できるという効果がある。
【図１】本発明の１実施例を示すブロック図である。
【図２】本発明の対象であるＬＳＩパッケージの構成図
である。
である。
【図３】本発明に関連する組立条件の１例を説明する図
である。
である。
【図４】本発明の１実施例のディスプレイ表示画面例を
説明する図である。
説明する図である。
１ 処理装置 ２ マウス ３ キーボード ４ ディスプレイ ５ 磁気記憶装置 １０ 情報入力機能部 １１ 画面表示機能部 １２ リアルタイムチェック機能部 １３ ＬＳＩパッケージデータベース ２０，３１，６１ チップ ２１，３２，６２ 内部リード ２２，３４ チップパッド ２３，３３，６３ ワイヤー ４１ ワイヤー長 ４２ リード上ワイヤー長 ４３ チップ上ワイヤー長 ４４ ワイヤー角度 ４５ ワイヤー隣接リード間隔 ４６ ワイヤー隣接ワイヤー間隔 ５０ パッド間隔 ５１ パッド寸法 ６４，６５ パッド ７０ エラー表示１ ７１ エラー表示２ ８０ パッケージ名表示エリア ８１ 全組立チェック有無表示エリア ８２ リアルタイムチェック結果表示エリア
Claims (1)
- 【請求項１】 ＬＳＩパッケージにワイヤーボンディン
グ方法で組立られるＬＳＩチップの外形及びＬＳＩチッ
プのパッドをディスプレイ等の表示装置、キーボード、
マウス等の入力装置を用いて対話的に設計するＬＳＩチ
ップ設計装置において、（ａ）パッド寸法やパッド間隔
やワイヤー寸法等の組立条件と、前記ＬＳＩチップの外
形寸法や前記パッド寸法、パッド座標等のチップ情報
と、前記チップを搭載する複数のＬＳＩパッケージにお
ける前記パッドと前記ＬＳＩパッケージとのワイヤー接
続情報とを予じめ記憶する主記憶装置と、（ｂ）前記入
力装置を介して入力されるチップ変更情報を受けて前記
主記憶装置における前記チップ情報及び前記パッドと前
記複数のＬＳＩパッケージとのワイヤー接続情報を更新
し、ワイヤー接続変更情報を受けて前記主記憶装置にお
ける前記パッドと前記ワイヤー接続変更情報で指定され
たＬＳＩパッケージとのワイヤー接続情報を更新する情
報入力手段と、（ｃ）前記主記憶装置における前記チッ
プ情報、及び前記パッドと前記複数のＬＳＩパッケージ
との前記ワイヤー接続情報に変化があると前記組立条件
を満たしているかをリアルタイムにチェックし満たして
いなければエラー情報を前記複数のＬＳＩパッケージ毎
に前記主記憶装置に登録するリアルタイムチェック手段
と、（ｄ）前記主記憶装置における前記チップ情報及び
前記ワイヤー接続情報に変化があると前記主記憶装置に
おける前記チップ情報とワイヤー接続情報を基に、前記
入力装置を介して指定されたＬＳＩパッケージに関する
前記エラー情報を付記した前記チップとの接続図及び前
記複数のＬＳＩパッケージ全体の前記エラー有無情報を
予じめ決められたフォーマットで前記ディスプレイに表
示する画面表示手段と、から構成されることを特徴とす
るＬＳＩチップ設計装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119673A JP2536326B2 (ja) | 1991-05-24 | 1991-05-24 | Ｌｓｉチップ設計装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119673A JP2536326B2 (ja) | 1991-05-24 | 1991-05-24 | Ｌｓｉチップ設計装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04346239A JPH04346239A (ja) | 1992-12-02 |
| JP2536326B2 true JP2536326B2 (ja) | 1996-09-18 |
Family
ID=14767222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3119673A Expired - Fee Related JP2536326B2 (ja) | 1991-05-24 | 1991-05-24 | Ｌｓｉチップ設計装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536326B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2707989B2 (ja) * | 1994-12-20 | 1998-02-04 | 日本電気株式会社 | Ｌｓｉ設計支援システム |
| US6363293B1 (en) * | 1998-01-05 | 2002-03-26 | Texas Instruments Incorporated | Video wire bonded system and method of operation |
| JP2003297870A (ja) | 2002-04-04 | 2003-10-17 | Mitsubishi Electric Corp | 半導体装置の設計支援装置 |
-
1991
- 1991-05-24 JP JP3119673A patent/JP2536326B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04346239A (ja) | 1992-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5175737B2 (ja) | 設計支援方法、設計支援装置、プログラムおよびコンピューター読み取り可能な記憶媒体 | |
| JP4638661B2 (ja) | 設計支援システム | |
| JP2536326B2 (ja) | Ｌｓｉチップ設計装置 | |
| JP3070161B2 (ja) | 実装検査データ作成装置 | |
| JPH10162041A (ja) | ２次元ｃａｄから３次元ｃａｄへのデータ変換システム、及び実装部品の干渉チェック方法 | |
| JPH02236779A (ja) | スキャンパス接続方式 | |
| US7496873B2 (en) | Method and system for determining required quantity of testing points on a circuit layout diagram | |
| JP2002171099A (ja) | 回路基板の実装品質チェック方法及びその装置 | |
| JP2822675B2 (ja) | Ｌｓｉチップ設計システム | |
| JP2887203B2 (ja) | Ｌｓｉ設計支援システム | |
| JP3132467B2 (ja) | Ｌｓｉチップ組み立て判定装置及びｌｓｉチップ組み立て判定方法 | |
| JP2632028B2 (ja) | 装着データ誤入力検出方法 | |
| US6363293B1 (en) | Video wire bonded system and method of operation | |
| JP3204716B2 (ja) | レイアウト編集装置及び図作成装置 | |
| JP2776402B2 (ja) | 配線経路表示方法 | |
| JP3128908B2 (ja) | 配線レイアウト設計のためのエディタ | |
| JP3087208B2 (ja) | 半導体集積回路補修支援方法 | |
| JP2754923B2 (ja) | Ｉｃペレットサイズ計算装置および方法 | |
| JP3716747B2 (ja) | 接続ピン番号対応データ生成システム | |
| JP3344469B2 (ja) | ボンディングリード設計装置 | |
| JPH02171963A (ja) | リード配置設計システム | |
| JP2589800Y2 (ja) | プリント配線基板用ｃａｄ装置 | |
| JPH1174363A (ja) | 半導体チップ組立工程検証装置 | |
| JP2002071339A (ja) | 検査支援システム | |
| JP2524649C (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960514 |
|
| LAPS | Cancellation because of no payment of annual fees |