JP2536175B2 - 多層配線構造体 - Google Patents
多層配線構造体Info
- Publication number
- JP2536175B2 JP2536175B2 JP1216042A JP21604289A JP2536175B2 JP 2536175 B2 JP2536175 B2 JP 2536175B2 JP 1216042 A JP1216042 A JP 1216042A JP 21604289 A JP21604289 A JP 21604289A JP 2536175 B2 JP2536175 B2 JP 2536175B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- mounting
- multilayer wiring
- green sheets
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば大型コンピュータ等の高速データ処
理装置に使用して好適な多層配線構造体に関するもので
ある。
理装置に使用して好適な多層配線構造体に関するもので
ある。
大型電子機器の性能を高めるためには、回路素子内の
論理ゲートスイッチング速度やメモリアクセス速度を高
めることが必要であるが、近年ではこの他例えば回路素
子間を接続する配線の寸法を短縮してさらに高速化を図
る共に、回路基板上に必要な回路素子を全て搭載して高
密度実装化を図ることが行われている。
論理ゲートスイッチング速度やメモリアクセス速度を高
めることが必要であるが、近年ではこの他例えば回路素
子間を接続する配線の寸法を短縮してさらに高速化を図
る共に、回路基板上に必要な回路素子を全て搭載して高
密度実装化を図ることが行われている。
従来、この種の大型電子機器には、プリント基板やセ
ラミック基板からなる多層配線構造体としての多層配線
板が採用されている。
ラミック基板からなる多層配線構造体としての多層配線
板が採用されている。
ところが、従来の多層配線構造体においては、回路基
板の全体が板状に形成されているため、回路素子に接続
する素子接続端子を回路基板の表裏両面に搭載した場合
に入出力端子を回路基板の側端面に設ける必要が生じ、
回路素子と入出力端子間の距離が大きくなっていた。こ
の結果、配線長を十分に短縮することができず、近年に
おける回路素子と入出力端子間の高速化に応じることが
できないという問題があった。また、回路基板の側端面
は表裏面と比較して小面積であるため、入出力端子の設
定個数がそれだけ制約を受け、近年における回路素子の
高密度実装化を図ることもできないという問題もあっ
た。
板の全体が板状に形成されているため、回路素子に接続
する素子接続端子を回路基板の表裏両面に搭載した場合
に入出力端子を回路基板の側端面に設ける必要が生じ、
回路素子と入出力端子間の距離が大きくなっていた。こ
の結果、配線長を十分に短縮することができず、近年に
おける回路素子と入出力端子間の高速化に応じることが
できないという問題があった。また、回路基板の側端面
は表裏面と比較して小面積であるため、入出力端子の設
定個数がそれだけ制約を受け、近年における回路素子の
高密度実装化を図ることもできないという問題もあっ
た。
一方、回路基板の表裏面のうち一方側の面に回路素子
を搭載すると共に、他方側の面に入出力端子を設けた場
合には、素子搭載面が一側面であることから素子搭載面
が両面である場合と比較して回路素子の個数が制約を受
け、同じく回路素子の高密度実装化を図ることができな
いという不都合があった。
を搭載すると共に、他方側の面に入出力端子を設けた場
合には、素子搭載面が一側面であることから素子搭載面
が両面である場合と比較して回路素子の個数が制約を受
け、同じく回路素子の高密度実装化を図ることができな
いという不都合があった。
本発明はこのような事情に鑑みてなされたもので、回
路素子と入出力端子間の高速化および回路素子の高密度
実装化に応じることができる多層配線構造体を提供する
ものである。
路素子と入出力端子間の高速化および回路素子の高密度
実装化に応じることができる多層配線構造体を提供する
ものである。
本発明の多層配線構造体は、積層された複数のグリー
ンシートとこれら複数のグリーンシートの間に形成され
た複数の配線層とを含み、回路素子を実装するための少
なくとも３つの搭載面を含む６面体を呈する多層配線構
造体であって、前記搭載面に形成され、前記配線層の配
線パターンに接続された素子接続端子と、前記配線層の
配線パターンに接続された入出力端子と、前記多層配線
構造体を前記グリーンシートの積層方向に貫通する貫通
孔とを有する。
ンシートとこれら複数のグリーンシートの間に形成され
た複数の配線層とを含み、回路素子を実装するための少
なくとも３つの搭載面を含む６面体を呈する多層配線構
造体であって、前記搭載面に形成され、前記配線層の配
線パターンに接続された素子接続端子と、前記配線層の
配線パターンに接続された入出力端子と、前記多層配線
構造体を前記グリーンシートの積層方向に貫通する貫通
孔とを有する。
また、本発明の他の多層配線構造体は、積層された複
数のグリーンシートとこれら複数のグリーンシートの間
に形成された複数の配線層とを含み、回路素子を実装す
るための少なくとも３つの搭載面を含む６面体を呈する
多層配線構造体であって、前記搭載面に形成され、前記
配線層の配線パターンに接続された素子接続端子と、前
記配線層の配線パターンに接続された入出力端子と、前
記多層配線構造体の少なくとも１つの面に開口する凹部
とを有する また、本発明の他の多層配線構造体は、前記凹部が前
記搭載面以外の面に開口することを特徴とする。
数のグリーンシートとこれら複数のグリーンシートの間
に形成された複数の配線層とを含み、回路素子を実装す
るための少なくとも３つの搭載面を含む６面体を呈する
多層配線構造体であって、前記搭載面に形成され、前記
配線層の配線パターンに接続された素子接続端子と、前
記配線層の配線パターンに接続された入出力端子と、前
記多層配線構造体の少なくとも１つの面に開口する凹部
とを有する また、本発明の他の多層配線構造体は、前記凹部が前
記搭載面以外の面に開口することを特徴とする。
また、本発明の他の多層配線構造体は、接続された複
数の多層配線構造体を含む回路素子の実装構造であっ
て、前記多層配線構造体の各々が、積層された複数のグ
リーンシートとこれら複数のグリーンシートの間に形成
された複数の配線層とを含み、前記回路素子を実装する
ための少なくとも３つの搭載面を含む６面体を呈し、前
記搭載面に形成され、前記配線層の配線パターンに接続
された素子接続端子と、前記多層配線構造体を前記グリ
ーンシートの積層方向に貫通する貫通孔とを有する。
数の多層配線構造体を含む回路素子の実装構造であっ
て、前記多層配線構造体の各々が、積層された複数のグ
リーンシートとこれら複数のグリーンシートの間に形成
された複数の配線層とを含み、前記回路素子を実装する
ための少なくとも３つの搭載面を含む６面体を呈し、前
記搭載面に形成され、前記配線層の配線パターンに接続
された素子接続端子と、前記多層配線構造体を前記グリ
ーンシートの積層方向に貫通する貫通孔とを有する。
また、本発明の他の多層配線構造体は、接続された複
数の多層配線構造体を含む回路素子の実装構造であっ
て、前記多層配線構造体の各々が、積層された複数のグ
リーンシートとこれら複数のグリーンシートの間に形成
された複数の配線層とを含み、前記回路素子を実装する
ための少なくとも３つの搭載面を含む６面体を呈し、前
記搭載面に形成され、前記配線層の配線パターンに接続
された素子接続端子と、前記配線層の配線パターンに接
続された入出力端子と、前記多層配線構造体の少なくと
も１つの面に開口する凹部とを有する。
数の多層配線構造体を含む回路素子の実装構造であっ
て、前記多層配線構造体の各々が、積層された複数のグ
リーンシートとこれら複数のグリーンシートの間に形成
された複数の配線層とを含み、前記回路素子を実装する
ための少なくとも３つの搭載面を含む６面体を呈し、前
記搭載面に形成され、前記配線層の配線パターンに接続
された素子接続端子と、前記配線層の配線パターンに接
続された入出力端子と、前記多層配線構造体の少なくと
も１つの面に開口する凹部とを有する。
また、本発明の他の多層配線構造体は、積層された複
数のグリーンシートとこれら複数のグリーンシートの間
に形成された配線層とを焼成することにより製造され、
回路素子を実装するための少なくとも３つの搭載面を含
む６面体を呈する多層配線構造体であって、前記搭載面
に形成され、前記配線層の配線パターンに接続された素
子接続端子と、前記配線層の配線パターンに接続された
入出力端子と、前記多層配線構造体を前記グリーンシー
トの積層方向に貫通する貫通孔とを有する。
数のグリーンシートとこれら複数のグリーンシートの間
に形成された配線層とを焼成することにより製造され、
回路素子を実装するための少なくとも３つの搭載面を含
む６面体を呈する多層配線構造体であって、前記搭載面
に形成され、前記配線層の配線パターンに接続された素
子接続端子と、前記配線層の配線パターンに接続された
入出力端子と、前記多層配線構造体を前記グリーンシー
トの積層方向に貫通する貫通孔とを有する。
また、本発明の他の多層配線構造体は、積層された複
数のグリーンシートとこれら複数のグリーンシートの間
に形成された配線層とを焼成することにより製造され、
回路素子を実装するための少なくとも３つの搭載面を含
む６面体を呈する多層配線構造体であって、前記搭載面
に形成され、前記配線層の配線パターンに接続された素
子接続端子と、前記配線層の配線パターンに接続された
入出力端子と、前記多層配線構造体の少なくとも１つの
面に開口する凹部とを有する。
数のグリーンシートとこれら複数のグリーンシートの間
に形成された配線層とを焼成することにより製造され、
回路素子を実装するための少なくとも３つの搭載面を含
む６面体を呈する多層配線構造体であって、前記搭載面
に形成され、前記配線層の配線パターンに接続された素
子接続端子と、前記配線層の配線パターンに接続された
入出力端子と、前記多層配線構造体の少なくとも１つの
面に開口する凹部とを有する。
本発明においては、回路素子の搭載数を増加すること
ができると共に、回路素子の搭載面が２つである場合と
比較して素子接続端子間の配線長および回路素子と入出
力端子間の配線長を短縮することができる。
ができると共に、回路素子の搭載面が２つである場合と
比較して素子接続端子間の配線長および回路素子と入出
力端子間の配線長を短縮することができる。
以下、本発明の構成等を図に示す実施例によって詳細
に説明する。
に説明する。
第１図は本発明に係る多層配線構造体を示す外観斜視
図、第２図は同じく本発明における多層配線構造体の配
線層を示す内部斜視図である。同図において、符号１で
示すものは多層配線構造体としてのブロック構造体で、
平面視正方形状のガラスセラミック材料を用いた所謂グ
リーンシートを約320枚積層してなる多数の配線層２を
有し、全体が各辺約80mmとする正六面体（立方体）によ
って形成されている。このブロック構造体１の四面に例
えばLSI等の回路素子（図示せず）を９個搭載する多数
の接続端子4,5が設けられており、他の二面には前記回
路素子（図示せず）に接続する信号端子，グランド端子
および電源端子からなる約1000個の入出力端子６が設け
られている。そして、このブロック構造体１の配線層２
には、前記各接続端子4,5に接続する配線パターン7,8が
形成されており、これら両配線パターン7,8を接続する
スルーホール９が設けられている。なお、グリーンシー
ト320枚（内訳は、約150の導体層，約50層が電源層，約
50層がグランド層および約50層が信号層である。）を積
層するには、各辺80mm,厚さ0.25mm（焼成後）の寸法か
らなる平面視正方形状のグリーンシートと等方静水圧プ
レス法で成形して行う。また、グリーンシートの焼成後
に各端子に無電解の銅−ニッケル−金めっき処理を施し
た後、これら端子に金−錫あるいは金−ゲルマニウム等
の高温半田によってピンを取り付ける。この場合、接続
端子および入出力端子のランドはグリーンシートの焼成
時に形成される。
図、第２図は同じく本発明における多層配線構造体の配
線層を示す内部斜視図である。同図において、符号１で
示すものは多層配線構造体としてのブロック構造体で、
平面視正方形状のガラスセラミック材料を用いた所謂グ
リーンシートを約320枚積層してなる多数の配線層２を
有し、全体が各辺約80mmとする正六面体（立方体）によ
って形成されている。このブロック構造体１の四面に例
えばLSI等の回路素子（図示せず）を９個搭載する多数
の接続端子4,5が設けられており、他の二面には前記回
路素子（図示せず）に接続する信号端子，グランド端子
および電源端子からなる約1000個の入出力端子６が設け
られている。そして、このブロック構造体１の配線層２
には、前記各接続端子4,5に接続する配線パターン7,8が
形成されており、これら両配線パターン7,8を接続する
スルーホール９が設けられている。なお、グリーンシー
ト320枚（内訳は、約150の導体層，約50層が電源層，約
50層がグランド層および約50層が信号層である。）を積
層するには、各辺80mm,厚さ0.25mm（焼成後）の寸法か
らなる平面視正方形状のグリーンシートと等方静水圧プ
レス法で成形して行う。また、グリーンシートの焼成後
に各端子に無電解の銅−ニッケル−金めっき処理を施し
た後、これら端子に金−錫あるいは金−ゲルマニウム等
の高温半田によってピンを取り付ける。この場合、接続
端子および入出力端子のランドはグリーンシートの焼成
時に形成される。
このように構成された多層配線構造体においては、回
路素子（図示せず）の搭載面を４つとしたから、回路素
子の搭載数を増加することができると共に、回路素子の
搭載面が２つである場合と比較して接続端子4,5間の配
線長を短縮することができる。
路素子（図示せず）の搭載面を４つとしたから、回路素
子の搭載数を増加することができると共に、回路素子の
搭載面が２つである場合と比較して接続端子4,5間の配
線長を短縮することができる。
ここで、本発明における多層配線構造体の特徴につ
き、第３図を用いて説明する。
き、第３図を用いて説明する。
本発明は、各素子搭載面Ａがグリーンシート面Ｂに対
して垂直の位置関係にある点である。このため、接続端
子4,5を0.25mm格子上に配置することができる。すなわ
ち、グリーンシートの厚さが0.25mmであることから、各
シート毎に配線パターン7,8を形成すれば、同図にＹで
示す方向に0.25mmピッチの接続端子4,5を形成すること
ができ、また厚膜印刷法によって各グリーンシート上に
配線パターン7,8を形成すれば、同図にＸで示す方向に
0.25mmピッチの接続端子4,5を形成することができる。
なお、各接続端子4,5のランド自体は、グリーンシート
積層後にスクリーン法によって形成される。また、スル
ーホール９は、口径が0.1mm,ピッチが2.54mmの千鳥格子
状に形成される。
して垂直の位置関係にある点である。このため、接続端
子4,5を0.25mm格子上に配置することができる。すなわ
ち、グリーンシートの厚さが0.25mmであることから、各
シート毎に配線パターン7,8を形成すれば、同図にＹで
示す方向に0.25mmピッチの接続端子4,5を形成すること
ができ、また厚膜印刷法によって各グリーンシート上に
配線パターン7,8を形成すれば、同図にＸで示す方向に
0.25mmピッチの接続端子4,5を形成することができる。
なお、各接続端子4,5のランド自体は、グリーンシート
積層後にスクリーン法によって形成される。また、スル
ーホール９は、口径が0.1mm,ピッチが2.54mmの千鳥格子
状に形成される。
一方、従来の多層配線構造体においては、素子搭載面
がグリーンシート面に対して平行であるため、接続端子
ピッチがスルーホールの制約を受けて0.5mmピッチが量
産上の限界であった。
がグリーンシート面に対して平行であるため、接続端子
ピッチがスルーホールの制約を受けて0.5mmピッチが量
産上の限界であった。
次に、第４図（ａ）〜（ｃ）に示す簡単なモデルを用
いて多層配線構造体の面数と配線長の関係について考察
する。
いて多層配線構造体の面数と配線長の関係について考察
する。
（Ｉ）同図（ａ）に示すように多層配線構造体の素子搭
載面が面積Ｓの正方形である場合に、一辺の長さは であるから、相対向する頂点に位置する接続端子3a,3b
を結ぶパスがクリティカルパスとなる。このパスの長さ
は、斜め配線（最大長の窒素間配線）が許容されると となる。また、素子搭載面が長方形である場合には、同
一の面積Ｓのクリティカルパスが正方形の場合と比較し
て大きくなる。ここで、符号Ｃは回路素子（図示せず）
の搭載エリアである。
載面が面積Ｓの正方形である場合に、一辺の長さは であるから、相対向する頂点に位置する接続端子3a,3b
を結ぶパスがクリティカルパスとなる。このパスの長さ
は、斜め配線（最大長の窒素間配線）が許容されると となる。また、素子搭載面が長方形である場合には、同
一の面積Ｓのクリティカルパスが正方形の場合と比較し
て大きくなる。ここで、符号Ｃは回路素子（図示せず）
の搭載エリアである。
したがって、回路素子（図示せず）を一面に搭載する
場合のクリティカルパスl1は である。
場合のクリティカルパスl1は である。
（II）同図（ｂ）に示すように回路素子（図示せず）を
両面に搭載する場合を考えると、前回と同様に素子搭載
面が正方形である場合に最短長のクリティカルパスとな
る。このため、片面当たりの搭載面積がS/2,各辺の長さ
は となるから、最遠の素子間配線（クリティカルパス）l2
は相対向する表裏面上の接続端子3a,3bであり、この長
さl2は板厚をｈとすると、 となる。この場合、ｈがＳと比較して非常に小さい値で
あれば、 として差し支えない。
両面に搭載する場合を考えると、前回と同様に素子搭載
面が正方形である場合に最短長のクリティカルパスとな
る。このため、片面当たりの搭載面積がS/2,各辺の長さ
は となるから、最遠の素子間配線（クリティカルパス）l2
は相対向する表裏面上の接続端子3a,3bであり、この長
さl2は板厚をｈとすると、 となる。この場合、ｈがＳと比較して非常に小さい値で
あれば、 として差し支えない。
これより、長さl2は接続端子3a,3bの片面実装時の長
さl1の 部となって、従来技術と比較して改善されていることが
理解できる。
さl1の 部となって、従来技術と比較して改善されていることが
理解できる。
（III）同図（ｃ）に示すように接続端子3a,3bを４面に
搭載する場合を考えると、一面当たりの搭載エリア面積
がS/4となり、各辺の大きさは となる。この場合、最遠の素子間配線長l3（クリティカ
ルパス）は、 となり、両面実装の場合と比較して一層改善されること
が理解できよう。
搭載する場合を考えると、一面当たりの搭載エリア面積
がS/4となり、各辺の大きさは となる。この場合、最遠の素子間配線長l3（クリティカ
ルパス）は、 となり、両面実装の場合と比較して一層改善されること
が理解できよう。
以上、本発明の多層配線構造体における面数とクリテ
ィカルパス長ｌの関係（面数5,6の場合を含む）を表に
すると、下記の通りである。
ィカルパス長ｌの関係（面数5,6の場合を含む）を表に
すると、下記の通りである。
このように、板状の多層配線構造体（２面実装する場
合）では、クリティカルパス長をＳより小さくすること
ができないが、本発明による多層配線構造体を使用した
場合には、クリティカルパス長をＳより小さくすること
ができるのである。因に、回路素子を４面実装すると、
クリティカルパス長は となり、両面実装する場合と比較して13％小さくなる。
合）では、クリティカルパス長をＳより小さくすること
ができないが、本発明による多層配線構造体を使用した
場合には、クリティカルパス長をＳより小さくすること
ができるのである。因に、回路素子を４面実装すると、
クリティカルパス長は となり、両面実装する場合と比較して13％小さくなる。
また、本発明においては、接続端子4,5と入出力端子
６間の距離も小さくなる。この場合、素子搭載面の中央
端子から最短の入出力端子までの距離で比較すると、両
面実装の場合は多層配線構造体の周囲に入出力端子があ
るから、その距離は一辺の長さ の1/2とすると となり、これに対して本発明の場合は の1/2の となる。
６間の距離も小さくなる。この場合、素子搭載面の中央
端子から最短の入出力端子までの距離で比較すると、両
面実装の場合は多層配線構造体の周囲に入出力端子があ
るから、その距離は一辺の長さ の1/2とすると となり、これに対して本発明の場合は の1/2の となる。
次い、本発明の別の第２の実施例につき、第５図〜第
７図を用いて説明する。ここで、同図において第１図〜
第３図と同一の部材については同一の符号を付し、詳細
な説明は省略する。
７図を用いて説明する。ここで、同図において第１図〜
第３図と同一の部材については同一の符号を付し、詳細
な説明は省略する。
すなわち、第２の実施例は、同図に示すように配線層
２の積層方向すなわち入出力面側に開口する６個の貫通
孔10を設けることにより、ブロック構造体１の製造（グ
リーンシートの積層）時にバインダ成分を燃焼除去する
ことができる。この場合、貫通孔10a,10bの口径は約3mm
の寸法に設定されており、その内周面には金めっき処理
が施された厚さ0.3mm程度の金属導体膜11a,11bが形成さ
れている。また、これら金属導体膜11a,11bには、電源
電流の供給バスとしての電源部12a,12bが接続されてい
る。ここで、グリーンシートを積層する場合にシート焼
成後に各端子および貫通孔10の内周面に無電解の銅−ニ
ッケル−金めっき処理を施した後、これら端子に金−錫
あるいは金−ゲルマニウム等の高温半田によってピンを
取り付ける。
２の積層方向すなわち入出力面側に開口する６個の貫通
孔10を設けることにより、ブロック構造体１の製造（グ
リーンシートの積層）時にバインダ成分を燃焼除去する
ことができる。この場合、貫通孔10a,10bの口径は約3mm
の寸法に設定されており、その内周面には金めっき処理
が施された厚さ0.3mm程度の金属導体膜11a,11bが形成さ
れている。また、これら金属導体膜11a,11bには、電源
電流の供給バスとしての電源部12a,12bが接続されてい
る。ここで、グリーンシートを積層する場合にシート焼
成後に各端子および貫通孔10の内周面に無電解の銅−ニ
ッケル−金めっき処理を施した後、これら端子に金−錫
あるいは金−ゲルマニウム等の高温半田によってピンを
取り付ける。
また、本発明の別の第３の実施例は、第８図（ａ）お
よび（ｂ）に示すようにブロック構造体１に上下入出力
端子面1a（素子搭載面1b）のうち下側の入出力端子面に
開口する断面コ字状の凹部21を設けることにより、ブロ
ック構造体１の脱バインダを簡単に行うことができる。
この場合、凹部21の開口は辺40mmの平面視正方形状に形
成されており、その深さは60mmの寸法に設定されてい
る。これにより、ブロック構造体１の板厚は最大で厚さ
20mmの寸法に設定される。
よび（ｂ）に示すようにブロック構造体１に上下入出力
端子面1a（素子搭載面1b）のうち下側の入出力端子面に
開口する断面コ字状の凹部21を設けることにより、ブロ
ック構造体１の脱バインダを簡単に行うことができる。
この場合、凹部21の開口は辺40mmの平面視正方形状に形
成されており、その深さは60mmの寸法に設定されてい
る。これにより、ブロック構造体１の板厚は最大で厚さ
20mmの寸法に設定される。
このように構成された多層配線構造体（第３の実施
例）を製造するには、ガラス−セラミック材料を用いた
グリーンシート（導体用金属としては例えば銀，銀パ
ラ，銅あるいは金等を用いる）を積層すること（グリー
ンシート法）により行われる。ここで、グリーンシート
１枚の厚さは、焼成後寸法で0.1〜0.25mm程度である。
このうち厚さ0.25mmのグリーンシートを使用すると、厚
さ80mmのブロック構造体はグリーンシート320枚を積層
して得ることができる。その内訳は、約100の導体層，
約20層の電源層，約30層のグランド層，約50層の信号層
である。この場合、表層の接続端子および入出力端子の
ランドは、積層体として焼成した後に厚膜法あるいはめ
っき法によって形成されるが、端子部は必要に応じてポ
リイミド層を用いて位置補正を行う。また、凹部21は等
方静水圧プレス法によって積層グリーンシートの一部に
空間部を形成する。
例）を製造するには、ガラス−セラミック材料を用いた
グリーンシート（導体用金属としては例えば銀，銀パ
ラ，銅あるいは金等を用いる）を積層すること（グリー
ンシート法）により行われる。ここで、グリーンシート
１枚の厚さは、焼成後寸法で0.1〜0.25mm程度である。
このうち厚さ0.25mmのグリーンシートを使用すると、厚
さ80mmのブロック構造体はグリーンシート320枚を積層
して得ることができる。その内訳は、約100の導体層，
約20層の電源層，約30層のグランド層，約50層の信号層
である。この場合、表層の接続端子および入出力端子の
ランドは、積層体として焼成した後に厚膜法あるいはめ
っき法によって形成されるが、端子部は必要に応じてポ
リイミド層を用いて位置補正を行う。また、凹部21は等
方静水圧プレス法によって積層グリーンシートの一部に
空間部を形成する。
この他、第３発明の他の実施例につき、第９図（ａ）
および（ｂ）を用いて説明すると、ブロック構造体１に
上下入出力端子面1a（素子搭載面1b）のうち下側の入出
力端子面に開口する断面コ字状の凹部31を４つ設けたも
のである。これら凹部31の開口は辺15mmの平面視正方形
状に形成されており、その深さは60mmの寸法に設定され
ている。これにより、ブロック構造体１の板厚は最大で
厚さ20mmの寸法に設定される。この板厚は、脱バインダ
性を考慮すると、20mm以下の寸法に設定されることが望
ましいが、最大30mmまでは効果的である。
および（ｂ）を用いて説明すると、ブロック構造体１に
上下入出力端子面1a（素子搭載面1b）のうち下側の入出
力端子面に開口する断面コ字状の凹部31を４つ設けたも
のである。これら凹部31の開口は辺15mmの平面視正方形
状に形成されており、その深さは60mmの寸法に設定され
ている。これにより、ブロック構造体１の板厚は最大で
厚さ20mmの寸法に設定される。この板厚は、脱バインダ
性を考慮すると、20mm以下の寸法に設定されることが望
ましいが、最大30mmまでは効果的である。
ここで、第３発明における多層配線構造体の面数と配
線長の関係については、第1,第２発明と同様第１表に示
す通りである。この場合、実際の配線は斜め配線を使用
せず、Ｘ−Ｙの直交する２軸あるいはＸ−Ｙ−Ｚの直交
する３軸を利用して任意の２点を結ぶことが多い。例え
ば（Ａ），（Ｂ），（Ｃ）の各実装方法におけるクリテ
ィカルパス長は第２表に示す。
線長の関係については、第1,第２発明と同様第１表に示
す通りである。この場合、実際の配線は斜め配線を使用
せず、Ｘ−Ｙの直交する２軸あるいはＸ−Ｙ−Ｚの直交
する３軸を利用して任意の２点を結ぶことが多い。例え
ば（Ａ），（Ｂ），（Ｃ）の各実装方法におけるクリテ
ィカルパス長は第２表に示す。
これより、ブロック構造体１に凹部21,31がある場合
には、斜め配線が自由に引くことができないが、直交す
る配線方向を使用する場合に立方体実装が有利であるこ
とが理解できる。
には、斜め配線が自由に引くことができないが、直交す
る配線方向を使用する場合に立方体実装が有利であるこ
とが理解できる。
なお、各発明におけるブロック構造体の形状は前述し
た実施例に限定されず、他の直方体であってもよいこと
は勿論である。
た実施例に限定されず、他の直方体であってもよいこと
は勿論である。
以上説明したように本発明によれば、多数の回路素子
を実装する少なくとも３つの搭載面をもつ六面体であっ
て、この六面体を多数の配線層からなるブロック構造体
によって形成し、このブロック構造体に配線層の配線パ
ターンに接続する素子接続端子と入出力端子を設けたの
で、回路素子の搭載数を増加することができると共に、
回路素子の搭載面が２つである場合と比較して素子接続
端子間の配線長および回路素子と入出力端子間の配線長
を短縮することができ、近年における回路素子と入出力
端子間の高速化と回路素子の高密度実装化に応じること
ができる。また、入出力端子と素子接続端子間の距離を
短縮できることは、回路素子に対して給電する場合のコ
スト面においても有利である。また、ブロック構造体に
配線層の積層方向に貫通孔を設けたから、構造体の製造
時にバインダ成分を燃焼除去することができ、製造を簡
単に行うことができると共に、電源やグランド部への給
電路として使用することができる。さらに、ブロック構
造体に少なくとも１面に開口する凹部を設けた場合、脱
バインダを容易に行うことができるといった利点があ
る。
を実装する少なくとも３つの搭載面をもつ六面体であっ
て、この六面体を多数の配線層からなるブロック構造体
によって形成し、このブロック構造体に配線層の配線パ
ターンに接続する素子接続端子と入出力端子を設けたの
で、回路素子の搭載数を増加することができると共に、
回路素子の搭載面が２つである場合と比較して素子接続
端子間の配線長および回路素子と入出力端子間の配線長
を短縮することができ、近年における回路素子と入出力
端子間の高速化と回路素子の高密度実装化に応じること
ができる。また、入出力端子と素子接続端子間の距離を
短縮できることは、回路素子に対して給電する場合のコ
スト面においても有利である。また、ブロック構造体に
配線層の積層方向に貫通孔を設けたから、構造体の製造
時にバインダ成分を燃焼除去することができ、製造を簡
単に行うことができると共に、電源やグランド部への給
電路として使用することができる。さらに、ブロック構
造体に少なくとも１面に開口する凹部を設けた場合、脱
バインダを容易に行うことができるといった利点があ
る。
第１図は本発明に係る多層配線構造体を示す外観斜視
図、第２図および第３図は同じく本発明における多層配
線構造体の配線層，素子搭載面を示す内部斜視図と要部
斜視図、第４図（ａ）〜（ｃ）は多層配線構造体の面数
と配線長の関係を説明するための図、第５図〜第７図は
本発明の別の第２発明に係る多層配線構造体を示す外観
斜視図、内部斜視図、断面図、第８図（ａ）および
（ｂ）は本発明の別の第３発明に係る多層配線構造体の
外観を示す概略図とそのｂ−ｂ線断面図、第９図（ａ）
および（ｂ）は第３発明の他の実施例を示す外観斜視図
と断面図である。 １……ブロック構造体、２……配線層、 4,5……接続端子、６……入出力端子、 7,8……配線パターン。
図、第２図および第３図は同じく本発明における多層配
線構造体の配線層，素子搭載面を示す内部斜視図と要部
斜視図、第４図（ａ）〜（ｃ）は多層配線構造体の面数
と配線長の関係を説明するための図、第５図〜第７図は
本発明の別の第２発明に係る多層配線構造体を示す外観
斜視図、内部斜視図、断面図、第８図（ａ）および
（ｂ）は本発明の別の第３発明に係る多層配線構造体の
外観を示す概略図とそのｂ−ｂ線断面図、第９図（ａ）
および（ｂ）は第３発明の他の実施例を示す外観斜視図
と断面図である。 １……ブロック構造体、２……配線層、 4,5……接続端子、６……入出力端子、 7,8……配線パターン。
Claims (7)
- 【請求項１】積層された複数のグリーンシートとこれら
複数のグリーンシートの間に形成された複数の配線層と
を含み、回路素子を実装するための少なくとも３つの搭
載面を含む６面体を呈する多層配線構造体において、 前記搭載面に形成され、前記配線層の配線パターンに接
続された素子接続端子と、 前記配線層の配線パターンに接続された入出力端子と、 前記多層配線構造体を前記グリーンシートの積層方向に
貫通する貫通孔とを有することを特徴とする多層配線構
造体。 - 【請求項２】積層された複数のグリーンシートとこれら
複数のグリーンシートの間に形成された複数の配線層と
を含み、回路素子を実装するための少なくとも３つの搭
載面を含む６面体を呈する多層配線構造体において、 前記搭載面に形成され、前記配線層の配線パターンに接
続された素子接続端子と、 前記配線層の配線パターンに接続された入出力端子と、 前記多層配線構造体の少なくとも１つの面に開口する凹
部とを有することを特徴とする多層配線構造体。 - 【請求項３】前記凹部が前記搭載面以外の面に開口する
ことを特徴とする請求項２記載の多層配線構造体。 - 【請求項４】接続された複数の多層配線構造体を含む回
路素子の実装構造において、前記多層配線構造体の各々
が、 積層された複数のグリーンシートとこれら複数のグリー
ンシートの間に形成された複数の配線層とを含み、 前記回路素子を実装するための少なくとも３つの搭載面
を含む６面体を呈し、 前記搭載面に形成され、前記配線層の配線パターンに接
続された素子接続端子と、 前記多層配線構造体を前記グリーンシートの積層方向に
貫通する貫通孔とを有することを特徴とする回路素子の
実装構造。 - 【請求項５】接続された複数の多層配線構造体を含む回
路素子の実装構造において、前記多層配線構造体の各々
が、 積層された複数のグリーンシートとこれら複数のグリー
ンシートの間に形成された複数の配線層とを含み、 前記回路素子を実装するための少なくとも３つの搭載面
を含む６面体を呈し、 前記搭載面に形成され、前記配線層の配線パターンに接
続された素子接続端子と、 前記配線層の配線パターンに接続された入出力端子と、
前記多層配線構造体の少なくとも１つの面に開口する凹
部とを有することを特徴とする回路素子の実装構造。 - 【請求項６】積層された複数のグリーンシートとこれら
複数のグリーンシートの間に形成された配線層とを焼成
することにより製造され、回路素子を実装するための少
なくとも３つの搭載面を含む６面体を呈する多層配線構
造体において、 前記搭載面に形成され、前記配線層の配線パターンに接
続された素子接続端子と、 前記配線層の配線パターンに接続された入出力端子と、 前記多層配線構造体を前記グリーンシートの積層方向に
貫通する貫通孔とを有することを特徴とする多層配線構
造体。 - 【請求項７】積層された複数のグリーンシートとこれら
複数のグリーンシートの間に形成された配線層とを焼成
することにより製造され、回路素子を実装するための少
なくとも３つの搭載面を含む６面体を呈する多層配線構
造体において、 前記搭載面に形成され、前記配線層の配線パターンに接
続された素子接続端子と、 前記配線層の配線パターンに接続された入出力端子と、 前記多層配線構造体の少なくとも１つの面に開口する凹
部とを有することを特徴とする多層配線構造体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1408789 | 1989-01-25 | ||
| JP1-14087 | 1989-03-15 | ||
| JP1-60838 | 1989-03-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH038394A JPH038394A (ja) | 1991-01-16 |
| JP2536175B2 true JP2536175B2 (ja) | 1996-09-18 |
Family
ID=11851327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1216042A Expired - Lifetime JP2536175B2 (ja) | 1989-01-25 | 1989-08-24 | 多層配線構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536175B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9928257D0 (en) * | 1999-12-01 | 2000-01-26 | Sigtronics Ltd | Improvements in or relating to circuit boards |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886757A (ja) * | 1981-11-18 | 1983-05-24 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0680877B2 (ja) * | 1984-05-31 | 1994-10-12 | 富士通株式会社 | 高密度実装構造 |
| JPH01207918A (ja) * | 1988-02-16 | 1989-08-21 | Nec Kansai Ltd | リードレス部品及び電気配線体 |
-
1989
- 1989-08-24 JP JP1216042A patent/JP2536175B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH038394A (ja) | 1991-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4202007A (en) | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers | |
| JPH0685423A (ja) | 電気アセンブリ | |
| US4016463A (en) | High density multilayer printed circuit card assembly and method | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JPH06250763A (ja) | 計算素子および製造方法 | |
| US4193082A (en) | Multi-layer dielectric structure | |
| JPH0542140B2 (ja) | ||
| JP2536175B2 (ja) | 多層配線構造体 | |
| JPH0653349A (ja) | マルチチップモジュール基板の配線構造 | |
| EP0689247A1 (en) | High input/output density MLC flat pack | |
| JP2002324973A (ja) | セラミック多層基板 | |
| JP2800864B2 (ja) | 積層電子部品 | |
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JPS5987896A (ja) | 多層プリント基板 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JP2009194000A (ja) | 多数個取り配線基板 | |
| JPS6024093A (ja) | セラミツク配線基板の製造法 | |
| JPS59151496A (ja) | セラミツク多層配線基板の製造方法 | |
| JPS63188A (ja) | 回路基板の製造方法 | |
| JPS5864094A (ja) | 接続用ピン付多層配線基板 | |
| JPH0593010U (ja) | 電磁コイル | |
| JPS62149189A (ja) | セラミツク湿式印刷多層基板 | |
| JPS6243539B2 (ja) | ||
| JPS62169398A (ja) | セラミツク多層配線基板 | |
| JPS6052589B2 (ja) | セラミック基板のピン出し方法 |