JPS63188A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPS63188A JPS63188A JP14362286A JP14362286A JPS63188A JP S63188 A JPS63188 A JP S63188A JP 14362286 A JP14362286 A JP 14362286A JP 14362286 A JP14362286 A JP 14362286A JP S63188 A JPS63188 A JP S63188A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- circuit board
- hole
- dielectric
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000919 ceramic Substances 0.000 claims description 38
- 239000004020 conductor Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- 229910010293 ceramic material Inorganic materials 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 241001272720 Medialuna californiensis Species 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
導体ペースト、又は導体ペースト及び誘電体ペーストを
、それぞれグリンシートの状態のセラミック基板に印刷
した後に、多数のグリンシートを積層・焼成して、スル
ーホール導体及び誘電体が貫通したセラミックブロック
となし、その後セラミックブロックをスルーホール導体
に直交する面で、所望の厚さに切断することにより、ス
ルーホールを有し、且つ必要に応じてコンデンサを埋設
した回路基板を、低コストに製造する。
、それぞれグリンシートの状態のセラミック基板に印刷
した後に、多数のグリンシートを積層・焼成して、スル
ーホール導体及び誘電体が貫通したセラミックブロック
となし、その後セラミックブロックをスルーホール導体
に直交する面で、所望の厚さに切断することにより、ス
ルーホールを有し、且つ必要に応じてコンデンサを埋設
した回路基板を、低コストに製造する。
本発明は、セラミック材よりなる回路基板の製造方法の
改良に関する。
改良に関する。
混成集積回路等の回路基板は、セラミック基板が用いら
れ、搭載部品の実装密度を高くするために、セラミック
基板の表裏の両面に、パターンを形成している。しなが
って、表裏面のパターンを接続するスルーホールが必要
である。
れ、搭載部品の実装密度を高くするために、セラミック
基板の表裏の両面に、パターンを形成している。しなが
って、表裏面のパターンを接続するスルーホールが必要
である。
このような回路基板が、電子機器に広く使用されるに伴
い、低コストのことの要望が強い。
い、低コストのことの要望が強い。
−方、混成集積回路には回路基板上にコンデンサを搭載
したものが多い、よって回路基板の小形化の推進上から
、コンデンサ埋設形の回路基板の要望がある。
したものが多い、よって回路基板の小形化の推進上から
、コンデンサ埋設形の回路基板の要望がある。
従来は、第3図の工程図に示すような方法で、回路基板
を製造するのが一般であった。
を製造するのが一般であった。
従来の製造方法は、第3図(a)のように、所望の厚さ
の大きい定尺のセラミック基板を、グリンシートの状態
で、所望の大きさの角片に切断し、所望の位置にスルー
ホール用孔2aを、成形型を用いて穿設し、その後焼成
してセラミック基板1を硬化形成している。
の大きい定尺のセラミック基板を、グリンシートの状態
で、所望の大きさの角片に切断し、所望の位置にスルー
ホール用孔2aを、成形型を用いて穿設し、その後焼成
してセラミック基板1を硬化形成している。
なお、グリンシートの状態で孔開けをせずに、焼成後に
しご、−ザー加工してスルーホール用孔2aを穿設する
こともある。
しご、−ザー加工してスルーホール用孔2aを穿設する
こともある。
次に第3図(b3のように、セラミック基板1の表面に
、所望のパターン形状に導体ペースト3Aを印刷する。
、所望のパターン形状に導体ペースト3Aを印刷する。
この際セラミック基板1の裏面側から空気を吸引して、
それぞれのスルーホール用孔2aの中に導体ペースト3
Aを充満させている。
それぞれのスルーホール用孔2aの中に導体ペースト3
Aを充満させている。
導体ペースト3Aを乾燥後、セラミック基板1を裏返し
、裏面に所望のパターン形状に導体ペーストを印刷し、
乾燥後焼成して、第3図(C1のように、スルーホール
用孔2aの中にスルーホール導体2を、表面にパターン
3.裏面にパターン4をそれぞれ形成している。
、裏面に所望のパターン形状に導体ペーストを印刷し、
乾燥後焼成して、第3図(C1のように、スルーホール
用孔2aの中にスルーホール導体2を、表面にパターン
3.裏面にパターン4をそれぞれ形成している。
このことにより、表面のパターン3と裏面のパターン4
とが、所望の個所でスルーホール導体2により接続され
た回路基板5が製造される。
とが、所望の個所でスルーホール導体2により接続され
た回路基板5が製造される。
なお、図示してないが、他の従来方法として、定尺の大
きなセラミック基板を用い、表面を格子状のスクライプ
線で、所望の形状の角片に区画し、それぞれの区画内に
スルーホール、及びパターンを形成した後に、それぞれ
のスクライプ線に沿って切断し、個々の回路基板に分離
する方法も知られている。
きなセラミック基板を用い、表面を格子状のスクライプ
線で、所望の形状の角片に区画し、それぞれの区画内に
スルーホール、及びパターンを形成した後に、それぞれ
のスクライプ線に沿って切断し、個々の回路基板に分離
する方法も知られている。
しかしながら上記従来の回路基板の製造方法は、スルー
ホール用孔の穿設に、打抜型、或いはレーザー加工装置
を必要とし、コスト高であるという問題点がある。
ホール用孔の穿設に、打抜型、或いはレーザー加工装置
を必要とし、コスト高であるという問題点がある。
また、スルーホール用孔に導体ペーストを吸引して、ス
ルーホール導体を形成していることに起因して、スルー
ホール導体の大きさが制限され、断面形状の大きいこと
を必要とするスルーホール(例えば電源用、アース用等
のスルーホール)は、複数のスルーホールを並列して設
ける等しなければならず、低コスト化、小形化の推進が
阻害されるという問題点がある。
ルーホール導体を形成していることに起因して、スルー
ホール導体の大きさが制限され、断面形状の大きいこと
を必要とするスルーホール(例えば電源用、アース用等
のスルーホール)は、複数のスルーホールを並列して設
ける等しなければならず、低コスト化、小形化の推進が
阻害されるという問題点がある。
一方、回路基板に切欠き等があると、マザーボードに自
動実装する際に、位置決めが容易となり、また角形以外
の形状、例えば半月形等の場合の方がマザーボードに高
密度に実装することができる等のメリットがあるが、こ
のような角形以外の形状にする従来方法は、−旦セラミ
ック基板を角片に製造し、その後所望の形状にレーザー
加工する等しなければならず、コスト高となる。
動実装する際に、位置決めが容易となり、また角形以外
の形状、例えば半月形等の場合の方がマザーボードに高
密度に実装することができる等のメリットがあるが、こ
のような角形以外の形状にする従来方法は、−旦セラミ
ック基板を角片に製造し、その後所望の形状にレーザー
加工する等しなければならず、コスト高となる。
さらにまた、従来の回路基板の製造方法では、コンデン
サは、セラミック基板上に実装する、或いはマザーボー
ド上に実装する等しており、装置の低コスト化に支障が
あるという問題点がある。
サは、セラミック基板上に実装する、或いはマザーボー
ド上に実装する等しており、装置の低コスト化に支障が
あるという問題点がある。
上記従来の問題点を解決するため本発明は、第1図のよ
うに完成した回路基板20が、所望の平面視形状になる
如(に、先ず所望の幅の複数のセラミック材のグリンシ
ート10を積層して、セラミックブロック15を形成す
る。この際、積層前に選択したグリンシートOの表面の
所望の位置に導体ペースト11Aを、それぞれ所望の幅
の帯状に印刷する。
うに完成した回路基板20が、所望の平面視形状になる
如(に、先ず所望の幅の複数のセラミック材のグリンシ
ート10を積層して、セラミックブロック15を形成す
る。この際、積層前に選択したグリンシートOの表面の
所望の位置に導体ペースト11Aを、それぞれ所望の幅
の帯状に印刷する。
そして、導体ペースト11Aを印刷したグリンシートを
含む、多数のグリンシート10を所望に積層後、焼成し
て、硬化したセラミックブロック15を形成する。した
がって、このセラミックブロック15は、内部の所望の
位置に、所望の幅のスルーホール導体11が縦に貫通し
ている。
含む、多数のグリンシート10を所望に積層後、焼成し
て、硬化したセラミックブロック15を形成する。した
がって、このセラミックブロック15は、内部の所望の
位置に、所望の幅のスルーホール導体11が縦に貫通し
ている。
その後、グリンシート10に直交する方向に、セラミッ
クブロック15を切断して、所望の厚さの多数のセラミ
ック基板16を形成する。
クブロック15を切断して、所望の厚さの多数のセラミ
ック基板16を形成する。
次に、それぞれのセラミック基板16の表面及び裏面に
、スルーホール導体11の端面に接続するパターン21
を印刷・形成して導体層となし、回路基板20を完成さ
せる。
、スルーホール導体11の端面に接続するパターン21
を印刷・形成して導体層となし、回路基板20を完成さ
せる。
一方、コンデンサを埋設した回路基板は、グリンシート
10の表面に、セラミック材より誘電率の大きい誘電体
ペースト12Aを所望の幅の帯状に印刷する。その後は
上述の手段により、セラミックブロック15を形成し切
断する。
10の表面に、セラミック材より誘電率の大きい誘電体
ペースト12Aを所望の幅の帯状に印刷する。その後は
上述の手段により、セラミックブロック15を形成し切
断する。
そして得られたセラミック基板16の表面と裏面に、誘
電体12の端面に密着する電極膜22と接続導体層をそ
れぞれ形成するものである。
電体12の端面に密着する電極膜22と接続導体層をそ
れぞれ形成するものである。
上記本発明方法によれば、導体ベース)11A。
及び誘電体ペースト12Aの印刷する幅を所望に選択す
ることにより、所望に大きいスルーホールを有する、或
いは所望の容量のコンデンサを埋設した回路基板を得る
ことが容易である。
ることにより、所望に大きいスルーホールを有する、或
いは所望の容量のコンデンサを埋設した回路基板を得る
ことが容易である。
また、それぞれのグリンシートの幅を選択し、異なる幅
のグリンシートを所望にの厚さに積層することにより、
角片以外の形状の回路基板、例えば切欠きのある回路基
板、或いは半月形の回路基板を容易に製造できる。
のグリンシートを所望にの厚さに積層することにより、
角片以外の形状の回路基板、例えば切欠きのある回路基
板、或いは半月形の回路基板を容易に製造できる。
また、スルーホール用孔を穿設する必要がないので、打
抜型、或いはレーザー加工装置を必要とせず、且つ長さ
が充分に大きいグリンシートを用いることにより、所望
の厚さ回路基板を多数製造することができ、量産が容易
であって、得られる回路基板が低コストである。
抜型、或いはレーザー加工装置を必要とせず、且つ長さ
が充分に大きいグリンシートを用いることにより、所望
の厚さ回路基板を多数製造することができ、量産が容易
であって、得られる回路基板が低コストである。
以下図を参照しながら、本発明方法を具体的に説明する
。
。
第1図は、本発明方法の1実施例のコンデンサ内臓の回
路基板の製造方法を示す工程図、第2図は他の実施例の
角片以外の回路基板の製造方法を示す工程図である。
路基板の製造方法を示す工程図、第2図は他の実施例の
角片以外の回路基板の製造方法を示す工程図である。
第1図に示す回路基板は、先ず第1図(alのように、
幅が同一で、充分に長い複数のセラミック材例えばアル
ミナ)のグリンシート10を多数用いて、選択したグリ
ンシート10の表面の、スルーホールを設ける所望の位
置に、欲するスルーホール幅に等しい所望の幅の導体ペ
ースト11Aを、スクリーン印刷する。
幅が同一で、充分に長い複数のセラミック材例えばアル
ミナ)のグリンシート10を多数用いて、選択したグリ
ンシート10の表面の、スルーホールを設ける所望の位
置に、欲するスルーホール幅に等しい所望の幅の導体ペ
ースト11Aを、スクリーン印刷する。
また選択したグリンシート10の表面の所望の位置に、
欲する容量を得る如くに、セラミック材より誘電率の大
きい誘電体ペースト(例えばチタン酸バリウムペースト
)12Aを、所望の幅で帯状にスクリーン印刷する。
欲する容量を得る如くに、セラミック材より誘電率の大
きい誘電体ペースト(例えばチタン酸バリウムペースト
)12Aを、所望の幅で帯状にスクリーン印刷する。
次に第1図(b)のように、完成した回路基板20が、
所望の平面視形状(実施例は矩形)になる如くに、グリ
ンシート10を所望の枚数に積層し、プレスしながら焼
成して、硬化したセラミックブロック15を形成する。
所望の平面視形状(実施例は矩形)になる如くに、グリ
ンシート10を所望の枚数に積層し、プレスしながら焼
成して、硬化したセラミックブロック15を形成する。
したがって、このセラミックブロック15は、内部の所
望の個所に、導体ベース)11Aが硬化した所望の幅の
スルーホール導体11が、所望の個所に誘電体ペースト
12Aが硬化した誘電体12がそれぞれ縦に貫通して
形成されている。
望の個所に、導体ベース)11Aが硬化した所望の幅の
スルーホール導体11が、所望の個所に誘電体ペースト
12Aが硬化した誘電体12がそれぞれ縦に貫通して
形成されている。
その後、グリンシート10に直交する方向に、スライス
面13に沿って、セラミックブロック15を切断じて、
第1図(e)のように、矩形片状のセラミック基板16
を多数形成する。
面13に沿って、セラミックブロック15を切断じて、
第1図(e)のように、矩形片状のセラミック基板16
を多数形成する。
このセラミック基板16は、所望の板厚で、設定した所
望の個所に、表裏面を貫通するスルーホール導体11.
及び誘電体12を有するものである。
望の個所に、表裏面を貫通するスルーホール導体11.
及び誘電体12を有するものである。
次に、第1図(d)のように、セラミック基板16の表
面及び裏面に、スルーホール導体11の端面に接続する
パターン21を印刷する。また、誘電体12の端面に密
着する電極膜22を印刷する。
面及び裏面に、スルーホール導体11の端面に接続する
パターン21を印刷する。また、誘電体12の端面に密
着する電極膜22を印刷する。
その後焼成することにより、スルーホール導体11に対
応する位置にスルーホールが、誘電体12に対応する位
置にコンデンサがそれぞれ形成された矩形片状の回路基
板20が完成する。
応する位置にスルーホールが、誘電体12に対応する位
置にコンデンサがそれぞれ形成された矩形片状の回路基
板20が完成する。
角片以外の形状の回路基板を製造するには、例えば第2
図(a)のように、選択したグリンシートの表面に導体
ペースト11^を印刷し、幅が一定の大きい複数のグリ
ンシートlObを積層し、その上面に、グリンシート1
0bの幅より狭いグリンシート10aを複数枚、−方の
側面に合わせて積層し、さらにグリンシート10bの下
面に、グリンシート10aの幅に等しいグリンシート1
0cを複数枚、他方の側面に合わせて積層し焼成してセ
ラミックブロック25を形成する。
図(a)のように、選択したグリンシートの表面に導体
ペースト11^を印刷し、幅が一定の大きい複数のグリ
ンシートlObを積層し、その上面に、グリンシート1
0bの幅より狭いグリンシート10aを複数枚、−方の
側面に合わせて積層し、さらにグリンシート10bの下
面に、グリンシート10aの幅に等しいグリンシート1
0cを複数枚、他方の側面に合わせて積層し焼成してセ
ラミックブロック25を形成する。
次にこのセラミックブロック25を、スルーホール導体
11に直交して、所望の板厚に切断すると、第2図(b
)のように、対角線上の一対の隅に、角形の切欠き27
を存するセラミック基板26が得られる。
11に直交して、所望の板厚に切断すると、第2図(b
)のように、対角線上の一対の隅に、角形の切欠き27
を存するセラミック基板26が得られる。
このセラミック基板26は、所望の板厚で、設定した所
望の個所に、表裏面を貫通するスルーホール導体11が
形成されていることは勿論である。
望の個所に、表裏面を貫通するスルーホール導体11が
形成されていることは勿論である。
なお、異なる幅のグリンシートの積層順序を、所望に選
択することにより、切欠きのある以外の形状、例えば半
円形等の回路基板が得られる。
択することにより、切欠きのある以外の形状、例えば半
円形等の回路基板が得られる。
以上説明したように本発明方法は、スルーホールを形成
するのに、打抜型、或いはレーザー加工装置を必要とし
なく、所望の形状の回路基板が容易に得られて、回路基
板が低コストであり、また所望の断面積のスルーホール
を得ることができ、さらにコンデンサを埋設することが
できる等、実用上で優れた効果がある。
するのに、打抜型、或いはレーザー加工装置を必要とし
なく、所望の形状の回路基板が容易に得られて、回路基
板が低コストであり、また所望の断面積のスルーホール
を得ることができ、さらにコンデンサを埋設することが
できる等、実用上で優れた効果がある。
第1図は本発明方法の実施例の工程図、第2図は他の実
施例の工程図、 第3図は従来例の工程図である。 図において、 1.16.26はセラミック基板、 2.11はスルーホール導体、 3.4.21はパターン、 3A、 11Aは導体ペースト、 5.20は回路基板、 10、10a、10b、10cはグリンシート、12は
誘電体、 12Aは誘電体ペースト、 15、25はセラミックブロック、 22は電極膜をそれぞれ示す。
施例の工程図、 第3図は従来例の工程図である。 図において、 1.16.26はセラミック基板、 2.11はスルーホール導体、 3.4.21はパターン、 3A、 11Aは導体ペースト、 5.20は回路基板、 10、10a、10b、10cはグリンシート、12は
誘電体、 12Aは誘電体ペースト、 15、25はセラミックブロック、 22は電極膜をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 複数のセラミック材のグリンシート(10)を用いて、
選択した該グリンシート(10)の表面の所望の位置に
導体ペースト(11A)、または導体ペースト(11A
)及び該セラミック材より誘電率の大きい誘電体ペース
ト(12A)を、それぞれ所望の幅の帯状に印刷し、 該グリンシート(10)を積層後、焼成して、貫通した
スルーホール導体(11)、またはスルーホール導体(
11)及び誘電体(12)を有する、所望の断面形状の
セラミックブロック(25、15)を形成し、その後、
該スルーホール導体(11)に直交する方向に、該セラ
ミックブロック(25、15)を切断して、所望の厚さ
の多数のセラミック基板(26、16)を形成し、 次に、それぞれの該セラミック基板(26、16)の表
面及び裏面に、該スルーホール導体(11)の端面に接
続するパターン(21)、及び該誘電体(12)の端面
に密着する電極膜(22)を形成することを特徴とする
回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14362286A JPS63188A (ja) | 1986-06-19 | 1986-06-19 | 回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14362286A JPS63188A (ja) | 1986-06-19 | 1986-06-19 | 回路基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63188A true JPS63188A (ja) | 1988-01-05 |
Family
ID=15343032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14362286A Pending JPS63188A (ja) | 1986-06-19 | 1986-06-19 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63188A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01295492A (ja) * | 1988-05-24 | 1989-11-29 | Matsushita Electric Ind Co Ltd | 回路配線基板の製造方法 |
US5166922A (en) * | 1990-01-29 | 1992-11-24 | Dai Nippon Insatsu Kabushiki Kaisha | Disk cartridge |
-
1986
- 1986-06-19 JP JP14362286A patent/JPS63188A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01295492A (ja) * | 1988-05-24 | 1989-11-29 | Matsushita Electric Ind Co Ltd | 回路配線基板の製造方法 |
US5166922A (en) * | 1990-01-29 | 1992-11-24 | Dai Nippon Insatsu Kabushiki Kaisha | Disk cartridge |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3920279B2 (ja) | 選択的に制御された実効誘電率及び損失正接を備えた誘電体基板 | |
JPH10270819A (ja) | 表面実装用電子部品とその製造方法 | |
JP2003282356A (ja) | コンデンサアレイ | |
JPS63188A (ja) | 回路基板の製造方法 | |
JPH0685465A (ja) | Smdモジュール用基板及びその製造方法 | |
JP2974153B2 (ja) | 積層セラミックコンデンサの製造方法 | |
JP2870351B2 (ja) | キャビティ付セラミック多層回路基板の製造方法 | |
JP2536175B2 (ja) | 多層配線構造体 | |
JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
JPS60124813A (ja) | 積層セラミックコンデンサの製造方法 | |
JPH06275438A (ja) | マーク付きチップコイル、及びマーク付きチップコイルの製造方法 | |
JP2005159180A (ja) | 積層セラミック電子部品の製造方法 | |
JPH0555045A (ja) | チツプインダクタおよびその製造方法 | |
JPH0423812B2 (ja) | ||
JPH0427155Y2 (ja) | ||
JPS6239558B2 (ja) | ||
JP3156257B2 (ja) | 多層セラミックス基板の製造方法 | |
JPS62149189A (ja) | セラミツク湿式印刷多層基板 | |
JP3266986B2 (ja) | セラミック多層基板の製造方法 | |
JP2002290057A (ja) | セラミック積層基板 | |
JPH01295492A (ja) | 回路配線基板の製造方法 | |
JPS618347A (ja) | セラミツク・グリンシ−トの製造方法 | |
JPH037404A (ja) | チップ型ディレイライン | |
JPH03280413A (ja) | コンデンサネットワーク構造体及びその製造方法 | |
JPS6259479B2 (ja) |