JP2532075B2 - バンプ付きフイルムキヤリアの製造方法 - Google Patents
バンプ付きフイルムキヤリアの製造方法Info
- Publication number
- JP2532075B2 JP2532075B2 JP61308550A JP30855086A JP2532075B2 JP 2532075 B2 JP2532075 B2 JP 2532075B2 JP 61308550 A JP61308550 A JP 61308550A JP 30855086 A JP30855086 A JP 30855086A JP 2532075 B2 JP2532075 B2 JP 2532075B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resist
- resist layer
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、IC,LSI等の半導体チツプと接続するリード
を多数個フイルム上に担持、配列したバンプ付きフイル
ムキヤリアの製造方法に関する。
を多数個フイルム上に担持、配列したバンプ付きフイル
ムキヤリアの製造方法に関する。
〔従来の技術〕 従来より半導体チツプを樹脂モールドで一体化して多
数のピンを突設した半導体装置の組立には、金属製のリ
ードフレームが用いられている。そして従来のリードフ
レームは、薄い金属板をプレスで打ち抜いたり、エツチ
ングなどで形成していた。
数のピンを突設した半導体装置の組立には、金属製のリ
ードフレームが用いられている。そして従来のリードフ
レームは、薄い金属板をプレスで打ち抜いたり、エツチ
ングなどで形成していた。
ところでリードフレームには極めて細いフインガ（イ
ンナーリード）が形成され、そのフインガの先端が半導
体チツプの電極に半田その他の手段を用いて接続される
のであるが、該電極は一般に周囲より凹んだ位置にアル
ミニウムパツド等により形成されている。そこでフイン
ガの先端部には電極との接続を容易にするためにバンプ
（金属突起）が形成されるのであるが、近年において多
数ピンの半導体装置が要求されてくると、フインガの幅
はますます細いものとならざるを得ず、上記バンプの形
成が困難となつてきている。
ンナーリード）が形成され、そのフインガの先端が半導
体チツプの電極に半田その他の手段を用いて接続される
のであるが、該電極は一般に周囲より凹んだ位置にアル
ミニウムパツド等により形成されている。そこでフイン
ガの先端部には電極との接続を容易にするためにバンプ
（金属突起）が形成されるのであるが、近年において多
数ピンの半導体装置が要求されてくると、フインガの幅
はますます細いものとならざるを得ず、上記バンプの形
成が困難となつてきている。
これらの欠点を解消し、製造が容易で、微細な部分が
成形できる方法として、最近、電鋳技術を用いたリード
フレームの開発がなされている。
成形できる方法として、最近、電鋳技術を用いたリード
フレームの開発がなされている。
第４図は、本出願人が先に提案した電鋳技術を用いた
リードフレームの製造方法を説明するための断面図、特
開昭61−234060号公報に記載されたものである。
リードフレームの製造方法を説明するための断面図、特
開昭61−234060号公報に記載されたものである。
まず第４図（ａ）に示すように、ステンレス等の導電
性金属からなる基板１の表面に所望のパターンを有する
レジスト層２を形成する。基板１は同図の紙面に向かつ
て垂直方向に長尺になつたテープ状のもので、レジスト
層２が形成されていない非レジスト部2aは製造すべきリ
ードフレームの形状と同じパターンを有しており、図示
せぬが基板１の両端にはスプロケツト孔形成用の非レジ
スト部が紙面に向かつて垂直方向に所定間隔を存して多
数形成される。
性金属からなる基板１の表面に所望のパターンを有する
レジスト層２を形成する。基板１は同図の紙面に向かつ
て垂直方向に長尺になつたテープ状のもので、レジスト
層２が形成されていない非レジスト部2aは製造すべきリ
ードフレームの形状と同じパターンを有しており、図示
せぬが基板１の両端にはスプロケツト孔形成用の非レジ
スト部が紙面に向かつて垂直方向に所定間隔を存して多
数形成される。
次にこの基板１を剥離処理して、基板１の非レジスト
部2aに相当する表面を活性化した後、同図（ｂ）に示す
ように、該非レジスト部2a上に金、すず、半田等の接触
材３を塗布もしくはメツキにより形成し、その後に電鋳
を施して、同図（ｃ）に示すように、接触材３上に電鋳
金属層４を形成する。
部2aに相当する表面を活性化した後、同図（ｂ）に示す
ように、該非レジスト部2a上に金、すず、半田等の接触
材３を塗布もしくはメツキにより形成し、その後に電鋳
を施して、同図（ｃ）に示すように、接触材３上に電鋳
金属層４を形成する。
このようにして一枚の板状に形成された基板２及び金
属層の積層体の一部にプレス加工を施し、同図（ｄ）に
示すように、フインガ５相当部分を折り曲げる。この折
り曲げ形状は、平坦なフインガ基部5aと、フインガ基部
5aから斜めに延びる起立部5b,及び起立部5bから平行に
延びる先端部5cから構成されるものであるが、先端部5c
の下面には同時にバンプ5dをプレスにより形成する。
属層の積層体の一部にプレス加工を施し、同図（ｄ）に
示すように、フインガ５相当部分を折り曲げる。この折
り曲げ形状は、平坦なフインガ基部5aと、フインガ基部
5aから斜めに延びる起立部5b,及び起立部5bから平行に
延びる先端部5cから構成されるものであるが、先端部5c
の下面には同時にバンプ5dをプレスにより形成する。
次いで第二次の電鋳を施し、同図（ｅ）に示すように
前記電鋳金属層４上に新たな電鋳金属層６を形成する。
この際、フインガ５の起立部5bは傾斜した位置にあるた
め電鋳金属層６の成長速度は遅く、また先端部5cは細い
頸部によつて起立部5bに連結されているため、この部分
で電鋳金属層６はより成長し、よつてフインガ５は先端
部5c,フインガ基部5a,起立部5bの順でその肉厚が大きく
形成される。
前記電鋳金属層４上に新たな電鋳金属層６を形成する。
この際、フインガ５の起立部5bは傾斜した位置にあるた
め電鋳金属層６の成長速度は遅く、また先端部5cは細い
頸部によつて起立部5bに連結されているため、この部分
で電鋳金属層６はより成長し、よつてフインガ５は先端
部5c,フインガ基部5a,起立部5bの順でその肉厚が大きく
形成される。
最後に同図（ｆ）に示すように、基板１を接触材３か
ら剥がすと、レジスト層２は基板１に残り、接触材３及
び両電鋳金属層4,6は基板１から離れ、図示の如き形状
のバンプ付きフインガを有するリードフレームが得られ
る。これは、前述のように予め非レジスト部2aの表面に
剥離処理が施されているためである。
ら剥がすと、レジスト層２は基板１に残り、接触材３及
び両電鋳金属層4,6は基板１から離れ、図示の如き形状
のバンプ付きフインガを有するリードフレームが得られ
る。これは、前述のように予め非レジスト部2aの表面に
剥離処理が施されているためである。
なお、このようにして得られたリードフレームは、例
えばロール状に巻き取られて半導体装置の製造ラインに
搬送・供給される。そして、リードフレームに形成した
図示せぬスプロケツト孔を位置決め基準として、半導体
チツプの各電極と前記フインガ５のバンプ5dとを熱圧着
し、その後のモールド成形工程及びリードの切断工程を
経て半導体装置が得られる。
えばロール状に巻き取られて半導体装置の製造ラインに
搬送・供給される。そして、リードフレームに形成した
図示せぬスプロケツト孔を位置決め基準として、半導体
チツプの各電極と前記フインガ５のバンプ5dとを熱圧着
し、その後のモールド成形工程及びリードの切断工程を
経て半導体装置が得られる。
前述した本出願人の提案に係る製造方法によれば、プ
レス加工を用いて基板に凹部を形成した後、該凹部上に
電鋳を施してバンプ付きのフインガを形成するものであ
るから、リードフレーム全体をプレスの打ち抜きにより
成形する方法に比べると、はるかに幅狭なフインガを形
成することができ、多数ピンの半導体装置に有効な手法
である。
レス加工を用いて基板に凹部を形成した後、該凹部上に
電鋳を施してバンプ付きのフインガを形成するものであ
るから、リードフレーム全体をプレスの打ち抜きにより
成形する方法に比べると、はるかに幅狭なフインガを形
成することができ、多数ピンの半導体装置に有効な手法
である。
しかしながら、半導体装置の多数ピン化がさらに進め
られていくと、それに伴つてフインガ自体の幅や隣接す
るフインガ間ピツチもますます狭くなつていくため、プ
レス加工により基板上に多数の凹部を小ピツチで形成す
ることが困難となり、仮に形成できても充分な厚みを有
するバンプを形成することは不可能となる。また、電鋳
技術によつて位置決め用のスプロケツト孔まで形成する
ものであり、該スプロケツト孔部分はフインガを半導体
チツプの電極に接続した後は切り取られるものであるか
ら、材料の無駄が多く、製造コストが高騰するという問
題があつた。
られていくと、それに伴つてフインガ自体の幅や隣接す
るフインガ間ピツチもますます狭くなつていくため、プ
レス加工により基板上に多数の凹部を小ピツチで形成す
ることが困難となり、仮に形成できても充分な厚みを有
するバンプを形成することは不可能となる。また、電鋳
技術によつて位置決め用のスプロケツト孔まで形成する
ものであり、該スプロケツト孔部分はフインガを半導体
チツプの電極に接続した後は切り取られるものであるか
ら、材料の無駄が多く、製造コストが高騰するという問
題があつた。
本発明の目的は、上記従来技術の問題点を解消し、多
数のバンプ付きフインガを備えたフイルムキヤリアを容
易に且つ安価に製造できる方法を提供するものである。
数のバンプ付きフインガを備えたフイルムキヤリアを容
易に且つ安価に製造できる方法を提供するものである。
上記目的を達成するために、本発明は、表面を導電性
にした基板に感光材料からなる所定パターンの第１のレ
ジスト層を形成する工程と、該第１のレジスト層が形成
されていない非レジスト部をエッチングして前記基板に
凹部を形成する工程と、前記第１のレジスト層を除去し
たのち少なくとも前記凹部を包囲して前記基板に感光材
料からなる所定パターンの第２のレジスト層を形成する
工程と、該第２のレジスト層が形成されていない非レジ
スト部に電鋳金属層を形成する工程と、該電鋳金属層を
前記基板より剥離する工程とを備えたことを特徴とする
ものである。
にした基板に感光材料からなる所定パターンの第１のレ
ジスト層を形成する工程と、該第１のレジスト層が形成
されていない非レジスト部をエッチングして前記基板に
凹部を形成する工程と、前記第１のレジスト層を除去し
たのち少なくとも前記凹部を包囲して前記基板に感光材
料からなる所定パターンの第２のレジスト層を形成する
工程と、該第２のレジスト層が形成されていない非レジ
スト部に電鋳金属層を形成する工程と、該電鋳金属層を
前記基板より剥離する工程とを備えたことを特徴とする
ものである。
また、上記目的を達成するために、本発明は、表面を
導電性にした基板に感光材料からなる所定パターンの第
１のレジスト層を形成する工程と、該第１のレジスト層
が形成されていない非レジスト部をエッチングして前記
基板に凹部を形成する工程と、前記第１のレジスト層を
除去したのち少なくとも前記凹部を包囲して前記基板に
感光材料からなる所定パターンの第２のレジスト層を形
成する工程と、該第２のレジスト層が形成されていない
非レジスト部に電鋳金属層を形成する工程と、該電鋳金
属層を前記基板より剥離してスプロケット孔を有するキ
ャリアテープ上に転写する工程とを備えたことを特徴と
するものである。
導電性にした基板に感光材料からなる所定パターンの第
１のレジスト層を形成する工程と、該第１のレジスト層
が形成されていない非レジスト部をエッチングして前記
基板に凹部を形成する工程と、前記第１のレジスト層を
除去したのち少なくとも前記凹部を包囲して前記基板に
感光材料からなる所定パターンの第２のレジスト層を形
成する工程と、該第２のレジスト層が形成されていない
非レジスト部に電鋳金属層を形成する工程と、該電鋳金
属層を前記基板より剥離してスプロケット孔を有するキ
ャリアテープ上に転写する工程とを備えたことを特徴と
するものである。
上記手段によると、バンプ形成用の凹部をエツチング
技術により形成し、該凹部を含む基板上の非レジスト部
に電鋳を施してリードフレームを形成するものであるか
ら、半導体装置の多数ピン化に対応して幅狭なバンプ付
きフインガを容易に形成することができる。また、電鋳
技術により形成したリードフレームを基板から剥がし、
これをスプロケツト孔を有する安価なキヤリアテープに
転写してフイルムキヤリアを形成するものであるから、
電鋳部分を極力少なくして安価なフイルムキヤリアを提
供できる。
技術により形成し、該凹部を含む基板上の非レジスト部
に電鋳を施してリードフレームを形成するものであるか
ら、半導体装置の多数ピン化に対応して幅狭なバンプ付
きフインガを容易に形成することができる。また、電鋳
技術により形成したリードフレームを基板から剥がし、
これをスプロケツト孔を有する安価なキヤリアテープに
転写してフイルムキヤリアを形成するものであるから、
電鋳部分を極力少なくして安価なフイルムキヤリアを提
供できる。
以下、本発明の実施例を図面に基づいて詳細に説明す
る。
る。
第１図（ａ）〜（ｆ）は本発明の一実施例に係るバン
プ付きフイルムキヤリアの製造工程を示す斜視図、第２
図（ａ）〜（ｆ）は第１図の各工程に対応する要部断面
図、第３図はフンイガの斜視図である。
プ付きフイルムキヤリアの製造工程を示す斜視図、第２
図（ａ）〜（ｆ）は第１図の各工程に対応する要部断面
図、第３図はフンイガの斜視図である。
まず第１図（ａ）及び第２図（ａ）に示すように、ポ
リイミド等の耐熱性の高いベースフイルム10上に所定幅
で接着剤層11を塗布した後、該接着剤層11上にステンレ
ス薄板からなる導電シート12を接着し、これにより表面
に導電性を付与せしめた基板13を形成する。このベース
フイルム10は、後述するキヤリアテープと同一幅で、両
側端に沿つて一定間隔でスプロケツト孔10aが形成して
いる。また前記導電シート12としてステンレス以外の金
属、例えばニツケルを用いることも可能であるが、この
場合はその表面に陽極酸化、亜セレン酸あるいはクロム
酸等を用いて剥離処理を施す必要がある。
リイミド等の耐熱性の高いベースフイルム10上に所定幅
で接着剤層11を塗布した後、該接着剤層11上にステンレ
ス薄板からなる導電シート12を接着し、これにより表面
に導電性を付与せしめた基板13を形成する。このベース
フイルム10は、後述するキヤリアテープと同一幅で、両
側端に沿つて一定間隔でスプロケツト孔10aが形成して
いる。また前記導電シート12としてステンレス以外の金
属、例えばニツケルを用いることも可能であるが、この
場合はその表面に陽極酸化、亜セレン酸あるいはクロム
酸等を用いて剥離処理を施す必要がある。
次いで第１図（ｂ）及び第２図（ｂ）に示すように、
前記基板13の導電シート12上に感光材料による第１のレ
ジスト層14を塗布し、その上にスプロケツト孔10aを利
用してパターンフイルム（図示せず）を重ね合わせた
後、該パターンフイルムを介して紫外線、電子線を照射
して第１のレジスト層14にパターン14b（非レジスト部1
4aを除く）を露光硬化させる。さらにこれを現像し、化
学エツチングあるいは電解研削のような電解エツチング
を施すことにより、非レジスト部14aに対応する導電シ
ート12に凹部12aを形成する。なお、この凹部12aはバン
プを形成するためのもので、エツチング条件をコントロ
ールすることにより、微細パターンでありながら充分な
深さを実現できる。
前記基板13の導電シート12上に感光材料による第１のレ
ジスト層14を塗布し、その上にスプロケツト孔10aを利
用してパターンフイルム（図示せず）を重ね合わせた
後、該パターンフイルムを介して紫外線、電子線を照射
して第１のレジスト層14にパターン14b（非レジスト部1
4aを除く）を露光硬化させる。さらにこれを現像し、化
学エツチングあるいは電解研削のような電解エツチング
を施すことにより、非レジスト部14aに対応する導電シ
ート12に凹部12aを形成する。なお、この凹部12aはバン
プを形成するためのもので、エツチング条件をコントロ
ールすることにより、微細パターンでありながら充分な
深さを実現できる。
次に第１図（ｃ）及び第２図（ｃ）に示すように 前
記第１のレジスト層14をアセトン，塩化メチレン等の溶
剤により除去した後、前記基板13の導電シート12上に感
光材料による第２のレジスト層を塗布する。そして、再
びスプロケツト孔10aを利用して別のパターンフイルム
（図示せず）を第２のレジスト層上に重ね合わせた後、
該パターンフイルムに紫外線、電子線を照射し、第１図
（ｄ）及び第２図（ｄ）に示すように、第２のレジスト
層15に所定の非レジスト部15aを形成する。この非レジ
スト部15aは製造すべきリードフレームと同じパターン
を有しており、第１図では説明を簡略化するためにフイ
ンガのみを示してあるが、実際にはアウターリードや枠
部等の形成用パターンも同時に形成される（ただしリー
ドフレームにはスプロケツトは形成されず、そのための
パターンは形成されない）。
記第１のレジスト層14をアセトン，塩化メチレン等の溶
剤により除去した後、前記基板13の導電シート12上に感
光材料による第２のレジスト層を塗布する。そして、再
びスプロケツト孔10aを利用して別のパターンフイルム
（図示せず）を第２のレジスト層上に重ね合わせた後、
該パターンフイルムに紫外線、電子線を照射し、第１図
（ｄ）及び第２図（ｄ）に示すように、第２のレジスト
層15に所定の非レジスト部15aを形成する。この非レジ
スト部15aは製造すべきリードフレームと同じパターン
を有しており、第１図では説明を簡略化するためにフイ
ンガのみを示してあるが、実際にはアウターリードや枠
部等の形成用パターンも同時に形成される（ただしリー
ドフレームにはスプロケツトは形成されず、そのための
パターンは形成されない）。
次に第１図（ｅ）に示すように、第２のレジスト層15
を形成した基板13を電解槽16に送り、第２図（ｅ）に示
すように、非レジスト部15aに銅、ニツケル等の材料を
用いて電鋳を施し、非レジスト部15aに電鋳金属層17を
第２のレジスト層15より若干厚めに形成する。これによ
り第２図（ｅ）に示す非レジスト部では、先端にバンプ
17aを有するフインガ17bが形成され、全体では所定形状
のリードフレームが形成される。
を形成した基板13を電解槽16に送り、第２図（ｅ）に示
すように、非レジスト部15aに銅、ニツケル等の材料を
用いて電鋳を施し、非レジスト部15aに電鋳金属層17を
第２のレジスト層15より若干厚めに形成する。これによ
り第２図（ｅ）に示す非レジスト部では、先端にバンプ
17aを有するフインガ17bが形成され、全体では所定形状
のリードフレームが形成される。
最後に第１図（ｆ）に示すように、前記ベースフイル
ム10と同一幅で両端に沿つて一定間隔でスプロケツト孔
18aが形成されたポリイミド等のキヤリアテープ18と、
第２図（ｅ）に示す過程にある基板13とを一対の圧接ロ
ーラ19,20間に重ね合わせて送り、第２図（ｆ）に示す
ように、前記電鋳金属層17をキヤリアテープ18の接着層
21上に転写する。そして、この電鋳金属層17のバンプ17
aに無電解金メツキを施すことにより、リードフレーム
を担持したフイルムキヤリアが得られる。
ム10と同一幅で両端に沿つて一定間隔でスプロケツト孔
18aが形成されたポリイミド等のキヤリアテープ18と、
第２図（ｅ）に示す過程にある基板13とを一対の圧接ロ
ーラ19,20間に重ね合わせて送り、第２図（ｆ）に示す
ように、前記電鋳金属層17をキヤリアテープ18の接着層
21上に転写する。そして、この電鋳金属層17のバンプ17
aに無電解金メツキを施すことにより、リードフレーム
を担持したフイルムキヤリアが得られる。
具体的には、ヒータ（図示せず）によつて加熱されて
いる圧接ローラ19,20間に、基板13とキヤリアテープ18
のそれぞれのスプロケツト孔10a,18aを利用して両者を
重ね合わせて送る。両者は一定速度で搬送され、圧接ロ
ーラ19,20間で圧接されることにより剥離性の良い導電
シート12上に形成されている電鋳金属層17のみがキヤリ
アテープ18上に接着し、第２のレジスト層15は基板13側
に残る。
いる圧接ローラ19,20間に、基板13とキヤリアテープ18
のそれぞれのスプロケツト孔10a,18aを利用して両者を
重ね合わせて送る。両者は一定速度で搬送され、圧接ロ
ーラ19,20間で圧接されることにより剥離性の良い導電
シート12上に形成されている電鋳金属層17のみがキヤリ
アテープ18上に接着し、第２のレジスト層15は基板13側
に残る。
以上の如き工程を経ることにより、キヤリアテープ18
上に電鋳金属層17からなるリードフレームが転写されて
バンプ付きフイルムキヤリアが得られる。このフイルム
キヤリアは、例えばロール状に巻き取られて半導体装置
の製造ラインに搬送・供給され、キヤリアテープ18の両
端に形成されたスプロケツト孔18aを位置決め基準とし
てフインガ17b先端の各バンプ17aが半導体チツプの各電
極に熱圧着され，その後のモールド成形工程及びリード
の切断工程を経て半導体装置となる。
上に電鋳金属層17からなるリードフレームが転写されて
バンプ付きフイルムキヤリアが得られる。このフイルム
キヤリアは、例えばロール状に巻き取られて半導体装置
の製造ラインに搬送・供給され、キヤリアテープ18の両
端に形成されたスプロケツト孔18aを位置決め基準とし
てフインガ17b先端の各バンプ17aが半導体チツプの各電
極に熱圧着され，その後のモールド成形工程及びリード
の切断工程を経て半導体装置となる。
このような製造方法にあつては、電鋳によつて形成さ
れるバンプ17aの形状が第３図に示すように半球状とな
るため、バンプ17aを半導体チツプの凹部内の電極に圧
着する際、該バンプ17aが該凹部の周面に接触する危険
性が少なくなり、すなわち圧着時の横ずれ許容度が向上
し、しかもかかる圧着力は半球状のバンプ17aの頂部に
集中するため、バンプ17aと電極との接合力を高めるこ
とができる。また、電鋳金属層17が剥離されて第２のレ
ジスト層15のみとなつた基板13に、再度電鋳金属層17を
形成することによつて再使用できるため、次回は第１図
の（ａ）〜（ｄ）までの工程が省略され、製造コストを
大幅に低下することができる。また、バンプの形状はエ
ツチング技術によつて決定されると共に、バンプやフイ
ンガを含むリードフレームは基本的に電鋳技術によつて
形成されるため、極細のフインガを容易に形成すること
ができる。さらに、このような電鋳によつて形成された
リードフレームはスプロケツト孔を有するキヤリアテー
プに転写されてフイルムキヤリアとなるものであるか
ら、リードフレームにスプロケツト孔を形成する必要は
なくなり、電鋳部分を可及的に少なくしてコストの低減
化を図ることができる。
れるバンプ17aの形状が第３図に示すように半球状とな
るため、バンプ17aを半導体チツプの凹部内の電極に圧
着する際、該バンプ17aが該凹部の周面に接触する危険
性が少なくなり、すなわち圧着時の横ずれ許容度が向上
し、しかもかかる圧着力は半球状のバンプ17aの頂部に
集中するため、バンプ17aと電極との接合力を高めるこ
とができる。また、電鋳金属層17が剥離されて第２のレ
ジスト層15のみとなつた基板13に、再度電鋳金属層17を
形成することによつて再使用できるため、次回は第１図
の（ａ）〜（ｄ）までの工程が省略され、製造コストを
大幅に低下することができる。また、バンプの形状はエ
ツチング技術によつて決定されると共に、バンプやフイ
ンガを含むリードフレームは基本的に電鋳技術によつて
形成されるため、極細のフインガを容易に形成すること
ができる。さらに、このような電鋳によつて形成された
リードフレームはスプロケツト孔を有するキヤリアテー
プに転写されてフイルムキヤリアとなるものであるか
ら、リードフレームにスプロケツト孔を形成する必要は
なくなり、電鋳部分を可及的に少なくしてコストの低減
化を図ることができる。
以上詳述したように、本発明によれば、バンプ付きフ
インガを含むリードフレームをエツチング技術と電鋳金
属層にて形成することができるため、フインガが多数本
化してもそれを容易に成形することができると共に、リ
ードフレームはスプロケツト孔を有するキヤリアテープ
に転写されてフイルムキヤリアとなるものであるから、
電鋳部分を可及的に少なくすることができ、よつて多数
のバンプ付きフインガを備えたフイルムキヤリアを容易
に且つ安価に製造することができる。
インガを含むリードフレームをエツチング技術と電鋳金
属層にて形成することができるため、フインガが多数本
化してもそれを容易に成形することができると共に、リ
ードフレームはスプロケツト孔を有するキヤリアテープ
に転写されてフイルムキヤリアとなるものであるから、
電鋳部分を可及的に少なくすることができ、よつて多数
のバンプ付きフインガを備えたフイルムキヤリアを容易
に且つ安価に製造することができる。
第１図（ａ），（ｂ），（ｃ），（ｄ），（ｅ），
（ｆ）は本発明の一実施例に係るフイルムキヤリアの製
造工程を示す斜視図、第２図（ａ），（ｂ），（ｃ），
（ｄ），（ｅ），（ｆ）は第１図の各工程に対応する要
部断面図、第３図は本発明に係る方法によつて製造され
たバンプ付きフインガを示す斜視図、第４図（ａ），
（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）は従来のリー
ドフレームの製造工程を示す要部断面図である。 10……ベースフイルム、10a……スプロケツト孔、11…
…接着剤層、12……導電シート、12a……凹部、13……
基板、14……第１のレジスト層、14a……非レジスト
部、15……第２のレジスト層、15a……非レジスト部、1
6……電解槽、17……電鋳金属層、17a……バンプ、17b
……フインガ、18……キヤリアテープ、18a……スプロ
ケツト孔、19,20……圧接ローラ、21……接着層。
（ｆ）は本発明の一実施例に係るフイルムキヤリアの製
造工程を示す斜視図、第２図（ａ），（ｂ），（ｃ），
（ｄ），（ｅ），（ｆ）は第１図の各工程に対応する要
部断面図、第３図は本発明に係る方法によつて製造され
たバンプ付きフインガを示す斜視図、第４図（ａ），
（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）は従来のリー
ドフレームの製造工程を示す要部断面図である。 10……ベースフイルム、10a……スプロケツト孔、11…
…接着剤層、12……導電シート、12a……凹部、13……
基板、14……第１のレジスト層、14a……非レジスト
部、15……第２のレジスト層、15a……非レジスト部、1
6……電解槽、17……電鋳金属層、17a……バンプ、17b
……フインガ、18……キヤリアテープ、18a……スプロ
ケツト孔、19,20……圧接ローラ、21……接着層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 和彦 福岡県田川郡方城町大字伊方4680番地 九州日立マクセル株式会社内 (56)参考文献 特開 昭61−242055（ＪＰ，Ａ) 特開 昭60−34048（ＪＰ，Ａ) 特開 昭60−12749（ＪＰ，Ａ) 特開 昭59−113654（ＪＰ，Ａ)
Claims (2)
- 【請求項１】表面を導電性にした基板に感光材料からな
る所定パターンの第１のレジスト層を形成する工程と、
該第１のレジスト層が形成されていない非レジスト部を
エッチングして前記基板に凹部を形成する工程と、前記
第１のレジスト層を除去したのち少なくとも前記凹部を
包囲して前記基板に感光材料からなる所定パターンの第
２のレジスト層を形成する工程と、該第２のレジスト層
が形成されていない非レジスト部に電鋳金属層を形成す
る工程と、該電鋳金属層を前記基板より剥離する工程と
を備えたことを特徴とするバンプ付きフィルムキャリア
の製造方法。 - 【請求項２】表面を導電性にした基板に感光材料からな
る所定パターンの第１のレジスト層を形成する工程と、
該第１のレジスト層が形成されていない非レジスト部を
エッチングして前記基板に凹部を形成する工程と、前記
第１のレジスト層を除去したのち少なくとも前記凹部を
包囲して前記基板に感光材料からなる所定パターンの第
２のレジスト層を形成する工程と、該第２のレジスト層
が形成されていない非レジスト部に電鋳金属層を形成す
る工程と、該電鋳金属層を前記基板より剥離してスプロ
ケット孔を有するキャリアテープ上に転写する工程とを
備えたことを特徴とするバンプ付きフィルムキャリアの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61308550A JP2532075B2 (ja) | 1986-12-26 | 1986-12-26 | バンプ付きフイルムキヤリアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61308550A JP2532075B2 (ja) | 1986-12-26 | 1986-12-26 | バンプ付きフイルムキヤリアの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8025448A Division JP2625662B2 (ja) | 1996-02-13 | 1996-02-13 | 電鋳金属体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164327A JPS63164327A (ja) | 1988-07-07 |
| JP2532075B2 true JP2532075B2 (ja) | 1996-09-11 |
Family
ID=17982377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61308550A Expired - Fee Related JP2532075B2 (ja) | 1986-12-26 | 1986-12-26 | バンプ付きフイルムキヤリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2532075B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0529577B1 (en) * | 1991-08-26 | 1996-10-09 | Hughes Aircraft Company | Electrical test probe having shaped contacts |
| JP2004214265A (ja) * | 2002-12-27 | 2004-07-29 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
| CN103203964B (zh) * | 2012-01-16 | 2017-07-11 | 昆山允升吉光电科技有限公司 | 一种台阶电铸模板的制作工艺 |
| CN103205781B (zh) * | 2012-01-16 | 2017-06-13 | 昆山允升吉光电科技有限公司 | 一种台阶电铸模板的制作工艺 |
| JP2013042187A (ja) * | 2012-11-29 | 2013-02-28 | Hitachi Maxell Ltd | 半導体装置 |
| JP2013058816A (ja) * | 2012-12-28 | 2013-03-28 | Hitachi Maxell Ltd | 半導体装置用の中間部品および半導体装置用の中間部品の製造方法 |
-
1986
- 1986-12-26 JP JP61308550A patent/JP2532075B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63164327A (ja) | 1988-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4259436A (en) | Method of making a take-carrier for manufacturing IC elements | |
| US4786545A (en) | Circuit substrate and method for forming bumps on the circuit substrate | |
| JP2532075B2 (ja) | バンプ付きフイルムキヤリアの製造方法 | |
| JP3701807B2 (ja) | 基板製造方法、及び基板 | |
| JP2529228B2 (ja) | バンプ付きフイルムキヤリアの製造方法 | |
| JP2625662B2 (ja) | 電鋳金属体 | |
| JP2549277B2 (ja) | 半導体装置 | |
| JP2509882B2 (ja) | 半導体装置の製造方法 | |
| JPH069216B2 (ja) | リ−ドキヤリアフイルム | |
| JPH0443418B2 (ja) | ||
| JPS61234060A (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| JPS6281744A (ja) | バンプ付フイルムキヤリヤの製造方法 | |
| JP3105994B2 (ja) | Ｔａｂの製造方法 | |
| JP2705263B2 (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JPH0510365Y2 (ja) | ||
| JPS61234061A (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| JPH11261225A (ja) | 多層配線板の製造方法 | |
| JP3213108B2 (ja) | フレキシブルプリント配線板およびその接続方法 | |
| JPS6220694B2 (ja) | ||
| JPH0661394A (ja) | 半導体装置 | |
| JPH03250639A (ja) | 微小突起電極付接続基板の製造方法 | |
| JP2002314025A (ja) | 半導体装置の製造方法 | |
| JPS614295A (ja) | プリント配線板の製造方法 | |
| JPH031832B2 (ja) | ||
| JPH07112037B2 (ja) | 半導体装置の製造中間体ならびにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |