JPH0661394A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0661394A
JPH0661394A JP7691593A JP7691593A JPH0661394A JP H0661394 A JPH0661394 A JP H0661394A JP 7691593 A JP7691593 A JP 7691593A JP 7691593 A JP7691593 A JP 7691593A JP H0661394 A JPH0661394 A JP H0661394A
Authority
JP
Japan
Prior art keywords
finger
electrode
semiconductor chip
tip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7691593A
Other languages
English (en)
Other versions
JPH0766954B2 (ja
Inventor
Hiroshi Shimazu
博士 嶋津
Yasuo Yamashita
康夫 山下
Masayoshi Suzuki
正義 鈴記
Eiji Sakata
栄二 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Hitachi Maxell Ltd
Maxell Holdings Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd, Hitachi Maxell Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP7691593A priority Critical patent/JPH0766954B2/ja
Publication of JPH0661394A publication Critical patent/JPH0661394A/ja
Publication of JPH0766954B2 publication Critical patent/JPH0766954B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 フインガと半導体チツプの電極との接続が確
実に行われ、動作信頼性の高い半導体装置を提供するこ
とにある。 【構成】 デバイス孔に延出し、このデバイス孔内に配
置される半導体チツプの電極と接続されるフインガ4を
形成した半導体装置において、前記フインガ4の前記電
極と対向する側の側端部に傾斜面を形成したことを特徴
とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、IC,LSI等の半導
体チツプを備えた半導体装置に係り、特に半導体チツプ
の電極と接続されるフインガの形状に関するものであ
る。
【0002】
【従来の技術】従来より半導体チツプを樹脂モールドで
一体化して複数のピンを突設した半導体装置の組立てに
は、金属製のリードフレームが用いられている。このリ
ードフレームは薄い金属板をプレスで打ち抜いたり、エ
ツチングなどによつて形成されており、その形状は図7
に示すように、半導体チツプ1を取り付ける矩形のタブ
2をその四隅において支持するタブリード3と、タブ2
の周縁に内端を臨ませる多数のフインガ4と、これらフ
インガ4及びタブリード3の外端を支持する枠部5と、
枠部5の両端縁に沿つて定間隔に設けられたスプロケツ
ト孔6とから構成されている。
【0003】このようなリードフレーム7を用いて半導
体装置を組み立てるには、まずタブ2上に半導体チツプ
1を取り付け、半導体チツプ1の各電極とこれに対応す
るフインガ4の内端(先端部)を直接に接続し、枠部5
の内側領域を合成樹脂でモールドし半導体チツプ1を被
覆して、次いで枠部5を切除することによりフラツトリ
ードあるいはインライン型の半導体装置を得ていた。
【0004】
【発明が解決しようとする課題】ところで、半導体チツ
プ1の各電極と接続する従来のフインガ4は、前記電極
と対向する部分の断面形状が矩形で端縁にエツジを有し
自己ガイド機能がないため、その対向部分の位置がずれ
て電極の周辺にある保護膜上に乗るとその位置で接続さ
れたり、保護膜を破壊したり、フインガ4と電極との接
続が不完全あるいは不能となり、そのために動作信頼性
に問題がある。
【0005】本発明の目的は、前述した従来技術の欠点
を解消し、フインガと半導体チツプの電極との接続が確
実に行われ、動作信頼性の高い半導体装置を提供するこ
とにある。
【0006】
【課題を解決するための手段】前記目的を達成するため
本発明は、デバイス孔側に延出し、このデバイス孔内に
配置される半導体チツプの電極と接続されるフインガを
形成した半導体装置を対象とするものである。
【0007】そして前記フインガの半導体チツプの電極
と対向する側の側端部に、例えば外側に向けて凸に湾曲
した曲面などからなる傾斜面を形成したことを特徴とす
るものである。
【0008】
【作用】本発明は前述したように、フインガの側端部に
曲面などの傾斜面を形成しているため、フインガ先端の
電極との接合領域をフインガ幅より小さくすることもで
き、前後、左右のフインガ先端ピツチのバラツキ許容範
囲を広げることができ、また接合加圧力を集中させ接合
率、信頼性を高めることが可能である。特に側端部が外
側に向いて凸に湾曲した曲面である場合は、加圧時のバ
ンプ潰し方向が外方へ広がる方向へ指向されているた
め、過剰加圧を加える必要がなく、半導体チツプを破損
する虞れが少ない。
【0009】更に半導体チツプの電極が保護膜で囲まれ
ているタイプのものに適用する場合は、前記曲面などの
傾斜形状による自己ガイド機能により、半導体装置の組
み立て時に半導体チツプの電極に対してフインガ先端部
の位置が若干ずれても前記傾斜面の案内により電極側に
誘い込むことができる。そのために、フインガと電極と
の接続が確実に行われ、動作信頼性の高い半導体装置を
得ることができる。
【0010】
【実施例】次に本発明の実施例を図とともに説明する。
図1はフインガの一部を横断面にして示した斜視図、図
2はフインガ先端部の縦断面図、図3はフインガの一部
を示す平面図、図4は他の実施例を示すフインガの一部
を横断面にして示した斜視図、図5はリードフレームの
製造工程を示す図、図6はフインガ部のレジストパター
ンを示す平面図、図7はリードフレームの平面図、図8
はフインガと半導体チツプの電極との接続部を示す断面
図である。
【0011】フインガ4は金属箔からなり導電性を有
し、それの中央部下面にその長手方向F(図1参照)に
沿つて条溝4aを有し、図1に示すように半導体チツプ
の電極と接続される上面の両側には稜線が円弧状のフラ
ンジ部4b,4cを備えている。条溝4aは図3の二点
鎖線で示すように、フインガ4の基部4d及び先端部
(内端部)4eを除く中間部分に形成され、この中間部
における断面形状を略々コ字状として少ない材料で曲げ
に対する断面二次モーメントを増大させている。
【0012】また、図2に示すようにフインガ4の先端
部4eは半導体チツプ1の電極と接続される肉厚のバン
プ4fが形成されている。この先端部4eと中間部分を
連結する部分の下面には前記条溝4aと略直交する方向
に延びた凹部4gが形成され、凹部4gより先方に中間
部分の上面より突出したバンプ4fが形成されている。
【0013】図4はフインガ4の他の例を示した斜視図
で、前記実施例のフインガ4の上面に更に金属薄膜4h
を積層したものである。このようにすることでフインガ
4の剛性を更に増加させることができる。
【0014】図5は、このフインガ構造のリードフレー
ムの製造工程を示すものである。
【0015】まず(a),(b)図に示すようにポリイ
ミド,ポリエステル等の合成樹脂からなる厚さ35〜7
0μm程度のフイルム8にプツシユバツク法によるプレ
ス加工でデイバイス孔9を設ける。プツシユバツク法は
(a)図の如くまず押型によつて所望部分を打ち抜き、
次いで受型を再度上昇させて(b)図の如く切抜片10
を一度穿つたデイバイス孔9内に嵌合、保持させる加工
方法である。従つて、加工後はフイルム8はデイバイス
孔9が開口されない(b)図の状態で維持され、一枚の
シートとして取扱うことができる。尚、このデイバイス
孔9の形成時には、その他例えばスプロケツト孔6(図
7参照)等の窓部も同時に形成することができる。
【0016】次に開口されない前記フイルム8上には、
(c)図の如く銅などの導電性金属層11が無電解メツ
キ,蒸着等の薄膜形成手段にて形成される。更に導電性
金属層11の上には(d)図のようにフオトレジスト層
12が塗布され、もしくは、厚さ150μm程度のドラ
イフイルム状レジスト層が貼着され、フオトマスク13
をかけて所望パターンに露光した後洗浄することにより
感光した部分のみ取り除かれて、(e)図の如きレジス
ト層12が導電性金属層11上に形成される。プツシユ
バツク後この導電性金属層11やフオトレジスト層12
は切抜片10の不要な脱落を防止する仮止め手段として
の機能を有する。
【0017】次にこのフイルム8上に亜セレン酸や苛性
ソーダ等により剥離処理を施し、ニツケルなどの金属を
電鋳成形すると、(f)図に示すようにレジスト層12
が形成されていない導電性金属層11の上に所望パター
ンのリードフレーム7が形成される。
【0018】ニツケルなどの金属でリードフレーム7を
電鋳する際、0.07%以下の光沢剤(カーボンが0.
01〜0.04%,イオウが0.01〜0.04%でこ
れらの合計が0.07%以下)が使用される。光沢剤の
含有率は通常0.1%程度であるが、このように含有率
が高いと、ICチツプとの接合時におけるリードフレー
ム7の温度上昇により、ニツケルが脆化する。そのため
光沢剤の含有率は0.07%以下に制限する必要があ
る。また光沢剤を全く含有しなければ、機械的強度が十
分に得られず、加工時の変形によつて隣のリードと接触
して短絡する恐れがある。
【0019】電鋳形成後にレジスト層12を除去し、次
いでデイバイス孔9を閉鎖している切抜片10を抜き落
せば、(g)図の如き断面のリードフレーム7が合成樹
脂フイルム8上に形成される。この場合、導電性金属層
11は電鋳のための導電性を確保するために設ける程度
の厚さ例えば5〜10μm程度であるので、抜き落し力
は小さくて済みリードフレーム7を変形させることはな
い。
【0020】尚、上記実施例においては、リードフレー
ム7は合成樹脂フイルム8上に形成したが、合成樹脂フ
イルム8の代りに導電性のステンレスなどの金属フイル
ムを用いることもできる。
【0021】この場合は、(c)図に示す如き銅などか
らなる導電性金属層11を新たに設ける必要がなく、金
属フイルムの上にフオトレジスト層12を形成し、直接
電鋳によつて金属フイルム上にニツケル,銅,金やそれ
らの合金等からなるリードフレーム7を形成することが
可能である。
【0022】図6は、前記製造工程におけるフインガ部
のレジストパターンを示す図である。
【0023】フインガ部では、所望のパターンのフイン
ガ用レジスト層12の他に、フインガ4に対応する位置
の非レジスト部14の中央に、その長手方向に沿つたレ
ジスト部12aが形成され、このレジスト部12aに対
応して前述の条溝4aが形成される。
【0024】また非レジスト部14の先端にはレジスト
層12によつて分離された円形の非レジスト部15が形
成されており、このようなレジスト層12を有する金属
上に電鋳作用を施すと、電鋳開始後の初期にあつてはフ
インガ4本体は、レジスト層12によつて分離された円
形の非レジスト部15上に成長する金属層と別個に形成
されていくが、電鋳が更に進行すると分離されていた非
レジスト部15上の金属とフインガ4本体とはレジスト
層12を越えて一体に連結する。そして電鋳によつて積
層される金属の厚みは電流密度によつて左右されるか
ら、平板状のフインガ4本体部に比べ点状の非レジスト
部15上の金属層はより肉厚となり、図2に示すような
バンプ4fを形成する。
【0025】尚、図4に示すような金属薄膜4hを形成
する場合には、前述の電鋳成形工程に加えて、第2次の
電鋳成形を施せば良い。
【0026】またニツケルなどの金属でリードフレーム
7を電鋳する際、光沢剤が含有されない層と光沢剤が含
有された層の二層を重ね合わせたリードフレーム7を作
ることもできる。光沢剤を入れないで電鋳すると、表面
が粗面化され凹凸の著しいものとなりこのためICチツ
プとの接合時の温度集中、特に圧接状態で接合する際の
温度集中が起こり易く、しかも硬度も低いものとなり半
導体チツプに大きな応力を加えずとも済み、接合を確実
なものとすることができる。
【0027】一方、接合面と反対側に光沢剤入りの層を
設ければ、リードフレーム7としての機械的強度を確保
することができる。なお、光沢剤の含有率は前記実施例
で述べたように0.07%以下に制限する方が望まし
い。
【0028】
【発明の効果】本発明は前述したように、フインガの側
端部に曲面などの傾斜面を形成しているため、フインガ
先端の電極との接合領域をフインガ幅より小さくするこ
ともでき、前後、左右のフインガ先端ピツチのバラツキ
許容範囲を拡げることができ、また接合加圧力を集中さ
せ接合率、信頼性を高めることが可能である。特に側端
部が外側に向いて凸に湾曲した曲面である場合は、加圧
時のバンプ潰し方向が外方へ広がる方向へ指向されてい
るため、過剰加圧を加える必要がなく、半導体チツプを
破損する虞れが少ない。
【0029】更に半導体チツプの電極が保護膜で囲まれ
ているタイプのものに適用する場合は、前記曲面などの
傾斜形状による自己ガイド機能により、半導体装置の組
み立て時に半導体チツプの電極に対してフインガ先端部
の位置が若干ずれても前記傾斜面の案内により電極側に
誘い込むことができる。そのために、フインガと電極と
の接続が確実に行われ、動作信頼性の高い半導体装置を
得ることができるなどの利点を有している。
【図面の簡単な説明】
【図1】本発明の実施例に係るフインガの一部を断面し
た斜視図である。
【図2】そのフインガの長手方向の断面図である。
【図3】そのフインガの一部を示す平面図である。
【図4】本発明におけるフインガの他の実施例を示す斜
視図である。
【図5】本発明の実施例に係るリードフレームの製造工
程を示す図である。
【図6】フインガ部のレジストパターンを示す図であ
る。
【図7】リードフレームの形状を示す平面図である。
【符号の説明】
1 半導体チツプ 2 タブ 3 タブリード 4 フインガ 4b,4c フランジ部 4e 先端部 4f バンプ 7 リードフレーム 9 デバイス孔
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年4月28日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図5
【補正方法】変更
【補正内容】
【図5】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂田 栄二 福岡県田川郡方城町大字伊方4680番地 九 州日立マクセル株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 デバイス孔側に延出し、このデバイス孔
    内に配置される半導体チツプの電極と接続されるフイン
    ガを形成した半導体装置において、 前記フインガの半導体チツプの電極と対向する側の側端
    部に傾斜面を形成したことを特徴とする半導体装置。
  2. 【請求項2】 請求項1記載において、前記傾斜面が外
    側に向いて凸に湾曲している曲面であることを特徴とす
    る半導体装置。
JP7691593A 1993-04-02 1993-04-02 半導体装置 Expired - Lifetime JPH0766954B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7691593A JPH0766954B2 (ja) 1993-04-02 1993-04-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7691593A JPH0766954B2 (ja) 1993-04-02 1993-04-02 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP60049434A Division JPH0656872B2 (ja) 1985-03-14 1985-03-14 半導体装置のリ−ドフレ−ム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10290093A Division JPH07112037B2 (ja) 1993-04-28 1993-04-28 半導体装置の製造中間体ならびにその製造方法

Publications (2)

Publication Number Publication Date
JPH0661394A true JPH0661394A (ja) 1994-03-04
JPH0766954B2 JPH0766954B2 (ja) 1995-07-19

Family

ID=13618989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7691593A Expired - Lifetime JPH0766954B2 (ja) 1993-04-02 1993-04-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH0766954B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917237A (en) * 1994-04-28 1999-06-29 Rohm Co., Ltd. Semiconductor integrated circuit device and lead frame therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917237A (en) * 1994-04-28 1999-06-29 Rohm Co., Ltd. Semiconductor integrated circuit device and lead frame therefor

Also Published As

Publication number Publication date
JPH0766954B2 (ja) 1995-07-19

Similar Documents

Publication Publication Date Title
US4259436A (en) Method of making a take-carrier for manufacturing IC elements
US6351885B2 (en) Method of making conductive bump on wiring board
EP1065627A2 (en) Non-contact type ic card and process for manufacture
JP5479406B2 (ja) コネクタ
US5386625A (en) Tab type IC assembling method and an IC assembled thereby
US5311056A (en) Semiconductor device having a bi-level leadframe
JPH11238831A (ja) テープキャリア及びその製造方法
JPH0661394A (ja) 半導体装置
JP2606606B2 (ja) 半導体装置の製造方法
JP2532075B2 (ja) バンプ付きフイルムキヤリアの製造方法
JP2549277B2 (ja) 半導体装置
JPH0656872B2 (ja) 半導体装置のリ−ドフレ−ム
US6274822B1 (en) Manufacture of semiconductor connection components with frangible lead sections
JP2509882B2 (ja) 半導体装置の製造方法
JPH06104318A (ja) 半導体装置の製造中間体ならびにその製造方法
JPH05308092A (ja) 半導体装置
JPS61234060A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPH0564854B2 (ja)
JPH05267546A (ja) 半導体装置
JPH05283596A (ja) 半導体装置のリードフレーム
JP2528766B2 (ja) 半導体装置
JPH07106481A (ja) 半導体装置
JP2985584B2 (ja) 折曲実装型tab用フィルムキャリア及びその製造方法
JPS61234061A (ja) 半導体装置のリ−ドフレ−ム製造方法
JP3858396B2 (ja) 半導体装置の製造方法