JP2529228B2 - バンプ付きフイルムキヤリアの製造方法 - Google Patents

バンプ付きフイルムキヤリアの製造方法

Info

Publication number
JP2529228B2
JP2529228B2 JP61308551A JP30855186A JP2529228B2 JP 2529228 B2 JP2529228 B2 JP 2529228B2 JP 61308551 A JP61308551 A JP 61308551A JP 30855186 A JP30855186 A JP 30855186A JP 2529228 B2 JP2529228 B2 JP 2529228B2
Authority
JP
Japan
Prior art keywords
resist
substrate
resist layer
electroformed metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61308551A
Other languages
English (en)
Other versions
JPS63164328A (ja
Inventor
博司 山本
博士 嶋津
和彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Hitachi Maxell Ltd
Hitachi Maxell Energy Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Hitachi Maxell Energy Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd, Hitachi Maxell Energy Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP61308551A priority Critical patent/JP2529228B2/ja
Publication of JPS63164328A publication Critical patent/JPS63164328A/ja
Application granted granted Critical
Publication of JP2529228B2 publication Critical patent/JP2529228B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、IC,LSI等の半導体チップと接続するリード
を多数個フイルム上に担持、配列したバンプ付きフイル
ムキヤリアの製造方法に関する。
〔従来の技術〕
従来より半導体チツプを樹脂モールドで一体化して多
数のピンを突設した半導体装置の組立には、金属製のリ
ードフレームが用いられている。そして従来のリードフ
レームは、薄い金属板をプレスで打ち抜いたり、エツチ
ングなどで形成していた。
ところでリードフレームには極めて細いフインガ(イ
ンナーリード)が形成され、そのフインガの先端が半導
体チツプの電極に半田その他の手段を用いて接続される
のであるが、該電極は一般に周囲より凹んだ位置にアル
ミニウムパツド等により形成されている。そこでフイン
ガの先端部には電極との接続を容易にするためにバンプ
(金属突起)が形成されるのであるが、近年において多
数ピンの半導体装置が要求されてくると、フインガの幅
はますます細いものとならざるを得ず、上記バンプの形
成が困難となつてきている。
これらの欠点を解消し、製造が容易で、微細な部分が
成形できる方法として、最近、電鋳技術を用いたリード
フレームの開発がなされている。
第3図は、本出願人が先に提案した電鋳技術を用いた
リードフレームの製造方法を説明するための断面図で、
特開昭61−234060号公報に記載されたものである。
まず第3図(a)に示すように、ステンレス等の導電
性金属からなる基板1の表面に所望のパターンを有する
レジスト層2を形成する。基板1は同図の紙面に向かつ
て垂直方向に長尺になつたテープ状のもので、レジスト
層2が形成されていない非レジスト部2aは製造すべきリ
ードフレームの形状と同じパターンを有しており、図示
せぬが基板1の両端にはスプロケツト孔形成用の非レジ
スト部が紙面に向かつて垂直方向に所定間隔を存して多
数形成される。
次にこの基板1を剥離処理して、基板1の非レジスト
部2aに相当する表面を活性化した後、同図(b)に示す
ように、該非レジスト部2a上に金、すず、半田等の接触
材3を塗布もしくはメツキにより形成し、その後に電鋳
を施して、同図(c)に示すように、接触材3上に電鋳
金属層4を形成する。
このようにして一枚の板状に形成された基板2及び金
属層の積層体の一部にプレス加工を施し、同図(d)に
示すように、フインガ5相当部分を折り曲げる。この折
り曲げ形状は、平坦なフインガ基部5aと、フインガ基部
5aから斜めに延びる起立部5b,及び起立部5bから平行に
延びる先端部5cから構成されるものであるが、先端部5c
の下面には同時にバンブ5dをプレスにより形成する。
次いで第二次の電鋳を施し、同図(e)に示すように
前記電鋳金属層4上に新たな電鋳金属層6を形成する。
この際、フインガ5の起立部5bは傾斜した位置にあるた
め電鋳金属6の成長速度は遅く、また先端部5cは細い頚
部によつて起立部5bに連結されているため、この部分で
電鋳金属層6はより成長し、よつてフインガ5は先端部
5c,フインガ基部5a,起立部5bの順でその肉厚が大きく形
成される。
最後に同図(f)に示すように、基板1を接触材3か
ら剥がすと、レジスト層2は基板1に残り、接触材3及
び両電鋳金属層4,6は基板1から離れ、図示の如き形状
のバンプ付きフインガを有するリードフレームが得られ
る。これは、前述のように予め非レジスト部2aの表面に
剥離処理が施されているためである。
なお、このようにして得られたリードフレームは、例
えばロール状に巻き取られて半導体装置の製造ラインに
搬送・供給される。そして、リードフレームに形成した
図示せぬスプロケツト孔を位置決め基準として、半導体
チツプの各電極と前記フインガ5のバンプ5dとを熱圧着
し、その後のモールド成形工程及びリードの切断工程を
経て半導体装置が得られる。
〔発明が解決しようとする問題点〕
前述した本出願人の提案に係る製造方法によれば、プ
レス加工を用いて基板に凹部を形成した後、該凹部上に
電鋳を施してバンプ付きのフインガを形成するものであ
るから、リードフレーム全体をプレスの打ち抜きにより
成形する方法に比べると、はるかに幅狭なフインガを形
成することができ、多数ピンの半導体装置に有効な手法
である。
しかしながら、半導体装置の多数ピン化がさらに進め
られていくと、それに伴つてフインガ自体の幅や隣接す
るフインガ間ピツチもますます狭くなつていくため、プ
レス加工により基板上に多数の凹部を小ピツチで形成す
ることが困難となり、仮に形成できても充分な厚みを有
するバンプを形成することは不可能となる。
本発明の目的は、上記従来技術の問題点を解消し、ピ
ン(リード)が多数本化してもバンプを充分に厚くする
ことのできるバンプ付きフイルムキヤリアの製造方法を
提供することにある。
〔問題点を解決するための手段〕
上記目的を達成するために、本発明は、表面を導電性
にした基板に感光材料からなる所定パターンの第1のレ
ジスト層を形成する工程と、該第1のレジスト層が形成
されていない非レジスト部をエッチングして前記基板に
凹部を形成する工程と、該凹部にバンプとなる第1の電
鋳金属層を形成する工程と、前記第1のレジスト層を除
去したのち少なくとも前記凹部を包囲して前記基板に感
光材料からなる所定パターンの第2のレジスト層を形成
する工程と、該第2のレジスト層が形成されていない非
レジスト部にリードとなる第2の電鋳金属層を形成する
工程と、前記第1及び第2の電鋳金属層を前記基板から
剥離する工程とを備えたことを特徴とするものである。
〔作用〕
上記手段によると、基板上の第1のレジスト層をエツ
チングして凹部を形成したのち、該凹部にバンプとなる
第1の電鋳金属層を形成するものであるから、微細パタ
ーンでありながら充分なる厚みを有するバンプを成形で
きる。また、このようにバンプとなる第1の電鋳金属層
を形成したのち、基板上に第2のレジスト層を形成して
その非レジスト部にリードとなる第2の電鋳金属層を形
成するものであるから、このリードも微細パターンに成
形することができ、よつてリードの数が多くなつてもそ
の先端のバンプを充分な厚みに形成することの可能なバ
ンプ付きフイルムキヤリアを製造することができる。
〔実施例〕
以下、本発明の実施例を図面に基づいて詳細に説明す
る。
第1図(a)〜(f)は本発明の一実施例に係るバン
プ付きフイルムキヤリアの製造工程を示す斜視図、第2
図(a)〜(f)は第1図の各工程に対応する要部断面
図である。
まず第1図(a)及び第2図(a)に示すように、ポ
リイミド等の耐熱性の高いベースフイルム10上に所定幅
で接着剤層11を塗布した後、該接着剤層11上にステンレ
ス薄板からなる導電シート12を接着し、これにより表面
に導電性を付与せしめた基板13を形成する。このベース
フイルム10は、後述するキヤリアテープと同一幅で、両
側端に沿つて一定間隔でスプロケツト孔10aが形成され
ている。また前記導電シート12としてステンレス以外の
金属、例えばニツケルを用いることも可能であるが、こ
の場合はその表面に陽極酸化、亜セレン酸あるいはクロ
ム酸等を用いて剥離処理を施す必要がある。
次いで第1図(b)及び第2図(b)に示すように、
前記基板13の導電シート12上に感光材料による第1のレ
ジスト層14を塗布し、その上にスプロケツト孔10aを利
用してパターンフイルム(図示せず)を重ね合わせた
後、該パターンフイルムを介して紫外線、電子線を照射
して第1のレジスト層14にパターン14b(非レジスト部1
4aを除く)を露光硬化させる。この第1のレジスト層14
の膜厚は4μm程度の薄いものとする。さらにこれを現
像し、化学エツチングあるいは電解研削のような電解エ
ツチング、好ましくは面荒れの少ない電解エツチングを
施すことにより、非レジスト部14aに対応する導電シー
ト12に凹部12aを形成する。なお、この凹部12aはバンプ
を形成するためのもので、エツチング条件をコントロー
ルすることにより、微細パターンでありながら充分な深
さ(20〜40μm厚)を実現できる。
次に第1のレジスト層14を形成した上記基板10を図示
せぬ電解に送り、第1図(c)及び第2図(c)に示す
ように、非レジスト部14aに金を用いて電鋳を施し、非
レジスト部14に第1の電鋳金属層15を第1のレジスト層
14より若干薄く形成する。この場合、前述したように第
1のレジスト層14の膜厚は4μm程度と薄いため、第1
の電鋳金属層15を水平方向の成長を抑えつつ深さ方向に
成長させることができ、第1のレジスト層14の非レジス
ト部14a内に充分に厚いバンプ形成用の第1の電鋳金属
層15が形成される。
次に第1図(d)及び第2図(d)に示すように、前
記第1のレジスト層14をアセトン、塩化メチレン等の溶
剤により除去した後、前記基板13の導電シート12上に感
熱材料による第2のレジスト層16を形成する。この第2
のレジスト層16の膜厚は15〜40μm程度、好ましくは30
μm程度と前記第1のレジスト層14に比べて充分に厚膜
となつており、上記膜厚を有するドライフイルムあるい
は複数回の塗布により形成される。そして、再びスプロ
ケツト孔10aを利用して別のパターンフイルム(図示せ
ず)を第2のレジスト層上に重ね合わせた後、該パター
ンフイルムに紫外線、電子線を照射し、第2のレジスト
層16に所定の非レジスト部16aを形成する。この非レジ
スト部16aは製造すべきリードフレームと同じパターン
を有しており、第1図では説明を簡略化するためにフイ
ンガのみを示してあるが、実際にはアウターリードや枠
部等の形成用パターンも同時に形成される(ただしリー
ドフレームにはスプロケツトは形成されず、そのための
パターンは形成されない)。
次に第1図(e)に示すように、第2のレジスト層16
を形成した基板13を電解槽17に送り、第2図(e)に示
すように、非レジスト部16aに銅を用いて電鋳を施し、
非レジスト部16aに第2の電鋳金属層18を第2のレジス
ト層16より若干厚めに形成する。この場合、非レジスト
部16aの底面は凹部12a内に第1の電鋳金属層15が埋設さ
れて平坦化されているため、第2の電鋳金属層18は第2
のレジスト層16のパターンに沿つて均一厚で成長し、充
分なる機械強度を有する第2の電鋳金属層18が形成され
る。このようにして第2図(e)に示す非レジスト部で
は、先端にバンプ(第2の電鋳金属層15)を有するフイ
ンガ(第2の電鋳金属層18)が形成され、全体では電鋳
金属層からなる所定形状のリードフレームが形成され
る。
最後に第1図(f)に示すように、前記ベースフイル
ム10と同一幅で両端に沿つて一定間隔でスプロケツト孔
19aが形成されたポリイミド等のキヤリアテープ19と、
第2図(e)に示す過程にある基板13とを一対の圧接ロ
ーラ20,20間に重ね合わせて送り、第2図(f)に示す
ように、前記第1及び第2の電鋳金属層15,18をキヤリ
アテープ19の接着層21上に転写する。
具体的には、ヒータ(図示せず)によつて加熱されて
いる圧接ローラ20,20間に、基板13とキヤリアテープ19
のそれぞれのスプロケツト孔10a,19aを利用して両者を
重ね合わせて送る。両者は一定速度で搬送され、圧接ロ
ーラ20,20間で圧接されることにより剥離性の良い導電
シート12上に形成されている第1及び第2の電鋳金属層
15,18のみが一体となつてキヤリアテープ19上に接着
し、第2のレジスト層16は基板13側に残る。
以上の如き工程を経ることにより、キヤリアテープ19
上に第1及び第2の電鋳金属層15,18からなるリードフ
レームが転写されてバンプ付きフイルムキヤリアが得ら
れる。このフイルムキヤリアは、例えばロール状に巻き
取られて半導体装置の製造ラインに搬送・供給され、キ
ヤリアテープ19の両端に形成されたスプロケツト孔19a
を位置決め基準としてフインガ(第2の電鋳金属層18)
先端のバンプ(第1の電鋳金属層15)が半導体チツプの
各電極に熱圧着され、その後のモールド成形工程及びリ
ードの切断工程を経て半導体装置となる。
上記一実施例にあつては、バンプ形成用の第1の電鋳
金属層15としてステンレス(導電シート12)との剥離性
が良い金を用い、フインガ形成用の第2の電鋳金属層18
として金との密着性が良好でステンレスとは剥離し易い
銅を用いているため、基板13上のリードフレームをキヤ
リアテープ19上に容易に転写することができる。また、
第1及び第2の電鋳金属層15,18からなるリードフレー
ムにはスプロケツト孔を形成せず、該リードフレームが
転写される側のキヤリアテープ19にスプロケツト孔19a
を形成したものであるから、電鋳部分を可及的に少なく
してコストの低減化を図ることができる。
〔発明の効果〕
以上詳述したように、本発明によれば、エツチング技
術により基板に凹部を形成したのち、該凹部にバンプと
なる第1の電鋳金属層を形成するものであるから、微細
パターンでありながら充分なる厚みのバンプを実現でき
ると共に、この第1の電鋳金属層によつて平坦化した部
分にフインガとなる第2の電鋳金属層を形成するもので
あるから、該フインガを含むリードをも微細パターンで
ありながら充分なる厚みのものに成形でき、よつてバン
プの厚みを損なうことなくピン(リード)を多数本化す
ることの可能なバンプ付きフイルムキヤリアを提供でき
る。
【図面の簡単な説明】
第1図(a),(b),(c),(d),(e),
(f)は本発明の一実施例に係るフイルムキヤリアの製
造工程を示す斜視図、第2図(a),(b),(c),
(d),(e),(f)は第1図の各工程に対応する要
部断面図、第3図(a),(b),(c),(d),
(e),(f)は従来のリードフレームの製造工程を示
す要部断面図である。 10……ベースフイルム、10a……スプロケツト孔、11…
…接着剤層、12……導電シート、12a……凹部、13……
基板、14……第1のレジスト層、14a……非レジスト
部、15……第1の電鋳金属層、16……第2のレジスト
層、16a……非レジスト部、17……電解槽、18……第2
の電鋳金属層、19……キヤリアテープ、19a……スプロ
ケツト孔、20……圧接ローラ、21……接着層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 和彦 福岡県田川郡方城町大字伊方4680番地 九州日立マクセル株式会社内 (56)参考文献 特開 昭61−242055(JP,A) 特開 昭60−34048(JP,A) 特開 昭60−12749(JP,A) 特開 昭59−113654(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】表面を導電性にした基板に感光材料からな
    る所定パターンの第1のレジスト層を形成する工程と、
    該第1のレジスト層が形成されていない非レジスト部を
    エッチングして前記基板に凹部を形成する工程と、該凹
    部にバンプとなる第1の電鋳金属層を形成する工程と、
    前記第1のレジスト層を除去したのち少なくとも前記凹
    部を包囲して前記基板に感光材料からなる所定パターン
    の第2のレジスト層を形成する工程と、該第2のレジス
    ト層が形成されていない非レジスト部にリードとなる第
    2の電鋳金属層を形成する工程と、前記第1及び第2の
    電鋳金属層を前記基板から剥離する工程とを備えてなる
    バンプ付きフィルムキャリアの製造方法。
  2. 【請求項2】特許請求の範囲第(1)項記載において、
    前記第2のレジスト層を前記第1のレジスト層より厚膜
    に形成したことを特徴とするバンプ付きフィルムキャリ
    アの製造方法。
JP61308551A 1986-12-26 1986-12-26 バンプ付きフイルムキヤリアの製造方法 Expired - Fee Related JP2529228B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61308551A JP2529228B2 (ja) 1986-12-26 1986-12-26 バンプ付きフイルムキヤリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61308551A JP2529228B2 (ja) 1986-12-26 1986-12-26 バンプ付きフイルムキヤリアの製造方法

Publications (2)

Publication Number Publication Date
JPS63164328A JPS63164328A (ja) 1988-07-07
JP2529228B2 true JP2529228B2 (ja) 1996-08-28

Family

ID=17982391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61308551A Expired - Fee Related JP2529228B2 (ja) 1986-12-26 1986-12-26 バンプ付きフイルムキヤリアの製造方法

Country Status (1)

Country Link
JP (1) JP2529228B2 (ja)

Also Published As

Publication number Publication date
JPS63164328A (ja) 1988-07-07

Similar Documents

Publication Publication Date Title
US4786545A (en) Circuit substrate and method for forming bumps on the circuit substrate
JPS5826828B2 (ja) テ−プキヤリアの製造方法
JP2532075B2 (ja) バンプ付きフイルムキヤリアの製造方法
JP2529228B2 (ja) バンプ付きフイルムキヤリアの製造方法
US5462648A (en) Method for fabricating a metal member having a plurality of fine holes
JP3701807B2 (ja) 基板製造方法、及び基板
JP2625662B2 (ja) 電鋳金属体
JPH08235935A (ja) 異方導電フィルム
JPS6050349B2 (ja) リ−ドフレ−ムの製造方法
JP2002111185A (ja) バンプ付き配線回路基板及びその製造方法
JP2549277B2 (ja) 半導体装置
JP3932689B2 (ja) Tab用フィルムキャリアテープ
JPS622643A (ja) 支持体付きリ−ドフレ−ムの製造方法
JPS61234060A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPH069216B2 (ja) リ−ドキヤリアフイルム
JPH0260228B2 (ja)
JP2521417B2 (ja) 電鋳方法
JP2509882B2 (ja) 半導体装置の製造方法
JPS61234061A (ja) 半導体装置のリ−ドフレ−ム製造方法
JP2023171155A (ja) 実装基板、実装基板の製造方法、及び、実装基板中間体
JPH09232728A (ja) メッキ回路体、メッキ回路積層体、プリント回路体及びそれらの製造方法
JPS622642A (ja) 支持体付きリ−ドフレ−ムの製造方法
JPH05326786A (ja) ファインパターンリードフレーム及びその製造方法
JPH05315407A (ja) 金属バンプ付フィルムキャリアの製造方法
JPH03250639A (ja) 微小突起電極付接続基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees