JP2531830B2 - ガラス・セラミツク構造体及びその形成方法 - Google Patents

ガラス・セラミツク構造体及びその形成方法

Info

Publication number
JP2531830B2
JP2531830B2 JP2118855A JP11885590A JP2531830B2 JP 2531830 B2 JP2531830 B2 JP 2531830B2 JP 2118855 A JP2118855 A JP 2118855A JP 11885590 A JP11885590 A JP 11885590A JP 2531830 B2 JP2531830 B2 JP 2531830B2
Authority
JP
Japan
Prior art keywords
glass
ceramic
conductor
copper
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2118855A
Other languages
English (en)
Other versions
JPH0319295A (ja
Inventor
マンフレツド・ザメツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0319295A publication Critical patent/JPH0319295A/ja
Application granted granted Critical
Publication of JP2531830B2 publication Critical patent/JP2531830B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/004—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of particles or flakes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/04—Particles; Flakes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/08—Metals
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/20—Glass-ceramics matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/086—Using an inert gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、導体材料で充填したホールを有する焼結ガ
ラス・セラミック構造体、及びガラス粒子とバインダを
含む混合物を薄い層に鋳込み成形し乾燥させてグリーン
シートを形成し、次いでホールを開けて導体ペーストで
充填し、最後にグリーンシートをガラス・セラミックス
の焼結温度まで加熱するという、上記のような構造体を
製造する方法に関する。
B.従来の技術 この種のガラス・セラミック構造体または基板、及び
それを製造する方法が、ドイツ特許第2901172号明細書
及び欧州特許第16307号明細書（これらの教示を、引用
により本明細書に合体する）に記載されている。ただ
し、必ず焼結前に何枚かのグリーンシートを一緒に積層
したものである。ここでいう焼結とは、基板を加熱して
バインダを除去し、ガラス粒子を合体させて結晶化さ
せ、任意選択で再結晶化させて、最も安定した結晶形態
に変換されることを意味し、焼結温度は加える最高温度
である。このガラスは、Li2O・Al2O3・4SiO2を基本的成
分とするβ黝輝石と、2MgO・2Al2O3・4SiO2ガラスを基
本的成分とする董青石から構成されている。これらの従
来技術の基板内で使用する導体材料は銅からなり、バイ
ア及び基板の内部層上の導体パターンを形成している。
これらの材料を、すなわち従来技術で使用されている銅
とガラス・セラミックスを組み合わせて使用する場合、
気密シールした基板の製造は焼結過程では可能でなかっ
た。銅の導体とガラス・セラミックスの間の引張力が、
両材料間の結合を破壊する。したがって、従来技術の方
法では、バイア・ホールを銅で完全に充填せず、ガラス
・セラミックスと銅バイアの間の結合を避ける手段が講
じられている。これは、非常に低い酸素分圧で焼結後に
基板を冷却することにより実現される。そのため、焼結
中にたまたま銅メタラジとガラス・セラミックスの間に
化学的酸素架橋結合が形成されたとしてもそれは分解
し、熱膨張率が17×10-6の銅と熱膨張率が3.0×1016の
ガラス・セラミックスは互いに分離する。その後の加熱
工程では、銅とガラス・セラミックスの間に引張力が生
じることなく、基板中の銅は伸び縮みすることができ
る。この方法のかなりの欠点は、銅バイア・ホールとガ
ラス・セラミックスの間に隙間ができることがある。と
いうのは、後の工程で使用される液体が基板中に浸透し
て、銅メタラジを腐食させ、あるいは基板を機能不全に
するからである。この問題を解決するため、焼結後に、
隙間をポリイミドなどの弾性材料で埋める、修理工程が
設けられた。
異なる物質を一緒に焼成する際にぶつかる問題を克服
しようとする方法が、R.C.オーハンドリー（Ｏ′Handl
y）の論文「ガラス・セラミック基材MLC用の近共融合金
導体（Near−Entectic Alloy Conductors for Glass−C
eramic−Based MLC）」、とIBMテクニカル・ディスクロ
ージャ・ブルテン、Vol.23、No.12（1981年５月）、p.5
593に記載されている。この著者は、ペーストを含む銅
の代りにPdSi、PdP、またはNiP合金を含む銅を使用する
ことを提案している。明らかに、これらの合金は、融点
が焼結温度の範囲内にあるので、少なくとも部分的に、
熱膨張の問題を克服する助けとなる。J.Jクニレック（K
nireck）の論文「多層セラミック・モジュール用メタラ
ジ（Metallurgy for Multilayer Ceramic Module
s）」、IBMテクニカル・ディスクロージャ・ブルテン、
Vol.18、No.9（1976年２月）、p.2856には、モリブデン
の代りにPd/MoまたはPt/Mo/Pd合金を用いることによ
り、通常の多層セラミック・モジュールにおける導体材
料とアルミナ・セラミックスの間の熱膨張率の一致度を
よくする方法を記載している。Pt/MoにPdを加えると、
液相焼結が行なわれる。この方法は、ひび割れの危険を
減少させる。
C.発明が解決しようとする課題 本発明の目的は、気密シールしたバイア・ホールを有
するガラス・セラミック構造体を提供することにある。
本発明の目的には、ホールを充分な電気伝導性をもつ
材料で充填したガラス・セラミック構造体を提供するこ
とも含まれる。
本発明の目的には、上記導体材料がガラス・セラミッ
クスを腐食させない、ガラス・セラミック構造体を提供
することも含まれる。
本発明の目的には、ガラス・セラミック構造体を製造
する簡単な方法を提供することも含まれる。
本発明の目的には、構造体を加熱する際に、熱膨張率
が異なるために余分な引張力が生じることのない、ホー
ルの気密シールを実施する方法を提供することも含まれ
る。
D.課題を解決するための手段 この構造体は、熱膨張率がガラス・セラミックよりも
少し高く、液相焼結がガラス・セラミック材料の結晶温
度で進行し、固相は導体粒子を含み、液相は少なくとも
ガラスを含むという、導体材料で完全に充填されたホー
ルを有する、少なくとも１枚のガラス・セラミック・シ
ートから構成されている。
この方法は、有機ビヒクルと結晶化可能な第１のガラ
スの粒子を含み、ホールを有するグリーン・シートを準
備する段階と、有機ビヒクル及び導体粒子と焼結温度で
低粘性の少なくとも第２のガラスとを含む無機材料から
なるペーストでホールを充填する段階と、こうして得ら
れた構造体を還元性雰囲気、中性雰囲気または軽度の酸
化性雰囲気中でゆっくりと温度を上記焼結温度まで上げ
て焼成し、ゆっくりと構造体を冷却する段階とを含む。
本発明の構造体における導体材料とガラス・セラミッ
クの間の接着力は秀れている。導体材料がホールを完全
に充填しているが、構造体の破裂をもたらす機械的応力
は蓄積されない。
本発明の構造体の好ましい実施例では、構造体は、多
層基板であって、最下層と最上層の１層または数層だけ
が本発明による構造を有するが、中間層は上面または下
面あるいはその両方にパターンの形で銅を付着させ、バ
イアを形成した従来のタイプ（ドイツ特許第2901172号
明細書）のものである。本発明のこの実施例の構造体
は、外部に対して気密シールされており、本発明による
導体材料とガラス・セラミックスの間の接着力、ならび
に本発明による導体材料と銅の間の接着力が良好であ
る。
本発明の多層型構造体のもう一つの好ましい実施例で
は、本発明による構造を有する層と従来型の中間層の間
に、多孔性銅から形成したバイアを有する１層または２
層の応力除去層が挿入されている。応力除去層中の多孔
性銅により、本発明による導体材料と内部層中の銅の間
に機械的応力のない結合が保証される。本発明の導体材
料を銅と組み合わせることにより、多層ガラス・セラミ
ック基板の電気伝導率は最適に近くなる。
本発明の構造のもう一つの好ましい実施例では、導体
材料は、導体粒子中に含まれない少なくとも一つの金属
という意味で金属添加物を含有している。
本発明の方法は、簡単なばかりでなく、再現性のある
結果を実現する。本発明の方法を用いると、従来の方法
を使用する場合に必要な費用のかかる修理工程を行なわ
ずに、焼結層中のスルーホールが完全に充填され、ある
いは焼結多層ガラス・セラミック基板が気密シールされ
る。この違い及び別の導体材料を利用する点以外は、従
来の方法をその他の変更なしに適用できる。たとえば、
焼結工程のバインダ除去サイクルでは、スルーホール中
の材料に有害な影響を及ぼさず、構造体をH2O/H2蒸気雰
囲気中で焼成することが可能である。
本発明の構造体及び方法の他の有利な実施例は、以下
に開示されている。
本発明は、添付の図面を参照しながら以下の詳細な説
明を読めば、より明らかになるはずである。
E.実施例 電子工学、とりわけマイクロエレクトロニクスの応用
分野で使用されている従来のガラス・セラミック構造体
は、ガラスを混合したガラス・セラミックからなるガラ
ス・セラミック本体と、構造体の少なくとも一面で成端
する電気接続用の端子部分を有する、上記構造体中に埋
め込んだ導体パターンとから構成されている。導体パタ
ーンは、一方向に構造体を貫通するスルーホール中に付
着させた導体材料、またはスルーホールの方向に対して
好ましくは垂直に延びる内部回路パターンあるいはその
両方から構成できる。さらに、導体パターンを構造体表
面の少なくとも一部分上に塗布することができる。バイ
ンダの菫青石やβ黝輝石などの結晶化可能なガラスとか
ら構成されるグリーンシートをガラスの結晶温度まで加
熱することにより、ガラス・セラミックを形成させるこ
とが好ましい（このような構造体は、ドイツ特許第2901
172号明細書に記載されている）。この場合、最終状態
では、形成された結晶相が本体の80体積％以上を占めて
いる。これらのガラスと組み合わせて、銅を導電材とし
て用いることが好ましい。菫青石は一般式2MgO・2Al2O3
・5SiO3、β黝輝石は一般式Li2O・Al2O3・4SiO2で表さ
れる。ガラス・セラミック構造体中の銅の比抵抗は、2.
25〜４μΩcmの間にある。その熱膨張率（TCE）は、17
×10-6/K程度である。董青石及びβ黝輝石の熱膨張率は
35×10-7IK程度である。この不一致のため、加熱サイク
ルで構造体の破壊を起こさないように、スルーホールを
銅で完全には充填せず、スルーホールの壁面と銅の間に
小さな隙間をあけておく。この隙間により、構造体は気
密シールされている状態とはほど遠くなる。したがっ
て、このような構造体は、水分の浸入による腐食を受け
易い。腐食を防止するため、隙間にポリイミドなどのポ
リマーを詰めて充填する。これを行なうには、費用と時
間のかかる修理工程を要する。
本発明のガラス・セラミック構造体は、少なくとも構
造体の周辺領域に使用する導体材料の点で、既知の構造
と本質的に異なっている。本発明による導体材料を、ポ
リマーの充填なしで済むように、ガラス・セラミック中
のホールに隙間なしに充填する。このような構造体を作
成するには、本発明による導体材料の熱膨張率がガラス
・セラミックと類似していることが必要である。さら
に、導体材料は、それがガラス・セラミックのホールに
ぴったり合うように、境界が明確であるか小さな閉じた
細孔を有していなければならない。これは、焼結中の導
体材料の体積収縮を補償するのに必要である。
本発明による導体材料は、基本的に、金属または金属
化合物から成る導体粒子と、ガラス・セラミックの結晶
温度で低粘性の少なくとも１種のガラスとを含む。本発
明の構造体中の導体材料は、液相で焼結され、導体粒子
が固相を形成し、ガラスが液相を形成していた。金属ま
たは金属化合物は、（周期律表の）第IV族Ａ、第Ｖ族
Ａ、第VI族Ａの金属またはそれらの金属の炭化物やある
いはこのような材料の混合物から構成され、Ｗ、Mo、T
i、WC、TiC、TiWC、TaC、VCからなるグループのうちか
ら選択した材料で構成することが最も好ましい。これら
の材料は、比較的小さな熱膨張率、妥当な電気伝導率、
及び高い融点を有する。以下の説明では、上記粒子は、
常に、最も好ましいWCから構成されるものとする。好ま
しいガラスは（重量％で）、50〜80％のSiO2、20〜40％
のB2O3、及び任意選択で、１％未満のAl2O3、20％未満
のNa2O、１％未満のK2O、あるいは40〜23％のCu2O、28
〜16％のAl2O3、31〜60％のSiO2を含むものである。ガ
ラス中の最高２モル％までのSiO2をSiCで置き換えると
有利である。
第１図は、導体材料がこれらの基本成分を含有する、
本発明による構造をシートの形で示した概略拡大断面図
である。シート１は、菫青石やβ黝輝石などのガラス・
セラミック材２から構成され、スルーホール３を有す
る。スルーホール３は、隙間をガラス６で埋めたWC粒子
５からなる導体材料で充填されている。通常、WC粒子の
寸法は最大20μｍ、好ましくは15μｍ未満である。導体
材料は、約95〜98.5重量％の導体粒子と約1.5〜５重量
％のガラスから構成することが好ましい。導体材料の熱
膨張率は6.8・10-6/K程度、比抵抗は40μΩcm程度であ
る。
本発明の構造体の好ましい実施例では、導体材料は、
導体粒子に含まれない少なくとも１種の金属の形の添加
剤を含有している。これらの添加剤は、導体粒子の被覆
の形で存在してもよく、また被覆されたまたは被覆され
ていない導体粒子間の空間をガラスと一緒に充填するも
のでもよい。ガラスと金属添加剤は、緊密に混合し得る
が、別々の相を成している。金属添加剤は、使用金属の
融点が焼結温度より高い場合、単独の金属の形で存在
し、また金属の一部が焼結温度より低い共融点で共融混
合物を形成する場合、このような少なくとも２つの金属
の合金の形で存在する。後者の場合、合金は、液相焼結
中、「液相」の一成分となる。一般に、金属添加剤は電
気伝導性を改善し、導体粒子の被覆は、好ましい方法で
は、特に導体粒子が炭化物から構成されている場合、い
くつかの利点を有する。導体粒子用の好ましい被覆は、
ニッケル、コバルト、銅、またはこれら金属のうち２つ
の組合せである。導体粒子をガラスと混合する前に、こ
のような被覆を付着する。他の金属添加剤は、最初に粉
末の形でガラスの粒子と混合しておくか、あるいは導体
粒子及びバインダと混合する前にガラス粒子上に無電解
付着させた、たとえば銅である。好ましい他の金属添加
剤は、銀及び金である。融点が焼結温度より低い共融混
合物には、銀と銅、ニッケルとコバルト、あるいは金と
コバルトと銅がある。焼結中に相互拡散により合金が形
成される。金属添加剤を含む導体材料中の導体粒子の量
は約62〜93重量％とすることが好ましい。ガラスの量
は、約１〜５重量％とすることが好ましく、金属添加剤
の量は、約６〜37重量％（導体粒子が被覆されていない
場合は、約２〜32重量％）とすることが好ましい。この
ような組成の導体材料は、７×10-6/K程度の熱膨張率を
有し、これは、銅（17×10-6/K）よりも、菫青石やβ黝
輝石などのガラス・セラミック材料（3.0×10-6/K）に
ずっと近い。比抵抗は、14〜24μΩcmの範囲にあって銅
（3.25〜４μΩcm）よりも高いが、特に第１図及び第２
図に示すような構造体が、多層ガラス・セラミック基板
の外部層を形成し、内部層は従来通り銅の導体材料で構
成されている、本発明の構造体の実施例（第３図に示
す）では、それでも妥当である（以下参照）。
第２図は、導体材料が上記の金属添加剤を含有してい
る、本発明の第２の実施例の概略拡大断面図である。ガ
ラス・セラミック材料２のシート１は、導体材料で充填
されたスルーホール３を有する。導体粒子５は、ニッケ
ル、コバルトまたは銅で、あるいは好ましくは銅と銀、
コバルトと金と銅、またはコバルトとニッケルから構成
される合金で被覆（７）されている。
本発明の構造体の好ましい実施例は、複数枚のガラス
・セラミックのグリーンシートを積層化し焼成すること
によって形成される多層ガラス・セラミック基板であっ
て、最下部の２〜４層と最上部の２〜４層は本発明に基
づいて構成されるが、内部層は従来通りに構成され、ス
ルーホールが導体材料として銅を含み、導電性の銅パタ
ーンが少なくとも１つの層表面に付着され、少なくとも
スルーホールの一部分中で銅と接触しているというもの
である。この構造は、外側層中でホールが導体材料によ
り気密シールされている点で、従来の多層ガラス・セラ
ミック基板に比べて有利である。この利点は、電気伝導
性がかなり減少することによって相殺されない。という
のは、銅が本発明の導体材料に良く接着し、かつ多層基
板を貫通する導電結路の主要部分が銅で形成されている
ため、本発明の導体材料の比較的小さな電気伝導性が効
果を発揮しないからである。
前項に記載した構造体の改良形が、第３図に示されて
いる。第３図は、本発明構造のもう一つの実施例の概略
拡大断面図である。第３図は、多層ガラス・セラミック
基板の最上部の５層すなわち５枚の断面を示している。
最上部の３つの層１は、第１図や第２図に示したものと
同じ層である。これらの層は、ガラス・セラミック材料
２から構成され、本発明の導体材料４で充填したスルー
ホール３を少なくとも１個有する。導体材料は、第１図
及び第２図に関して述べた組成または構造を有する。上
から５番目層11は、ホール３中の導体材料12が、隙間14
で示したホール壁面のガラス・セラミックに接着しない
銅から構成されている、従来型のものである。層11の上
面に、好ましくは銅から構成された導体パターン13が形
成されている。導体パターン13は、ホール３中の銅12に
接続されている。層１と層11の間の空間に層９がある
が、これはホール３中の導体材料10が、銅には違いない
が多孔性の銅である点で、層11と異なる。層９中の多孔
性銅10の電気伝導性は圧縮成形銅よりも少しだけ低い
が、その細孔は塑性変形可能であり、したがって熱膨張
率の違いによる導体材料４と圧縮成形銅12の間の機械的
応力の蓄積を防止する助けとなることができる。層９
は、いわゆる「応力除去層」である。第３図に示した例
では、構造体はただ１層の応力除去層と、本発明に基づ
く構造の３層を含んでいる。ただし、応力除去層または
層１あるいはその両方の数がそれとは異なってもよい。
第３図は、多層ガラス・セラミック基板の最上層の断面
だけを示しているが、同じまたは同様な配列が基板の下
面でも可能なことを理解されたい。このような層配列が
上面と下面に存在する場合にのみ、気密シールした基板
が保証される。
マイクロエレクトロニクス用の多層ガラス・セラミッ
ク基板は、その上面に、半導体チップを受けるパッド、
及び上記ピンへの導線となる導体パターンを備えてい
る。パッドと導線は、第３図には示してない。これら
は、ガラス・セラミック基板が焼結工程を通過してから
形成する。基板表面に導線およびパッドを形成するのに
も湿式工程が使用されるので、気密シールした基板が不
可欠である。ホール中の本発明の材料が導体粒子の他に
相当量の金属を含有している場合には、原則的に、ホー
ルを設けた構造体の表面を電解被覆すること、またはバ
イアにピンを直接はんだ付けすること、あるいはその両
方が可能である。
次に、第３図に示した構造体の特定の例について説明
する。
この構造体は、それぞれ厚さが100μｍ程度の複数の
層から構成される。上の３層の下の３層は、本発明によ
る構造になっている。内部の層は従来の型のものであ
り、内部層と最上部３層及び最下部３層との間には１枚
の応力除去層が挿入されている。使用するガラス・セラ
ミック材料は、52重量％のSiO2、21重量％のAl2O3、23
重量％のMgO、１重量％のZnO、1.5重量％のTiO2、1.5重
量％のSnO2から構成される菫青石である。この材料の熱
膨張率は、約3.1×10-6/Kである。本発明の構造を有す
る外側層中の導体性材料は、平均サイズが約12ミクロン
のWC粒子から構成されている。WC粒子はニッケルで被覆
されている。導体材料中のガラス基材は、70モル％のSi
O2、25モル％のB2O3、１モル％のAl2O3、４モル％のNa2
Oから構成されている。この材料は銀及び銅も含み、銅
はガラス粒子を銅で被覆することにより材料中に取り込
まれている。導体材料の全体組成は、WC、75.55重量％
ニッケル13.36重量％、Ag8.32重量％、Cu1.25重量％、
ガラス1.5重量％である。この材質の比抵抗は14μΩc
m、熱膨張率は約7.5×10-6/Kである。両応力除去層中の
ホールは多孔性銅で充填されている。20層の内部層中の
ホールは銅を含有しているが、銅はホールを完全には充
填しておらず、各層はどちらか一方の面または両面に銅
から構成される導体パターンを備えている。全比抵抗は
5.37μΩcmであり、導体材料として銅だけを含む構造の
電気伝導よりも1.79倍大きい。この構造体は気密シール
されている。このことは、蛍光液を使って確認された。
液がバイア中に浸透しないことが蛍光顕微鏡でわかる。
従来のガラス・セラミック基板を形成する方法が、欧
州特許第16307号明細書に記載されている。ガラス・セ
ラミック基板の出発材料は、β黝輝石や菫青石などの結
晶化可能なガラスである。通常の製法は、次のような例
示的な基本段階を含んでいる。
段階１ 結晶化可能なガラスを、平均粒度が2.7ミクロン程度
になるまで粉砕する。粉砕中に、有機バインダと有機溶
媒とを含む適当な有機ビヒクルを添加することができ
る。適当なバインダの例は、二安息香酸ジプロピルグリ
コールなどの可塑剤を含むポリビニルブチラール樹脂で
ある。その他の適当なポリマーは、ポリビニルホルムア
ルデヒド、ポリ塩化ビニル、ポリ酢酸ビニル、アクリル
樹脂の一つなどである。同様に、フタール酸ジオクチ
ル、フタール酸ジブチルなどその他の適当なポリマーも
使用できる。まずバインダを溶かして、バインダで初期
のガラス粒子を被覆し、スリップやスラリの流動性を可
鋳性が良くなるように調整できるようにするため、蒸発
し易い溶剤を加える。この例で特に有効な溶媒は、メタ
ノール／メチルイソブチルケトン二元溶媒系などの二元
溶媒系である。
段階２ 段階１のようにして調整したスリップまたはスラリ
を、通常の技法、好ましくはドクターブレード技法によ
り鋳込み成形して薄い（たとえば、約160〜220ミクロ
ン）グリーンシートにする。
段階３ 鋳込み成形したシートを必要な寸法に型抜きし、必要
な構成のバイア・ホールを打ち抜く。
段階４ スクリーン印刷により、銅のメタライズ用ペーストを
個々のシート中のバイア・ホール中に押し出す。
段階５ 次いで、適当な銅ペーストまたはインクを、必要な導
体パターンで、段階４の個々のグリーンシート上にスク
リーン印刷する。
段階６ それが通常であるが、多層ガラス・セラミック基板を
形成しようとする場合、段階５のようにして調整した複
数のシートを互いに位置合せして積層プレスで積層化す
る（積層化に使用する温度及び圧力は、個々のグリーン
シートが互いに接着してモノリシック・グリーン基板を
もたらし、グリーン・セラミックが十分に流動して導体
パターンを取り囲むようになる値にすべきである）。
段階７ この段階では、積層板または個別のグリーンシートを
焼結温度まで加熱して、バインダの除去、ガラス粒子の
合体、導体パターン及びバイアホール中の金属粒子の同
時焼結を伴う結晶化によるガラス・セラミックへの変換
を実行する。バインダ残渣が残っていれば、ガラス粒子
が合体した後にガラス本体に取り込まれることになるの
で、バインダの除去は、約800℃〜875℃の範囲にあるガ
ラス粒子の合体温度に相関させなければならない。窒素
または他の中性または還元性の雰囲気を使用すると、ガ
ラス合体温度以下でのバインダ除去が難しく、その結
果、十分に焼結されていない黒色または暗色の基板が生
じ得ることも判明している。また、炭素を酸化し、かつ
酸化銅の形成に起因する急激な体積変化なしに形成され
た酸化銅を銅に還元する目的で、湿潤窒素及び乾燥窒
素、湿潤形成ガス及び乾燥形成ガスを含む種々の中性ま
たは還元性の雰囲気をガラス・セラミックの合体温度以
下に保持し、空気と形成ガスを交互に送る場合も、困難
に遭遇する。ただし、特定の割合の水素と水蒸気の混合
雰囲気を用いて、銅に対する還元性ないし中性条件を維
持しながら、焼成ポリマーの炭素含有残渣を酸化させる
ことができる。従来の方法では、ガラス・セラミックの
組成として最適焼結温度が使用する導体金属の融点より
50℃〜150℃低いものを選択すべきである。焼成サイク
ル中、有機バインダは300℃で飛び始め、ガラス間の焼
結がかなり進む前にバインダの除去がほぼ完了する。焼
結の結果、ガラス状態から、形成された結晶相が本体の
80体積％以上を占めるガラス・セラミック状態に変換さ
れる。焼結工程中にガラスが結晶化するため、ガラスが
粘性流によって変形する傾向は打ち消さけれる。焼結温
度に保持する時間は、１〜５時間の範囲である。次い
で、本体を、少なくとも約400℃までは４℃／分を超え
ない速度で制御しながら冷却する。その後は、もっと速
い速度で冷却してもよい。焼成サイクルは次のように行
なうことが好ましい（第４図参照）。グリーンシートま
たはグリーン・ラミネートを、窒素雰囲気中で約200℃
の温度まで2.15℃／分の速度で約１時間半予加熱する。
この温度に達した時点で、窒素を容積比10−6.5のH2/H2
O雰囲気で置き換え、加熱を続行する。約450℃で加熱速
度を約2.9℃／分に上げ、ホールの温度が約780℃になる
まで加熱を続ける。この時点で、雰囲気は容積比で10-4
のH2/H2Oであり、窒素雰囲気に戻すまでのバインダ・バ
ーンアウト期間中ずっと（たとえば約６時間）、この比
率をほぼ一定に維持する。（還元性雰囲気に切り換える
ことも可能である）。780℃の保持温度をさらに１〜1/2
時間維持し、この時点で再び2.1℃／分の速度で焼結温
度（ガラスに応じて約920℃〜970℃）まで温度を上げて
いく。この焼結温度を約２時間保持し、その後、常温ま
で約3.8℃／分の速度で温度を下げていく。焼成サイク
ルのもう一つの実施例では、N2雰囲気からH2/H2O雰囲気
への切換えを既に200℃で行ない、ここで、H2/H2O雰囲
気を９時間半続ける間に、その体積比を10−6.5から10
-4まで連続的に変化（増加）させる。上記プロセスの詳
細は、欧州特許第16307号明細書を参照されたい。
先に指摘したように、ガラス・セラミックと銅などの
金属の熱膨張率が甚だしく異なっているので、構造体の
破裂を避けるため、金属でホールを完全に充填すること
はできない。言い換えると、ホールを金属で気密シール
することはできない。銅のガラス・セラミックに対する
接着力は強くないので、ホール中で、金属とホール壁面
の間に隙間ができる。この隙間を通って水分が構造体中
に浸入し、腐食を起こす。これはガラス・セラミック基
板を野外で使用する場合に起こるが、基板にさらに処理
段階を施す場合は、それより前に起こることもある。
好ましいガラス・セラミック基板は、その上面に金属
薄膜パターンを有する。その上に、各チップのパッドを
はんだ付けするためのパッドのパターンを形成する。こ
のパターンを形成するには、薄い金属膜を上面に付着さ
せ、次いで、たとえば半導体技術で既知のように、フォ
トリソグラフィ法を用いてパターン付けする。この技法
を適用するための前提条件は、表面に完全に平面になっ
ていることであり、したがって金属を付着する前に表面
の研磨が必要であるが、この研究は湿潤環境で行なわれ
る。こうして、気密シールされた基板が得られる。隙間
をポリイミドなどのポリマーで充填する費用のかかる修
理工程を適用することにより、通常のガラス・セラミッ
ク基板を気密シールする。
本発明のガラス・セラミック構造体を形成するための
本発明の工程の段階１〜３は、従来の工程の段階１〜３
と同じであり、ガラス・セラミック材料は従来の工程で
使用するものと同じでよく、かつその方が好ましい。
本発明の構造では、ホールは導体材料で気密シールさ
れるが、これは、ガラス・セラミック材を結晶させる焼
成段階中に液相焼結によって実現される。十分な電気伝
導性を維持しながらホールを気密シールし、これを液相
焼結によって可能にするには、本発明の工程の段階４で
スクリーン印刷によりホール中に充填されるペースト
は、いくつかの必要条件を満たしていなければならな
い。ペーストは、少なくとも１種の導体材料を、十分な
電気伝導性を有し、融点がガラス・セラミック基板材料
の焼結温度よりも高く、焼結工程の諸条件に耐える導体
粒子の形で含んでいなければならない。また、ガラス・
セラミック基板材料の焼結温度では液体であるが、軟化
点が焼結温度よりあまり低くなく、導体粒子をはっきり
と濡らすことができ、したがって、液相焼結によって毛
管力により導体粒子凝集体の再配位を行なって導体粒子
を凝縮させることができ、さらに導体材料中に残留する
閉じた細孔をもたらすことができる、少なくとも１種の
成分を含んでいなければならない。液相焼結後の導体材
料の熱膨張率は、ガラス・セラミック材料のそれにでき
るだけ類似しているべきである。
IV族ａ、Ｖ族ａ、VI族ａの金属、あるいはこれら金属
の炭化物が、導体粒子として適した材料である。タング
ステン、モリブデン、チタン、炭化タングステン（W
C）、炭化チタン、炭化タンタル、炭化バナジウムが好
ましく、WCが最も好ましい。
焼結温度で液体である成分は、少なくとも、ガラス、
すなわち酸化物材料から構成されている。ガラス・セラ
ミックに変形されるガラスと区別するため、以下では、
導体材料中のガラスを「第２ガラス」と呼ぶことにす
る。このような材料は、その熱膨張率がガラス・セラミ
ック材のそれに類似しているので好ましいが、その電気
伝導度に関してはそう好ましくはない。第１表に列挙し
た２種類の第２ガラスが好ましい。
第２ガラス中のSiO2対B2O3、SiO2対Al2O3、SiO2対Na2
O、B2O3対Na2Oの比のどれかまたはいくつかあるいはす
べてを変えることにより、ガラスの熱膨張率及びガラス
転移温度（軟化点）を広い範囲で変えることができる。
第２ガラスの濡れ性を増大させるため、最高２モルま
でのSiO2を炭化ケイ素で置き換えることができる。炭化
ケイ素がこうした作用をもつのは、化学的に二酸化ケイ
素よりも導体粒子に似ているのためである。
液相焼結の「液相」は、第２成分を共融金属混合物の
形で含有することが好ましい。このような混合物は、そ
の電気伝導度は好ましいが、その熱膨張率に関しては好
ましくない。さらに、こうした共融混合物を用いると、
ホールの気密シールが実現しやすくなる。好ましい共融
混合物は、銀と銅、ニッケルとコバルトと金、コバルト
と銅である。最も好ましい２種の共融混合物及びその組
合せの範囲を、第II表に示す。
導体粒子をニッケル、コバルト、銅などの金属または
これら金属のうち２つの組合せで被覆すると、導体粒子
の焼結性が向上し、また電気伝導性と、酸化及びH2/H2O
中での脱炭（炭化物を成分とする場合）に対する安定性
が向上するので、有利である。WC用の好ましい被覆は、
ニッケル（複合体の約15重量％）、コバルト（約６〜15
重量％）、銅（約５〜15重量％）、コバルトの内部被覆
（約15重量％）と銅の外部被覆（約５重量％）、及びニ
ッケルの内部被覆（約15重量％）とコバルトの外部被覆
（約５重量％）である。この被覆は、共融混合物の一部
となることができる。
グリーンシートのスルーホールを充填するのに用いる
ペーストは、焼結後に導体材料を形成する材料と有機ビ
ヒクルとから構成されている。ペーストは、約80〜90重
量％の無機材料と約10〜20重量％のビヒクルを含むこと
が好ましく、86:14の比が最も好ましい。ビヒクルは、
エチルセルロース（約85.7重量％）、サルコシル（約7.
1重量％）、チキシン（約7.1重量％）から構成すること
が好ましい。サルコシルは、チバ・ガイギー（Ciba−Ge
igy）社から市販されている一般式CH3（CH2）nCON（C
H3）CH2COOHの高分子カルボン酸（またはその金属塩）
であり、チキシンは、チキソトロピー剤として用いられ
るひまし油誘導体で、クロノス・チタン（Kronos Titan
GmbH）社から市販されている。無機材料は、たとえば
金属被覆を有するまたは有さない、粒子サイズが20ミク
ロン未満、好ましくは12〜15ミクロンのWCなどの導体粒
子と、液相焼結中に液体または低粘性である成分とし
て、サイズが約２〜５ミクロンの粒子の形の第２ガラス
と、さらに任意選択で粉末状の共融化合物またはこの共
融混合物の諸成分から構成されている。上記の諸成分
は、たとえばコバルトまたは銅あるいはその両方などで
あり、導体粒子の被覆として設けてもよく、またたとえ
ば銅、金、銀で、ガラス粒子上に無電解メッキされた被
覆としてあるいは粉末の形で設けてもよい。銅などの金
属、または第２ガラスと混合した金属は、必ずしも共融
混合物の一部とはならない。任意選択として、電気伝導
度を改善するが、液相焼結中に液体ではない無機材料の
一部として、合金の形のあるいは導体粒子の被覆を備え
た１種または複数の金属を含めることも、本発明の方法
の範囲内に含まれる。WCから構成される導体粒子と共
に、ペースト中に含有される無機材料の典型的組成を、
第III表に示す。
段階４ 上記のペーストを、スクリーン印刷により押し出す。
このとき存在するグリーンシートが積層中に入ってない
場合、次の段階は、グリーンシートの焼成である。
段階５ 従来のガラス・セラミック基板作成方法と同様に、本
発明の方法でも焼成の目的は、バインダまたは有機材料
を除去し、ガラス・セラミックを形成させることであ
る。さらに、焼成終了後にホールが導体材料で気密シー
ルされるように、ホール中の無機材料を液相焼結する。
焼成の成否は、含まれる材料と、諸条件、すなわち焼成
中の温度、サイクル時間、雰囲気の相互作用によって決
まる。ガラス材料が合体または軟化するとき、この温度
でなお存在する残留物はガラス本体中に捕捉されるの
で、バインダを除去することが焼成サイクルにとって決
定的に重要である。従来技術では、基本的に、焼成の際
に２種類の雰囲気、中性または還元性の雰囲気（たとえ
ば、窒素または形成ガス）あるいは、バインダを酸化す
るが、銅は酸化しない雰囲気を用いる。（欧州特許第16
307号明細書中に詳しく記載されている、上記に概説し
た方法を参照のこと）。
中性または還元性雰囲気では、バインダの完全な除去
は、高いガラス転移温度と、上記ガラス転移温度のすぐ
下の温度で長いサイクル時間を有するガラスを使用する
ことによってのみ、実行できる。β黝輝石と菫青石のガ
ラスは800〜875℃の温度範囲で合体するが、窒素雰囲気
中でのバインダ残渣の有効な除去は800℃以下ではかな
り難しい。この困難の他に、中性または還元性雰囲気
は、無機材料の成分がそれにより化学的影響を受けない
という利点を有する。ガラス・セラミックを形成するの
に用いられるガラスの焼結温度は920〜970℃であり、こ
の温度域範囲では本発明の導体材料を形成する上記の無
機材料は液相焼結を受ける。液相焼結中、炭化タングス
テンなどの導体粒子は、毛管力によって圧縮されて、導
体材料の導体粒子凝集体の再配向が増加する（その電気
伝導度も増大する）。さらに、ホールが一部液状の粒子
で完全に充填される。固化後の焼結導体材料の熱膨張率
は、ガラス・セラミック基板のそれよりも基本的に高い
が、高過ぎることはない。このため、導体材料がホール
にぴったり合い、かつ室温に達した後に気密シールされ
ることが保証される。その場合、機械的応力は構造を破
裂させるほど高くはない。
バインダ除去の高温部分で中性または還元性雰囲気を
使用する代りに、欧州特許第16307号明細書（上記参
照）に開示されている方法で使用されているように、水
蒸気及び水素を含有する雰囲気を用いることが好まし
い。この気体混合物は、僅かに酸化性をもつため、バイ
ンダ残渣を酸化することによりバインダの除去を促進す
る。この気体混合物の酸化作用は、銅をも酸化するには
不十分である。それが欧州特許第16307号明細書に開示
された方法に使用されているのはこのためである。ただ
し、この気体混合物の酸化作用は、導体粒子中に含まれ
る金属と、さらに導体粒子の被覆として使用されるのが
好ましいニッケル及びコバルトも酸化するのに十分であ
る。この酸化作用は、本発明の方法では有利な面と不利
な面を有する。確かに、ひとつの欠点は、導体粒子中の
金属が酸化されることにある。炭化物中の金属はあまり
酸化作用を受けないので、該当する炭化物を使用するこ
とにより、これを一部補償できる。ただし、炭化物も、
上記気体混合物により脱炭されるので、その影響を受け
る。したがって、H2O/H2混合物を用いる際、被覆した導
体粒子を使用することがあらゆる場合に推奨できる。確
かに被覆が銅からなるものでない場合は、部分的酸化を
受けるが、被覆の酸化により、導体材料の体積が増加し
て、ホールの壁面にかなりの圧力をかけ、導体材料とガ
ラス・セラミック材料の間の機械的結合及び化学的結合
を増大させるので、実際にはこれは有利である。酸化に
よってもたらされる体積増加は、還元性雰囲気中で行な
われるのが好ましい次の焼結期間に打ち消される。焼成
サイクルは、920〜970℃の範囲の焼結／結晶温度で、基
本的に第４図に示すように行なうことができる。すなわ
ち、本発明の方法の焼成サイクルは、基本的に、従来の
ガラス・セラミック基板を形成する方法で用いられるの
と同じ条件で行なわれる。
以下、本発明によるガラス・セラミック基板を形成す
る２つの例を記載する。どちらの例でも、β黝輝石をガ
ラス材料として含有する厚さ180ミクロンの通常のグリ
ーンシートを作成した。次に、グリーンシートに直径約
110ミクロンのホールをあけた。両方の例で用いたペー
ストの組成、さらに焼結導体材料の比抵抗と熱膨張率を
第IV表及び第Ｖ表に示す。
焼成サイクルは、950℃の焼結温度で第４図に従って
行なった。約200℃の温度まで、窒素雰囲気を使用し、
次いで体積比が400℃で10-6、780℃で10-4のH2O/H2に切
り替える。バインダのバーンアウトが終了すると、雰囲
気を形成ガスに切り替える。焼結後に形成された基板
は、厚さ約1.3mmである。蛍光顕微鏡検査（上記参照）
により、材料の多孔度が10％未満で、ホールの気密シー
ルが完了したことがわかる。
本発明に従って作成した、２層〜４層の最上部と最下
部の層と、銅を導体材料として従来通りに作成した内部
層とを備えた、積層し気密シールした多層ガラス・セラ
ミック基板を形成するため、グリーンシートのホールを
本発明に従って導電材料で充填する他、スクリーン印刷
により銅のメタライズ用ペーストを個々のシートのバイ
アホール中に押し出し、次いで適当な銅ペーストまたは
インクを、個々のグリーンシート上に必要な導体パター
ンでスクリーン印刷して、グリーンシートを形成するよ
うに、上記の方法を修正する。続いて、形成されたグリ
ーンシートを互いに次の順で積み重ねる。すなわち、最
初に本発明に従って作成した２枚〜４枚のシート、次に
複数の従来型グリーンシート、最後に再び本発明に従っ
て作成した２層〜４層のグリーンシートという順で積み
重ねていく。次いで、従来通りの積層段階を経て、上記
と同じ焼成工程を行なう。
本発明に従って作成した層と従来型の層の間に１層ま
たは複数の応力除去層を含む、積層し気密シールした多
層ガラス・セラミック基板を形成するため、有機ビヒク
ルの他に、体積比が5:1〜3:1の間にあり、粒子サイズが
約２ミクロン〜５ミクロンの範囲にある銅と酸化銅（Cu
O）の混合物を含有するペーストでホールを充填して２
枚または４枚のグリーンシートを作成し、さらに、従来
型の層をスタックする前後に積層すべきスタック中にこ
れらの層を挿入するように、前段に記載した工程を修正
する。250〜700℃の温度範囲内での焼成サイクルで、Cu
Oは、H2O/H2雰囲気に曝すと還元される。この還元は体
積収縮を伴うもので、出発材料の体積との体積差が銅バ
イアの所定多孔度に変換され、秀れた電気伝導性が維持
される。
F.発明の効果 本発明により、導体材料とガラス・セラミックの間の
接着力が秀れていて、導体材料がホールを完全に充填し
ても破裂をもたらす機械的応力が蓄積されないガラス・
セラミック構造体が達成された。
【図面の簡単な説明】
第１図は、本発明の第１の実施例の概略拡大断面図であ
る。 第２図は、本発明の第２の実施例の概略拡大断面図であ
る。 第３図は、本発明構造の第３の多層型実施例の概略拡大
断面図である。 第４図は、本発明方法の第１の実施例で適用される焼結
サイクルを説明するグラフである。 １……シート、２……ガラス・セラミック材、３……ス
ルーホール、５……導体粒子、６……ガラス、７……被
覆、４、10……導体材料、12……銅、13……導体パター
ン、14……隙間。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 6921−4Ｅ Ｈ０５Ｋ 3/46 Ｎ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】バイア・ホールを有するガラス・セラミッ
    ク本体と、 前記バイア・ホールに充填された導体材料とよりなり、 前記導体材料は、前記ガラス・セラミックの結晶化を生
    じる焼結温度において固相をなす、Ｗ、Mo、Ti、Ta、Ｖ
    またはこれらの元素の炭化物からなる導体粒子と、前記
    焼結温度において液相を形成するガラスとを含み、前記
    焼結温度において液相焼結されたことを特徴とする、ガ
    ラス・セラミック構造体。
  2. 【請求項２】前記導体粒子が、該導体粒子の構成元素に
    含まれない金属によって被覆されていることを特徴とす
    る、請求項１記載のガラス・セラミック構造体。
  3. 【請求項３】有機ビヒクルと、結晶化可能であり、焼結
    によってガラス・セラミックを形成する第１ガラスの粒
    子とを含む材料で形成され、かつバイア・ホールが設け
    られたグリーン・シートを提供する段階と、 バインダと、前記第１ガラスの結晶化を生じる焼結温度
    で固相をなす導体粒子及び前記焼結温度で液相を形成す
    る第２ガラスの粒子からなる無機材料とを含むペースト
    で前記バイア・ホールを充填する段階と、 こうして得られた構造体を、還元性雰囲気、中性雰囲気
    または軽度の酸化性雰囲気中で前記焼結温度まで温度を
    ゆっくりと上昇させながら焼成し、前記第１ガラスを本
    質的に結晶化させると共に、前記導体粒子が固相をなし
    前記第２ガラスが液相となる状態で前記バイア・ホール
    中の前記無機材料を液相焼結させる段階と、 室温まで構造体をゆっくりと冷却させる段階と を含む、ガラス・セラミック構造体の形成方法。
JP2118855A 1989-05-12 1990-05-10 ガラス・セラミツク構造体及びその形成方法 Expired - Lifetime JP2531830B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89108540.9 1989-05-12
EP89108540A EP0396806B1 (en) 1989-05-12 1989-05-12 Glass-ceramic structure and method for making same

Publications (2)

Publication Number Publication Date
JPH0319295A JPH0319295A (ja) 1991-01-28
JP2531830B2 true JP2531830B2 (ja) 1996-09-04

Family

ID=8201349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2118855A Expired - Lifetime JP2531830B2 (ja) 1989-05-12 1990-05-10 ガラス・セラミツク構造体及びその形成方法

Country Status (4)

Country Link
US (1) US5029242A (ja)
EP (1) EP0396806B1 (ja)
JP (1) JP2531830B2 (ja)
DE (1) DE68912932T2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245136A (en) * 1989-10-06 1993-09-14 International Business Machines Corporation Hermetic package for an electronic device
JPH04234147A (ja) * 1990-12-28 1992-08-21 Sony Corp 多層配線構造体
JPH05116985A (ja) * 1991-05-22 1993-05-14 Ngk Spark Plug Co Ltd セラミツク基板
US5306874A (en) * 1991-07-12 1994-04-26 W.I.T. Inc. Electrical interconnect and method of its manufacture
EP0569799B1 (en) * 1992-05-14 2000-09-06 Matsushita Electric Industrial Co., Ltd. Method for making via conductors in multilayer ceramic substrates
US5260519A (en) * 1992-09-23 1993-11-09 International Business Machines Corporation Multilayer ceramic substrate with graded vias
US5293504A (en) * 1992-09-23 1994-03-08 International Business Machines Corporation Multilayer ceramic substrate with capped vias
JP3015621B2 (ja) * 1993-05-10 2000-03-06 松下電器産業株式会社 導体ペ−スト組成物
US5459923A (en) * 1993-07-28 1995-10-24 E-Systems, Inc. Method of marking hermetic packages for electrical device
JP2783751B2 (ja) * 1993-12-21 1998-08-06 富士通株式会社 多層セラミック基板の製造方法
US5618611A (en) * 1994-06-30 1997-04-08 Lucent Technologies Inc. Metallization of ferrites through surface reduction
US5842106A (en) * 1995-06-06 1998-11-24 Sarnoff Corporation Method of producing micro-electrical conduits
US6388272B1 (en) * 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
US5700549A (en) * 1996-06-24 1997-12-23 International Business Machines Corporation Structure to reduce stress in multilayer ceramic substrates
US5937514A (en) * 1997-02-25 1999-08-17 Li; Chou H. Method of making a heat-resistant system
US6270601B1 (en) * 1998-11-02 2001-08-07 Coorstek, Inc. Method for producing filled vias in electronic components
US6303500B1 (en) * 1999-02-24 2001-10-16 Micron Technology, Inc. Method and apparatus for electroless plating a contact pad
US6284079B1 (en) 1999-03-03 2001-09-04 International Business Machines Corporation Method and structure to reduce low force pin pull failures in ceramic substrates
US6402156B1 (en) * 1999-04-16 2002-06-11 Eltron Research, Inc. Glass-ceramic seals for ceramic membrane chemical reactor application
US6136419A (en) * 1999-05-26 2000-10-24 International Business Machines Corporation Ceramic substrate having a sealed layer
JP4270792B2 (ja) * 2002-01-23 2009-06-03 富士通株式会社 導電性材料及びビアホールの充填方法
JP3945446B2 (ja) * 2003-04-24 2007-07-18 株式会社デンソー セラミック担体とその製造方法
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
JP4518885B2 (ja) * 2004-09-09 2010-08-04 京セラ株式会社 セラミック電子部品及びその製造方法
WO2006057360A1 (ja) * 2004-11-25 2006-06-01 Nec Corporation 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器
AT503706B1 (de) * 2006-06-07 2011-07-15 Mikroelektronik Ges Mit Beschraenkter Haftung Ab Schaltungsträger
US7736544B2 (en) * 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
KR20100005143A (ko) * 2007-04-26 2010-01-13 이 아이 듀폰 디 네모아 앤드 캄파니 비아홀용 전기 전도성 조성물
JP5501745B2 (ja) * 2009-12-01 2014-05-28 株式会社ニデック 視覚再生補助装置
US9236274B1 (en) * 2011-11-01 2016-01-12 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9374892B1 (en) * 2011-11-01 2016-06-21 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9337060B1 (en) * 2011-11-01 2016-05-10 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
WO2014197094A2 (en) * 2013-03-15 2014-12-11 Schott Corporation Glass-metal composites and method of manufacture
US20230005834A1 (en) * 2014-08-18 2023-01-05 Samtec, Inc. Electrically conductive vias and methods for producing same
KR102093157B1 (ko) * 2014-12-01 2020-03-25 삼성전기주식회사 다층 세라믹 기판
WO2016175206A1 (ja) * 2015-04-27 2016-11-03 京セラ株式会社 回路基板およびこれを備える電子装置
WO2018140972A1 (en) * 2017-01-30 2018-08-02 TBT Group, Inc. Multilayer devices and methods of manufacturing
TWI769376B (zh) 2018-03-30 2022-07-01 美商山姆科技公司 導電性通孔及其製造方法
JP7280059B2 (ja) * 2018-05-29 2023-05-23 日本特殊陶業株式会社 電極埋設部材の製造方法
IT201800020944A1 (it) * 2018-12-21 2020-06-21 Luca Toncelli Metodo per la produzione di manufatti colorati in lastra vetroceramica a partire da un impasto base, fritta vetrosa per la realizzazione dell’impasto base e manufatto colorato in lastra vetroceramica così ottenuto
JP2022156320A (ja) * 2021-03-31 2022-10-14 Tdk株式会社 積層電子部品
CN114171479B (zh) * 2022-02-14 2022-05-24 潮州三环（集团）股份有限公司 一种陶瓷封装基座及其制备方法和应用

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR996899A (fr) * 1949-07-21 1951-12-27 Nouveaux produits de céramique
US3640906A (en) * 1969-06-16 1972-02-08 Owens Illinois Inc Electroconductive sintered glass
FR2296988A1 (fr) * 1974-12-31 1976-07-30 Ibm France Perfectionnement aux procedes de fabrication d'un module de circuits multicouches en ceramique
JPS5484270A (en) * 1977-12-16 1979-07-05 Fujitsu Ltd Method of making ceramic multiilayer circuit base board
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
US4293325A (en) * 1978-05-22 1981-10-06 Corning Glass Works Method of forming hermetic seals
US4234367A (en) * 1979-03-23 1980-11-18 International Business Machines Corporation Method of making multilayered glass-ceramic structures having an internal distribution of copper-based conductors
US4799983A (en) * 1987-07-20 1989-01-24 International Business Machines Corporation Multilayer ceramic substrate and process for forming therefor
US4806188A (en) * 1988-03-04 1989-02-21 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits

Also Published As

Publication number Publication date
US5029242A (en) 1991-07-02
DE68912932T2 (de) 1994-08-11
JPH0319295A (ja) 1991-01-28
EP0396806A1 (en) 1990-11-14
EP0396806B1 (en) 1994-02-02
DE68912932D1 (de) 1994-03-17

Similar Documents

Publication Publication Date Title
JP2531830B2 (ja) ガラス・セラミツク構造体及びその形成方法
US4234367A (en) Method of making multilayered glass-ceramic structures having an internal distribution of copper-based conductors
JP3226280B2 (ja) 多層回路板の製造方法
US4340436A (en) Process for flattening glass-ceramic substrates
EP0145599B1 (fr) Substrat d'interconnexion en alumine pour composant électronique, et procédé pour sa fabrication
US5337475A (en) Process for producing ceramic circuit structures having conductive vias
EP0812258B1 (en) Electrical feedthroughs for ceramic circuit board support substrates
US4109377A (en) Method for preparing a multilayer ceramic
EP0570855A2 (en) Method for producing multilayered ceramic substrate
JPS6230638A (ja) ガラス−セラミツク複合基板の製造方法
EP0843621B1 (en) Conductive via fill inks for ceramic multilayer circuit boards on support substrates
JPH0257709B2 (ja)
WO1989012899A1 (en) Substrates with dense metal vias
JPS60230946A (ja) 多層セラミック電気回路基板の製造方法
JPH1075060A (ja) 多層ガラス・セラミック基板の製造方法
JP2528595B2 (ja) セラミック複合構造およびその形成方法
JPS608229B2 (ja) 多層セラミック基板
JP3351043B2 (ja) 多層セラミック基板の製造方法
US20050078433A1 (en) Ceramic substrate for thin-film electronic components, method for producing the substrate, and thin-film electronic component employing the substrate
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
KR20010073228A (ko) 금속 지지 기판 상에 금속 컨텍트 패드를 형성시키는 방법
JPH0650792B2 (ja) 耐酸化金属導体を含むセラミック構造体及びその製造方法
JPH0217952B2 (ja)
JPS63155693A (ja) セラミツク多層配線板の製造法
JP2006253199A (ja) メタライズ組成物とこれを用いて行う配線基板の製造方法