JP2529935Y2 - Ｌｅｄアレイ基板 - Google Patents
Ｌｅｄアレイ基板Info
- Publication number
- JP2529935Y2 JP2529935Y2 JP1989104970U JP10497089U JP2529935Y2 JP 2529935 Y2 JP2529935 Y2 JP 2529935Y2 JP 1989104970 U JP1989104970 U JP 1989104970U JP 10497089 U JP10497089 U JP 10497089U JP 2529935 Y2 JP2529935 Y2 JP 2529935Y2
- Authority
- JP
- Japan
- Prior art keywords
- led array
- pads
- led
- substrate
- shielding plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
Description
本考案は、電子複写機のLEDイレーサあるいはLEDプリ
ンタの光源として使用されているLEDアレイ基板に関す
るものである。
ンタの光源として使用されているLEDアレイ基板に関す
るものである。
従来のこの種のLEDアレイ基板31の例を示すものが第
４図であり、プリント回路板による基板32に例えば列状
に複数のパット33を微細なピッチ（1mm以下）で形成
し、このパット33の夫々にLEDチップ34をマウントし、
ワイヤボンドで配線し個別に点滅可能としたもので、実
際にLEDイレーサあるいはLEDプリンタの光源として使用
されるときには遮蔽板10が夫々のLEDチップ34を仕切る
ように設けられ、隣接するLEDチップ34同士が干渉し、
所謂クロストークを生じないように計られるものであ
る。
４図であり、プリント回路板による基板32に例えば列状
に複数のパット33を微細なピッチ（1mm以下）で形成
し、このパット33の夫々にLEDチップ34をマウントし、
ワイヤボンドで配線し個別に点滅可能としたもので、実
際にLEDイレーサあるいはLEDプリンタの光源として使用
されるときには遮蔽板10が夫々のLEDチップ34を仕切る
ように設けられ、隣接するLEDチップ34同士が干渉し、
所謂クロストークを生じないように計られるものであ
る。
しかしながら、現実には前記LEDアレイ基板31は前記
したクロストークは皆無では無く、これにより例えば前
記したLEDイレーサの光源として使用した場合コントラ
ストの低下、あるいはゴースト像の発生などの問題点を
生ずるものとなり、この問題点の解決が従来のLEDアレ
イ基板の課題とされるものとなっていた。
したクロストークは皆無では無く、これにより例えば前
記したLEDイレーサの光源として使用した場合コントラ
ストの低下、あるいはゴースト像の発生などの問題点を
生ずるものとなり、この問題点の解決が従来のLEDアレ
イ基板の課題とされるものとなっていた。
本考案は前記した従来の課題を解決するための具体的
手段として、プリント回路板上に複数のパットが近接し
て設けられ該パットにLEDチップがマウントされ、前記L
EDチップ間を仕切る遮蔽板が設けられて成るLEDアレイ
基板において、前記基板の隣接する前記パット相互の中
間であり且つ前記遮蔽板と接する位置にはダミーパター
ンが設けられていることを特徴とするLEDアレイ基板を
提供することで、前記したクロストークの発生を低減さ
せて、前記した従来の課題を解決するものである。
手段として、プリント回路板上に複数のパットが近接し
て設けられ該パットにLEDチップがマウントされ、前記L
EDチップ間を仕切る遮蔽板が設けられて成るLEDアレイ
基板において、前記基板の隣接する前記パット相互の中
間であり且つ前記遮蔽板と接する位置にはダミーパター
ンが設けられていることを特徴とするLEDアレイ基板を
提供することで、前記したクロストークの発生を低減さ
せて、前記した従来の課題を解決するものである。
つぎに、本考案を図に示す一実施例に基づいて詳細に
説明する。 尚、理解を容易とするために従来例と同じ部分には同
じ符号を付して説明し、重複する部分については一部そ
の説明を省略する。 第１図、第２図に符号１で示すものはLEDアレイ基板
であり、このLEDアレイ基板１はプリント回路板による
基板２上に複数のパット３が隣接するように形成され、
該パット３の夫々にLEDチップ４がマウントされている
ものである点は従来例のものと同様であるが、本考案に
より前記パット３の夫々が隣接する場所において、パッ
ト３相互の中間の位置にはダミーパターン５が形成され
るものとなっている。 前記ダミーパターン５は前記基板２がプリント回路基
板で形成されていることから、前記パット３の形成時に
同時に形成すれば良いものであり、前記基板２を形成す
るときのパターン焼付原版に加工することで、容易に同
時形成が可能となるものである。 ここで、この考案を成すための考案者による検討の結
果を述べれば、前記したクロストークの発生の原因は、
第３図に示すように前記基板２がプリント回路基板で形
成されていることから、予めに前記基板２上の全面を覆
うように貼着された銅板の不要部分を腐食して前記パッ
ト３を形成するものであるので、このパット３が前記銅
板の板厚ｔだけ丘状に突出するものとなり、実際の使用
時に遮蔽板10と組合わせたときに前記基板２と遮蔽板10
とに前記板厚ｔと同寸の間隙ｄを生ずるものとなり、こ
の間隙ｄから図中に矢印Ｌで示すように隣接するLEDチ
ップ４側へ漏れる光を生じ、これにより起因するもので
あることが判明した。 よって、本考案により前記遮蔽板10と接する位置であ
るパット３相互の中間の位置にはダミーパターン５を形
成することで、このダミーパターン５により前記間隙ｄ
は第２図に示すように完全に閉止されるものとなる。 また、以上の説明から明らかなように前記タミーパタ
ーン５は電気的に機能を果たす必要はなく、単に所定の
位置に存在することで良いものである。
説明する。 尚、理解を容易とするために従来例と同じ部分には同
じ符号を付して説明し、重複する部分については一部そ
の説明を省略する。 第１図、第２図に符号１で示すものはLEDアレイ基板
であり、このLEDアレイ基板１はプリント回路板による
基板２上に複数のパット３が隣接するように形成され、
該パット３の夫々にLEDチップ４がマウントされている
ものである点は従来例のものと同様であるが、本考案に
より前記パット３の夫々が隣接する場所において、パッ
ト３相互の中間の位置にはダミーパターン５が形成され
るものとなっている。 前記ダミーパターン５は前記基板２がプリント回路基
板で形成されていることから、前記パット３の形成時に
同時に形成すれば良いものであり、前記基板２を形成す
るときのパターン焼付原版に加工することで、容易に同
時形成が可能となるものである。 ここで、この考案を成すための考案者による検討の結
果を述べれば、前記したクロストークの発生の原因は、
第３図に示すように前記基板２がプリント回路基板で形
成されていることから、予めに前記基板２上の全面を覆
うように貼着された銅板の不要部分を腐食して前記パッ
ト３を形成するものであるので、このパット３が前記銅
板の板厚ｔだけ丘状に突出するものとなり、実際の使用
時に遮蔽板10と組合わせたときに前記基板２と遮蔽板10
とに前記板厚ｔと同寸の間隙ｄを生ずるものとなり、こ
の間隙ｄから図中に矢印Ｌで示すように隣接するLEDチ
ップ４側へ漏れる光を生じ、これにより起因するもので
あることが判明した。 よって、本考案により前記遮蔽板10と接する位置であ
るパット３相互の中間の位置にはダミーパターン５を形
成することで、このダミーパターン５により前記間隙ｄ
は第２図に示すように完全に閉止されるものとなる。 また、以上の説明から明らかなように前記タミーパタ
ーン５は電気的に機能を果たす必要はなく、単に所定の
位置に存在することで良いものである。
以上に説明したように本考案により、パット相互の中
間であり且つ遮蔽板と接する位置にダミーパターンを形
成したことで、使用時に基板と遮蔽板と組合わせた時に
生ずる間隙を防ぐものとして、クロストーク発生を無く
し、以てこのLEDアレイ基板を電子複写機のLEDイレーサ
あるいはLEDプリンタの光源として使用したときに生ず
るコントラストの低下、ゴースト像の発生を無くすると
云う性能向上に卓越した効果を奏するものである。
間であり且つ遮蔽板と接する位置にダミーパターンを形
成したことで、使用時に基板と遮蔽板と組合わせた時に
生ずる間隙を防ぐものとして、クロストーク発生を無く
し、以てこのLEDアレイ基板を電子複写機のLEDイレーサ
あるいはLEDプリンタの光源として使用したときに生ず
るコントラストの低下、ゴースト像の発生を無くすると
云う性能向上に卓越した効果を奏するものである。
第１図は本考案に係るLEDアレイ基板の一実施例を示す
斜視図、第２図は第１図のII−II線に沿う断面図、第３
図はクロストーク発生の要因を示す説明図、第４図は従
来例を示す斜視図である。 １……LEDアレイ基板 ２……基板 ３……パット ４……LEDチップ ５……ダミーパターン 10……遮蔽板 ｔ……板厚 ｄ……間隙
斜視図、第２図は第１図のII−II線に沿う断面図、第３
図はクロストーク発生の要因を示す説明図、第４図は従
来例を示す斜視図である。 １……LEDアレイ基板 ２……基板 ３……パット ４……LEDチップ ５……ダミーパターン 10……遮蔽板 ｔ……板厚 ｄ……間隙
Claims (1)
- 【請求項１】プリント回路板上に複数のパットが近接し
て設けられ該パットにLEDチップがマウントされ、前記L
EDチップ間を仕切る遮蔽板が設けられて成るLEDアレイ
基板において、前記基板の隣接する前記パット相互の中
間であり且つ前記遮蔽板と接する位置にはダミーパター
ンが設けられていることを特徴とするLEDアレイ基板
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989104970U JP2529935Y2 (ja) | 1989-09-07 | 1989-09-07 | Ｌｅｄアレイ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989104970U JP2529935Y2 (ja) | 1989-09-07 | 1989-09-07 | Ｌｅｄアレイ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0345141U JPH0345141U (ja) | 1991-04-25 |
| JP2529935Y2 true JP2529935Y2 (ja) | 1997-03-26 |
Family
ID=31653746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989104970U Expired - Lifetime JP2529935Y2 (ja) | 1989-09-07 | 1989-09-07 | Ｌｅｄアレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2529935Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015070158A (ja) * | 2013-09-30 | 2015-04-13 | ウシオ電機株式会社 | Ｌｅｄ発光装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01152080A (ja) * | 1987-12-09 | 1989-06-14 | Stanley Electric Co Ltd | Ｌｅｄアレイ |
-
1989
- 1989-09-07 JP JP1989104970U patent/JP2529935Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345141U (ja) | 1991-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2724054B1 (fr) | Structure de montage de boitier semiconducteur | |
| JP2529935Y2 (ja) | Ｌｅｄアレイ基板 | |
| JPH021915Y2 (ja) | ||
| JP2674586B2 (ja) | プリント配線基板の実装構造 | |
| JP3215278B2 (ja) | スクリーン印刷装置およびスクリーン印刷方法 | |
| JP2646710B2 (ja) | Ｓｏｐ型ｓｍｄの両面実装プリント板 | |
| JPS58105166U (ja) | 両面プリント配線板 | |
| JPH02202457A (ja) | 端面型サーマルヘッド | |
| JPS6322990B2 (ja) | ||
| JP2500636Y2 (ja) | プリント配線基板 | |
| JP2694804B2 (ja) | ピングリッドアレイ半導体パッケージ | |
| JP2538032Y2 (ja) | プリント板 | |
| JPS6125240B2 (ja) | ||
| JPH0170383U (ja) | ||
| JPH0281689A (ja) | クリームはんだ印刷用のスクリーンマスク | |
| JPS6117147B2 (ja) | ||
| JPS6141095Y2 (ja) | ||
| JP3738935B2 (ja) | ハイブリット集積回路の製造方法 | |
| JPS6048383A (ja) | Ｌｅｄアレイヘツド | |
| JP3169671B2 (ja) | サーマルヘッド | |
| JPH04309288A (ja) | 印刷配線板 | |
| JPS6011463U (ja) | ほうろう基板 | |
| JPH05175630A (ja) | プリント基板装置 | |
| JPH0654838B2 (ja) | プリント基板のシ−ルド方法 | |
| JPS58158443U (ja) | 混成集積回路基板 |