JP2528834B2 - 半導体レ−ザ装置 - Google Patents
半導体レ−ザ装置Info
- Publication number
- JP2528834B2 JP2528834B2 JP61179916A JP17991686A JP2528834B2 JP 2528834 B2 JP2528834 B2 JP 2528834B2 JP 61179916 A JP61179916 A JP 61179916A JP 17991686 A JP17991686 A JP 17991686A JP 2528834 B2 JP2528834 B2 JP 2528834B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- laser
- stripe
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、横モード安定な発振を行うことのできる半
導体レーザの構成および製造方法に係り、特に半導体レ
ーザの発光領域以外での無効電流が少なく、戻り光ノイ
ズに強く、且つ発光領域内に結晶欠陥が導入されにくく
することにより信頼性も向上した半導体レーザ構造およ
び製造方法に関する。
導体レーザの構成および製造方法に係り、特に半導体レ
ーザの発光領域以外での無効電流が少なく、戻り光ノイ
ズに強く、且つ発光領域内に結晶欠陥が導入されにくく
することにより信頼性も向上した半導体レーザ構造およ
び製造方法に関する。
従来の自己整合構造半導体レーザは、J.J.Coleman等
アプライド・フイジツクス・レター第37巻，第262頁,19
80年（Appl.Phys.Lett,Vol.37（３）（1980）262）に示
された、以下のような構造である。すなわち、第６図に
示すようにｎ型GaAs基板１上にｎ−（GaAl）Asクラツド
層２、アンドープ（GaAl）As活性層３、ｐ−（GaAl）As
クラツド層４、ｎ−GaAs光吸収層５を形成し、光吸収層
の一部をエツチングによりストライプ状に取り除きｐ−
（GaAl）As6で埋込んだ後、電極形成の為のｐ−GaAs層
７を結晶成長したもので、光吸収層により電流狭搾と導
波路の形成を同時に行つたものであるが、電流の発光領
域外への広がりが無効な電流を発生させていた。また、
この構造をMOCVDやMBEなどの熱非平衡状態での結晶成長
を用いて形成する場合、段差上への結晶成長に伴う結晶
欠陥や、二回成長の成長界面が電気的、光学的に活性な
領域に有るため素子の信頼性を低下させていた。
アプライド・フイジツクス・レター第37巻，第262頁,19
80年（Appl.Phys.Lett,Vol.37（３）（1980）262）に示
された、以下のような構造である。すなわち、第６図に
示すようにｎ型GaAs基板１上にｎ−（GaAl）Asクラツド
層２、アンドープ（GaAl）As活性層３、ｐ−（GaAl）As
クラツド層４、ｎ−GaAs光吸収層５を形成し、光吸収層
の一部をエツチングによりストライプ状に取り除きｐ−
（GaAl）As6で埋込んだ後、電極形成の為のｐ−GaAs層
７を結晶成長したもので、光吸収層により電流狭搾と導
波路の形成を同時に行つたものであるが、電流の発光領
域外への広がりが無効な電流を発生させていた。また、
この構造をMOCVDやMBEなどの熱非平衡状態での結晶成長
を用いて形成する場合、段差上への結晶成長に伴う結晶
欠陥や、二回成長の成長界面が電気的、光学的に活性な
領域に有るため素子の信頼性を低下させていた。
本発明は、従来構造の自己整合型半導体レーザにおい
て問題であつた、電流広がりによる無効電流の防止、お
よび段差のある基板上への結晶成長に伴う結晶欠陥と二
回成長の成長界面の欠陥による素子寿命の低下を防止
し、且つ、レーザストライプ内部に適度の複素屈折率差
を設けることにより、戻り光ノイズを低減する半導体レ
ーザ構造を提供することにある。
て問題であつた、電流広がりによる無効電流の防止、お
よび段差のある基板上への結晶成長に伴う結晶欠陥と二
回成長の成長界面の欠陥による素子寿命の低下を防止
し、且つ、レーザストライプ内部に適度の複素屈折率差
を設けることにより、戻り光ノイズを低減する半導体レ
ーザ構造を提供することにある。
本発明は、従来構造の自己整合型半導体レーザにおい
て問題であつた、段差のある基板上への結晶成長に伴う
結晶欠陥と、二回成長の成長界面の欠陥による素子寿命
の低下を防止するため電流と光の密度が大きいストライ
プの内を（GaAl）Asで埋めるかわりに、ストライプ外部
のｐ型クラツド層の上にストライプ状に設けたSiO2又は
Si3N4などの絶縁物マスクを用いてｐ型クラツド層をエ
ツチングし、絶縁物の上には結晶成長せず、ストライプ
外部にのみ結晶成長が行われるMOCVD法により、GaAsで
埋め込むことにより導波路を形成する半導体レーザにお
いて、電流狭搾幅を導波路幅よりも細くすることにより
無効電流を少なく、かつ導波路内部に複素屈折率差を作
ることによりレーザの可干渉性を低下し戻り光ノイズに
強くしたものである。
て問題であつた、段差のある基板上への結晶成長に伴う
結晶欠陥と、二回成長の成長界面の欠陥による素子寿命
の低下を防止するため電流と光の密度が大きいストライ
プの内を（GaAl）Asで埋めるかわりに、ストライプ外部
のｐ型クラツド層の上にストライプ状に設けたSiO2又は
Si3N4などの絶縁物マスクを用いてｐ型クラツド層をエ
ツチングし、絶縁物の上には結晶成長せず、ストライプ
外部にのみ結晶成長が行われるMOCVD法により、GaAsで
埋め込むことにより導波路を形成する半導体レーザにお
いて、電流狭搾幅を導波路幅よりも細くすることにより
無効電流を少なく、かつ導波路内部に複素屈折率差を作
ることによりレーザの可干渉性を低下し戻り光ノイズに
強くしたものである。
本発明により、無効電流が少なく低しきい値で発振
し、信頼性も良好な半導体レーザが実現できた。さら
に、レーザの導波路内部に複素屈折率差をつけることに
よりレーザの可干渉性を低下でき戻り光ノイズに強い半
導体レーザが実現できた。
し、信頼性も良好な半導体レーザが実現できた。さら
に、レーザの導波路内部に複素屈折率差をつけることに
よりレーザの可干渉性を低下でき戻り光ノイズに強い半
導体レーザが実現できた。
以下図に従い本発明の実施例を説明する。
実施例１ 第１図に、本実施例による半導体レーザの断面構造を
示す。この構造の作製工程は以下のとおりである。
示す。この構造の作製工程は以下のとおりである。
ｎ−GaAs基板１上にMOCVD法によりｎ−Ga0.5Al0.5As
クラツド層２、アンドープGa0.86Al0.14As活性層３、ｐ
−Ga0.5Al0.5Asクラツド層４、第１のｐ−Ga0.7Al0.3As
エツチング停止層８、第１のｐ−Ga0.5Al0.5As選択エツ
チング層９、第２のｐ−Ga0.7Al0.3Asエツチング停止層
10、第２のｐ−Ga0.5Al0.5As選択エツチング層11、ｐ−
GaAsキヤツプ層12を順次結晶成長した後、通常のフオト
リソグラフ技術を用いてSiO2マスクを設けArプラズマエ
ツチングを用いて、ストライプ外部の第１のｐ型選択エ
ツチング層までを0.1〜0.3μｍ残してエツチングしさら
に、煮沸塩酸により残りの選択エツチング層を取り除い
た。煮沸塩酸はｐ−Ga0.5Al0.5As選択エツチング層のみ
をエツチングしｐ−Ga0.7Al0.3Asエツチング停止層をエ
ツチングしないため、正確にエツチング停止層の表面で
エツチングを停止することができる。ストライプ方向を
（110）方向とすれば、第1,第２の選択エツチング層が
第２図に示すような２重台形構造を13形成する。第２図
は、この段階での素子の断面構造を示す。このようにし
て作製した構造を、表面状態向上のためのシヤローエツ
チを行つた後再びMOCVD法によりｎ−GaAs14により埋込
んだ。このとき、良好な横基本モード発振を得るために
は、活性層とGaAs埋込層の距離を0.1〜0.5μｍとするこ
とが必要である。ここで、ストライプの方位を（011）
方向とした場合、第３図のように、リツジ側面からの成
長が起こりストライプの両がわに鋭い突起が出来るた
め、ストライプの方位を（011）とすることが必要であ
る。この場合SiO2膜の上に結晶成長がおこらないMOCVD
法の特性のためSiO2膜は露出したままとなり、埋込成長
後にフツ酸系のエツチング液により取り除くことが出来
た。この構造にｐ電極としてCr/Au15をｎ電極としてAuG
eNi/Cr/Au16を蒸着し300μｍ角にへきかいしてレーザチ
ツプとした。本構造の半導体レーザにおいて電流は光吸
収層のない第１図Ａの領域で狭搾される。このさい光吸
収層の下への電流の回りこみにより第１図のＢの領域も
励起されるが、光導波路外部、即ち第１図のＣの領域ま
で広がる電流は少ない。このため本構造の半導体レーザ
では電流の利用効率が向上し、20mAという低しきい値の
発振が実現できた。なお、本実施例では780nm帯の可視
レーザを例に説明したが、活性層およびクラツド層の組
成あるいは構成材料を変化することにより（GaAl）As系
結晶に格子整合できるあらゆる結晶系に本発明が適応可
能である。たとえば、InGaAlPなどの材料を用いた600nm
帯のレーザにおいても、活性層およびpn両クラツド層は
InGaAlP系材料を用い、選択エツチ層より上はGaAlAs系
材料を用いることにより（GaAl）As系と全く同様な効果
が得られる。このさい、エツチング停止層より上の層に
ついては本実施例と同様の組成およびプロセスが適応可
能であることはいうまでもない。
クラツド層２、アンドープGa0.86Al0.14As活性層３、ｐ
−Ga0.5Al0.5Asクラツド層４、第１のｐ−Ga0.7Al0.3As
エツチング停止層８、第１のｐ−Ga0.5Al0.5As選択エツ
チング層９、第２のｐ−Ga0.7Al0.3Asエツチング停止層
10、第２のｐ−Ga0.5Al0.5As選択エツチング層11、ｐ−
GaAsキヤツプ層12を順次結晶成長した後、通常のフオト
リソグラフ技術を用いてSiO2マスクを設けArプラズマエ
ツチングを用いて、ストライプ外部の第１のｐ型選択エ
ツチング層までを0.1〜0.3μｍ残してエツチングしさら
に、煮沸塩酸により残りの選択エツチング層を取り除い
た。煮沸塩酸はｐ−Ga0.5Al0.5As選択エツチング層のみ
をエツチングしｐ−Ga0.7Al0.3Asエツチング停止層をエ
ツチングしないため、正確にエツチング停止層の表面で
エツチングを停止することができる。ストライプ方向を
（110）方向とすれば、第1,第２の選択エツチング層が
第２図に示すような２重台形構造を13形成する。第２図
は、この段階での素子の断面構造を示す。このようにし
て作製した構造を、表面状態向上のためのシヤローエツ
チを行つた後再びMOCVD法によりｎ−GaAs14により埋込
んだ。このとき、良好な横基本モード発振を得るために
は、活性層とGaAs埋込層の距離を0.1〜0.5μｍとするこ
とが必要である。ここで、ストライプの方位を（011）
方向とした場合、第３図のように、リツジ側面からの成
長が起こりストライプの両がわに鋭い突起が出来るた
め、ストライプの方位を（011）とすることが必要であ
る。この場合SiO2膜の上に結晶成長がおこらないMOCVD
法の特性のためSiO2膜は露出したままとなり、埋込成長
後にフツ酸系のエツチング液により取り除くことが出来
た。この構造にｐ電極としてCr/Au15をｎ電極としてAuG
eNi/Cr/Au16を蒸着し300μｍ角にへきかいしてレーザチ
ツプとした。本構造の半導体レーザにおいて電流は光吸
収層のない第１図Ａの領域で狭搾される。このさい光吸
収層の下への電流の回りこみにより第１図のＢの領域も
励起されるが、光導波路外部、即ち第１図のＣの領域ま
で広がる電流は少ない。このため本構造の半導体レーザ
では電流の利用効率が向上し、20mAという低しきい値の
発振が実現できた。なお、本実施例では780nm帯の可視
レーザを例に説明したが、活性層およびクラツド層の組
成あるいは構成材料を変化することにより（GaAl）As系
結晶に格子整合できるあらゆる結晶系に本発明が適応可
能である。たとえば、InGaAlPなどの材料を用いた600nm
帯のレーザにおいても、活性層およびpn両クラツド層は
InGaAlP系材料を用い、選択エツチ層より上はGaAlAs系
材料を用いることにより（GaAl）As系と全く同様な効果
が得られる。このさい、エツチング停止層より上の層に
ついては本実施例と同様の組成およびプロセスが適応可
能であることはいうまでもない。
実施例２ 第２の実施例として本発明を応用して低雑音レーザの
作製を行つた場合について述べる。半導体レーザの戻り
光ノイズに対する対策としてレーザの可干渉性を低下さ
せることが必要とされている。が、この方法の一つとし
て半導体レーザをマルチモードとシングルモードの境界
領域で使用するという方法が考えられる。半導体レーザ
がマルチモード化する原因は、レーザストライプ内部の
利得分布のためレーザ波面に曲がりが生じることによ
り、レーザ発振に自然発光光が寄与する割合が増加する
ことである。本実施例では、前述の２重台形リツジの下
側の台形の高さを調節することにより、ストライプ内部
に意図的な利得分布を発生し、半導体レーザの可干渉性
を低下させた。第４図に、光吸収層のない部分と光吸収
層の有る部分の実行屈折率差および実行級収率差を、活
性層厚みおよび活性層と光吸収層の距離をパラメータと
して計算した例を示す。この計算を元に、第１図のＡの
領域とＣの領域の実効屈折率差を４×10-3第１図のＡお
よびＢの領域の実効吸収係数差を50cm-1となるように各
層の厚みを設計したところ、マルチモードとシングルモ
ードの中間領域であるセルフパルセーシヨン状態で半導
体レーザが得られた。
作製を行つた場合について述べる。半導体レーザの戻り
光ノイズに対する対策としてレーザの可干渉性を低下さ
せることが必要とされている。が、この方法の一つとし
て半導体レーザをマルチモードとシングルモードの境界
領域で使用するという方法が考えられる。半導体レーザ
がマルチモード化する原因は、レーザストライプ内部の
利得分布のためレーザ波面に曲がりが生じることによ
り、レーザ発振に自然発光光が寄与する割合が増加する
ことである。本実施例では、前述の２重台形リツジの下
側の台形の高さを調節することにより、ストライプ内部
に意図的な利得分布を発生し、半導体レーザの可干渉性
を低下させた。第４図に、光吸収層のない部分と光吸収
層の有る部分の実行屈折率差および実行級収率差を、活
性層厚みおよび活性層と光吸収層の距離をパラメータと
して計算した例を示す。この計算を元に、第１図のＡの
領域とＣの領域の実効屈折率差を４×10-3第１図のＡお
よびＢの領域の実効吸収係数差を50cm-1となるように各
層の厚みを設計したところ、マルチモードとシングルモ
ードの中間領域であるセルフパルセーシヨン状態で半導
体レーザが得られた。
実施例３ 第３図の実施例として、実施例２において問題となる
非点収差を、端面モードフイルタ構造を導入することに
より低減した構造を試作した。この構造は、実施例２に
おいてリツジ状のストライプの形成に先立ちキヤツプ層
の厚みの異なる領域を設けておくことにより、第５図
ａ）に示したレーザ端面領域においては領域Ｂの実効吸
収係数が十分小さく領域Ｃの実効屈折率によるインデツ
クスガイドのみが効果を持ち、その他の領域では第５図
ｂ）のように第２の実施例と同様領域Ｃの実効屈折率と
領域Ｂの実効吸収係数がともにレーザー光導波に寄与す
るものである。第５図ｂ）の領域では非点収差のあるマ
ルチモード発振が起るが、利得分布のない第５図ａ）の
領域で非点収差が補正され、低雑音で低収差の半導体レ
ーザが実現できた。なお、実施例２および３の構造につ
いても原理的には実施例１の構造と同様に作製できるの
で、実施例１とおなじく、（GaAs）As系のあらゆる波長
域、更にはGaAlAs系と格子整合できる他の材料系にも同
様な作製プロセスが応用できる。また、本発明は適切な
選択エツチング方法を用いれば、GaAlAs系を用いない他
の材料系の半導体レーザにも応用できる。
非点収差を、端面モードフイルタ構造を導入することに
より低減した構造を試作した。この構造は、実施例２に
おいてリツジ状のストライプの形成に先立ちキヤツプ層
の厚みの異なる領域を設けておくことにより、第５図
ａ）に示したレーザ端面領域においては領域Ｂの実効吸
収係数が十分小さく領域Ｃの実効屈折率によるインデツ
クスガイドのみが効果を持ち、その他の領域では第５図
ｂ）のように第２の実施例と同様領域Ｃの実効屈折率と
領域Ｂの実効吸収係数がともにレーザー光導波に寄与す
るものである。第５図ｂ）の領域では非点収差のあるマ
ルチモード発振が起るが、利得分布のない第５図ａ）の
領域で非点収差が補正され、低雑音で低収差の半導体レ
ーザが実現できた。なお、実施例２および３の構造につ
いても原理的には実施例１の構造と同様に作製できるの
で、実施例１とおなじく、（GaAs）As系のあらゆる波長
域、更にはGaAlAs系と格子整合できる他の材料系にも同
様な作製プロセスが応用できる。また、本発明は適切な
選択エツチング方法を用いれば、GaAlAs系を用いない他
の材料系の半導体レーザにも応用できる。
本願発明の構造を有する半導体レーザは、しきい電流
が小さく、戻り光ノイズが少なく、かつ信頼性が高いの
で半導体レーザの実用化を促進する効果がある。
が小さく、戻り光ノイズが少なく、かつ信頼性が高いの
で半導体レーザの実用化を促進する効果がある。
第１図は実施例１の半導体レーザの断面構造図、第２図
は埋込成長前の実施例１の半導体レーザの断面構造図、
第３図は（110）方向のストライプに埋込成長を行つた
時の断面構造図、第４図はレーザストライプの実効屈折
率差および実効吸収係数差の構造パラメータ依存の計算
結果を示す図、第５図のａ）は端面モードフイルタを持
つ構造の端面近傍を示す図、ｂ）はその他の部分の断面
構造を示した図、第６図は従来の自己整合形半導体レー
ザの断面構造図である。 １……ｎ−GaAs基板、２……ｎ−Ga0.5Al0.5Asクラツド
層、３……アンドープGa0.86Al0.14As活性層、４……ｐ
−Ga0.5Al0.5Asクラツド層、５……ｎ−GaAs光吸収層、
６……ｐ−（GaAl）As層、７……ｐ−GaAs、８……第１
のｐ−Ga0.7Al0.3Asエツチング停止層、９……第１のｐ
−Ga0.5Al0.5As選択エツチング層、10……第２のｐ−Ga
0.7Al0.3Asエツチング停止層、11……第２のｐ−Ga0.5A
l0.5As選択エツチング層、12……ｐ−GaAsキヤツプ層、
13……下側の逆台形、14……上側の逆台形、15……ｎ−
GaAs層、16……Cr/Au、17……AuGeNi/Cr/Au。
は埋込成長前の実施例１の半導体レーザの断面構造図、
第３図は（110）方向のストライプに埋込成長を行つた
時の断面構造図、第４図はレーザストライプの実効屈折
率差および実効吸収係数差の構造パラメータ依存の計算
結果を示す図、第５図のａ）は端面モードフイルタを持
つ構造の端面近傍を示す図、ｂ）はその他の部分の断面
構造を示した図、第６図は従来の自己整合形半導体レー
ザの断面構造図である。 １……ｎ−GaAs基板、２……ｎ−Ga0.5Al0.5Asクラツド
層、３……アンドープGa0.86Al0.14As活性層、４……ｐ
−Ga0.5Al0.5Asクラツド層、５……ｎ−GaAs光吸収層、
６……ｐ−（GaAl）As層、７……ｐ−GaAs、８……第１
のｐ−Ga0.7Al0.3Asエツチング停止層、９……第１のｐ
−Ga0.5Al0.5As選択エツチング層、10……第２のｐ−Ga
0.7Al0.3Asエツチング停止層、11……第２のｐ−Ga0.5A
l0.5As選択エツチング層、12……ｐ−GaAsキヤツプ層、
13……下側の逆台形、14……上側の逆台形、15……ｎ−
GaAs層、16……Cr/Au、17……AuGeNi/Cr/Au。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梶村 俊 国分寺市東恋ヶ窪１丁目280番地 株式 会社日立製作所中央研究所内 (56)参考文献 特開 昭62−179790（ＪＰ，Ａ) 特開 昭62−142387（ＪＰ，Ａ) 特開 昭63−17586（ＪＰ，Ａ)
Claims (3)
- 【請求項１】基板と、該基板上に形成された第１の半導
体層と、該第１の半導体層上に形成された活性層と、該
活性層上に形成された該第１の半導体層と導電型の異な
る第２の半導体層とを含み、上記第２の半導体層の上記
活性層と反対側には上下２段のストライプ状のリッジが
形成され、該リッジの上段株と下段部との接合面におけ
る該上段部の幅は該下段部の幅より細く形成されている
ことを特徴とする半導体レーザ装置。 - 【請求項２】上記リッジの上段部の幅はレーザ端面にお
いて広がるように形成されていることを特徴とする特許
請求の範囲第１項に記載の半導体レーザ装置。 - 【請求項３】少なくとも上記活性層はInGaAlP系材料に
より形成され、上記リッジの上段部はGaAlAs系材料によ
り形成されていることを特徴とする特許請求の範囲第１
項又は第２項に記載の半導体レーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61179916A JP2528834B2 (ja) | 1986-08-01 | 1986-08-01 | 半導体レ−ザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61179916A JP2528834B2 (ja) | 1986-08-01 | 1986-08-01 | 半導体レ−ザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6337684A JPS6337684A (ja) | 1988-02-18 |
| JP2528834B2 true JP2528834B2 (ja) | 1996-08-28 |
Family
ID=16074159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61179916A Expired - Lifetime JP2528834B2 (ja) | 1986-08-01 | 1986-08-01 | 半導体レ−ザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2528834B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62142387A (ja) * | 1985-12-17 | 1987-06-25 | Furukawa Electric Co Ltd:The | 半導体レ−ザ |
| JPS62179790A (ja) * | 1986-02-04 | 1987-08-06 | Seiko Epson Corp | 半導体レ−ザ |
| JPS6317586A (ja) * | 1986-07-10 | 1988-01-25 | Nec Corp | 半導体レ−ザ装置 |
-
1986
- 1986-08-01 JP JP61179916A patent/JP2528834B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6337684A (ja) | 1988-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2815769B2 (ja) | 半導体レーザの製造方法 | |
| KR100895056B1 (ko) | 반도체 레이저장치 | |
| JPH05259574A (ja) | 半導体レーザ装置及びその製造方法 | |
| US8659038B2 (en) | Semiconductor light source and method of fabrication thereof | |
| JP2528834B2 (ja) | 半導体レ−ザ装置 | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP2674592B2 (ja) | 半導体レーザ | |
| JPH0437598B2 (ja) | ||
| JPH0770779B2 (ja) | 半導体レーザの製造方法 | |
| JP2685499B2 (ja) | 半導体レーザ素子 | |
| KR100363240B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| JP2674594B2 (ja) | 半導体レーザ装置 | |
| JP2000294877A (ja) | 高出力半導体レーザ及びその製造方法 | |
| JP2946781B2 (ja) | 半導体レーザ | |
| JPS61174685A (ja) | 半導体レ−ザ装置及びその作製方法 | |
| JPH0537078A (ja) | 量子井戸半導体レーザ素子およびその製造方法 | |
| JP2564343B2 (ja) | 半導体レーザ装置 | |
| JPH10178200A (ja) | 半導体光集積素子 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP2611486B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH03185889A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH11251678A (ja) | 半導体レーザ及びその製造方法 | |
| JPH0380589A (ja) | 半導体レーザ素子の製造方法 | |
| JP2500588B2 (ja) | 半導体レ―ザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |