JP2524637B2 - バレル・シフタへのデ―タ入力装置 - Google Patents
バレル・シフタへのデ―タ入力装置Info
- Publication number
- JP2524637B2 JP2524637B2 JP1149183A JP14918389A JP2524637B2 JP 2524637 B2 JP2524637 B2 JP 2524637B2 JP 1149183 A JP1149183 A JP 1149183A JP 14918389 A JP14918389 A JP 14918389A JP 2524637 B2 JP2524637 B2 JP 2524637B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- barrel shifter
- input
- stored
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えばファクシミリ装置において受信され
た符号化データを復号する際にデータの任意のビット位
置から始まる符号化データを取出す時などに使用される
バレル・シフタへのデータ入力装置に関する。
た符号化データを復号する際にデータの任意のビット位
置から始まる符号化データを取出す時などに使用される
バレル・シフタへのデータ入力装置に関する。
［従来の技術］ 従来は、第４図に示すようにシフト数データを書込み
信号SAの立上りでシフト数設定レジスタ１に格納すると
共に、入力データをそれぞれ書込み信号S1〜SNの立上り
でＮ個の入力データ設定レジスタ21〜2Nに格納し、この
各入力データ設定レジスタ21〜2Nに格納されたデータを
バレル・シフタ３に供給し、バレル・シフタ３からシフ
ト数設定レジスタ１のシフト数に基づいて所望のデータ
が出力バッファ４に取出されるようになっていた。
信号SAの立上りでシフト数設定レジスタ１に格納すると
共に、入力データをそれぞれ書込み信号S1〜SNの立上り
でＮ個の入力データ設定レジスタ21〜2Nに格納し、この
各入力データ設定レジスタ21〜2Nに格納されたデータを
バレル・シフタ３に供給し、バレル・シフタ３からシフ
ト数設定レジスタ１のシフト数に基づいて所望のデータ
が出力バッファ４に取出されるようになっていた。
この装置では例えば第５図の（ａ）に示すような符号
Ａ、符号Ｂを含む複数ワードからなる符号データから符
号Ａ及び符号Ｂを取出す場合を考えると、先ず第５図の
（ｂ）に示すように３回のロードを行って符号Ａを含む
３ワードのデータをバレル・シフタ３に格納した後第５
図の（ｃ）に示すように符号Ａを出力バッファ４に取出
し、続いて第５図の（ｄ）に示すように３回のロードを
行って符号Ｂを含む３ワードのデータをバレル・シフタ
３に格納した後第５図の（ｅ）に示すように符号Ｂを出
力バッファ４に取出すようになる。こうして符号Ａ及び
符号Ｂを取出すのに合計６回のロード制御を行うことに
なる。
Ａ、符号Ｂを含む複数ワードからなる符号データから符
号Ａ及び符号Ｂを取出す場合を考えると、先ず第５図の
（ｂ）に示すように３回のロードを行って符号Ａを含む
３ワードのデータをバレル・シフタ３に格納した後第５
図の（ｃ）に示すように符号Ａを出力バッファ４に取出
し、続いて第５図の（ｄ）に示すように３回のロードを
行って符号Ｂを含む３ワードのデータをバレル・シフタ
３に格納した後第５図の（ｅ）に示すように符号Ｂを出
力バッファ４に取出すようになる。こうして符号Ａ及び
符号Ｂを取出すのに合計６回のロード制御を行うことに
なる。
すなわちセットされるデータがＮワードの場合、１回
変換した後に次のデータをセットするときたとえ１ワー
ドを更新する場合でもＮワード分全てのデータをセット
し直さなければならなかった。
変換した後に次のデータをセットするときたとえ１ワー
ドを更新する場合でもＮワード分全てのデータをセット
し直さなければならなかった。
［発明が解決しようとする課題］ このように従来装置では、複数ワードのデータからあ
る任意のデータを取出すためにバレル・シフタにデータ
を入力するときの処理に時間が掛かる問題があった。
る任意のデータを取出すためにバレル・シフタにデータ
を入力するときの処理に時間が掛かる問題があった。
そこで本発明は、複数ワードのデータからある任意の
連続したデータを取出すためにバレル・シフタにデータ
を入力するときの処理時間を短縮できるバレル・シフタ
へのデータ入力装置を提供しようとするものである。
連続したデータを取出すためにバレル・シフタにデータ
を入力するときの処理時間を短縮できるバレル・シフタ
へのデータ入力装置を提供しようとするものである。
［課題を解決するための手段］ 本発明は、複数ワードのデータから任意のデータを取
出すのに使用されるバレル・シフタに対してデータを入
力するデータ入力装置において、入力データを格納する
入力データ設定レジスタと、この入力データ設定レジス
タからのデータを順次格納しかつ書込信号の入力に応動
して格納したデータを順次後段のシフトレジスタにシフ
トすると同時にそのシフトしたデータをバレル・シフタ
に供給する複数段のシフトレジスタと、入力データ設定
レジスタへの入力データの格納に応動して各シフトレジ
スタに後段側から順に所定のタイミングで書込信号を供
給するファースト・イン・ファースト・アウト・タイミ
ング生成回路を設けたものである。
出すのに使用されるバレル・シフタに対してデータを入
力するデータ入力装置において、入力データを格納する
入力データ設定レジスタと、この入力データ設定レジス
タからのデータを順次格納しかつ書込信号の入力に応動
して格納したデータを順次後段のシフトレジスタにシフ
トすると同時にそのシフトしたデータをバレル・シフタ
に供給する複数段のシフトレジスタと、入力データ設定
レジスタへの入力データの格納に応動して各シフトレジ
スタに後段側から順に所定のタイミングで書込信号を供
給するファースト・イン・ファースト・アウト・タイミ
ング生成回路を設けたものである。
［作用］ このような構成の本発明においては、入力データを入
力データ設定レジスタに格納する。これに応動してファ
ースト・イン・ファースト・アウト・タイミング生成回
路が動作し、各シフトレジスタを所定のタイミングでシ
フト制御する。こうして入力データ設定レジスタに格納
されたデータが初段のシフトレジスタに格納され各シス
トレジスタのデータがバレル・シフタに供給される。
力データ設定レジスタに格納する。これに応動してファ
ースト・イン・ファースト・アウト・タイミング生成回
路が動作し、各シフトレジスタを所定のタイミングでシ
フト制御する。こうして入力データ設定レジスタに格納
されたデータが初段のシフトレジスタに格納され各シス
トレジスタのデータがバレル・シフタに供給される。
こうしてバレル・シフタには入力データが入力データ
設定レジスタに格納される毎に順次シフトしたデータが
各シフトレジスタから供給されることになる。
設定レジスタに格納される毎に順次シフトしたデータが
各シフトレジスタから供給されることになる。
［実施例］ 以下、本発明の実施例を図面を参照して説明する。
第１図に示すように、データバス11を介して供給され
るシフト数を書込信号SAの立上りによってシフト数設定
レジスタ12に格納するようにしている。
るシフト数を書込信号SAの立上りによってシフト数設定
レジスタ12に格納するようにしている。
前記データバス11を介して供給される入力データを書
込信号SBの立上りによって入力データ設定レジスタ13に
格納するようにしている。また前記書込信号SBの立上り
によってFIFO（ファースト・イン・ファースト・アウ
ト）タイミング生成回路14を駆動するようにしている。
込信号SBの立上りによって入力データ設定レジスタ13に
格納するようにしている。また前記書込信号SBの立上り
によってFIFO（ファースト・イン・ファースト・アウ
ト）タイミング生成回路14を駆動するようにしている。
前記FIFOタイミング生成回路14は書込信号SN,…S2,S1
を所定のタイミングで順次発生し、Ｎ個のシフトレジス
タ15N,…152,151に供給されるようにしている。
を所定のタイミングで順次発生し、Ｎ個のシフトレジス
タ15N,…152,151に供給されるようにしている。
そして前記各シフトレジスタ15N,…152,151は書込信
号SN,…S2,S1の入力に応動してデータを順次後段のシフ
トレジスタにシフトするとともにそのシフトしたデータ
をバレル・シフタ16に供給するようにしている。そして
初段のシフトレジスタ151のデータが次段のシフトレジ
スタ152に供給されると、前記入力データ設定レジスタ1
3のデータを初段のシフトレジスタ151に供給するように
している。
号SN,…S2,S1の入力に応動してデータを順次後段のシフ
トレジスタにシフトするとともにそのシフトしたデータ
をバレル・シフタ16に供給するようにしている。そして
初段のシフトレジスタ151のデータが次段のシフトレジ
スタ152に供給されると、前記入力データ設定レジスタ1
3のデータを初段のシフトレジスタ151に供給するように
している。
前記入力データ設定レジスタ13、FIFOタイミング生成
回路14及び各シフトレジスタ151〜15Nはデータ入力装置
を構成している。
回路14及び各シフトレジスタ151〜15Nはデータ入力装置
を構成している。
前記バレル・シフタ16は、格納された複数ワードのデ
ータから任意のデータを選択して出力バッファ17に格納
するようにしている。そして出力バッファ17に格納され
たデータをデータバスへ出力するようになっている。
ータから任意のデータを選択して出力バッファ17に格納
するようにしている。そして出力バッファ17に格納され
たデータをデータバスへ出力するようになっている。
このような構成の本実施例においては、第２図に示す
ようにデータバス11を介してシフト数DA1が供給され書
込信号SAが立上ると、シフト数がシフト数設定レジスタ
12に格納される。そしてこのタイミングでバレル・シフ
タ16に格納されているデータから任意のデータRA1が選
択されて出力バッファ17に取出される。
ようにデータバス11を介してシフト数DA1が供給され書
込信号SAが立上ると、シフト数がシフト数設定レジスタ
12に格納される。そしてこのタイミングでバレル・シフ
タ16に格納されているデータから任意のデータRA1が選
択されて出力バッファ17に取出される。
続いてデータバス11を介して入力データDB1が供給さ
れ書込信号SBが立上ると、入力データが入力データ設定
レジスタ13に格納される。またこのときFIFOタイミング
生成回路14が動作し、書込信号SN,…S2,S1を所定のタイ
ミングで順次出力する。この書込信号SN,…S2,S1によっ
て各シフトレジスタ15N〜151はデータを次段のシフトレ
ジスタへシフトすると共にバレル・シフタ16に供給す
る。そして入力データ設定レジスタ13に格納されたデー
タが初段のシフトレジスタ151に格納される。
れ書込信号SBが立上ると、入力データが入力データ設定
レジスタ13に格納される。またこのときFIFOタイミング
生成回路14が動作し、書込信号SN,…S2,S1を所定のタイ
ミングで順次出力する。この書込信号SN,…S2,S1によっ
て各シフトレジスタ15N〜151はデータを次段のシフトレ
ジスタへシフトすると共にバレル・シフタ16に供給す
る。そして入力データ設定レジスタ13に格納されたデー
タが初段のシフトレジスタ151に格納される。
こうしてバレル・シフタ16から任意のデータRB1が選
択されて出力バッファ17に取出される。
択されて出力バッファ17に取出される。
次にデータバス11を介して入力データDB2が供給され
書込信号SBが立上ると、入力データが入力データ設定レ
ジスタ13に格納される。そしてFIFOタイミング生成回路
14が動作し、書込信号SN,…S2,S1を所定のタイミングで
順次出力する。この書込信号SN,…S2,S1によって各シフ
トレジスタ15N〜151はデータを次段のシフトレジスタへ
シフトすると共にバレル・シフタ16に供給する。そして
入力データ設定レジスタ13に格納されたデータが初段の
シフトレジスタ151に格納される。
書込信号SBが立上ると、入力データが入力データ設定レ
ジスタ13に格納される。そしてFIFOタイミング生成回路
14が動作し、書込信号SN,…S2,S1を所定のタイミングで
順次出力する。この書込信号SN,…S2,S1によって各シフ
トレジスタ15N〜151はデータを次段のシフトレジスタへ
シフトすると共にバレル・シフタ16に供給する。そして
入力データ設定レジスタ13に格納されたデータが初段の
シフトレジスタ151に格納される。
こうしてバレル・シフタ16から任意のデータRB2が選
択されて出力バッファ17に取出される。
択されて出力バッファ17に取出される。
次にデータバス11を介してシフト数DA2が供給され書
込信号SAが立上ると、シフト数がシフト数設定レジスタ
12に格納される。そしてこのタイミングでバレル・シフ
タ16に格納されているデータから任意のデータRA2が選
択されて出力バッファ17に取出される。
込信号SAが立上ると、シフト数がシフト数設定レジスタ
12に格納される。そしてこのタイミングでバレル・シフ
タ16に格納されているデータから任意のデータRA2が選
択されて出力バッファ17に取出される。
続いてデータバス11を介して入力データDB3が供給さ
れ書込信号SBが立上ると、入力データが入力データ設定
レジスタ13に格納される。またこのときFIFOタイミング
生成回路14が動作し、書込信号SN,…S2,S1を所定のタイ
ミングで順次出力する。この書込信号SN,…S2,S1によっ
て各シフトレジスタ15N〜151はデータを次段のシフトレ
ジスタへシフトすると共にバレル・シフタ16に供給す
る。そして入力データ設定レジスタ13に格納されたデー
タが初段のシフトレジスタ151に格納される。
れ書込信号SBが立上ると、入力データが入力データ設定
レジスタ13に格納される。またこのときFIFOタイミング
生成回路14が動作し、書込信号SN,…S2,S1を所定のタイ
ミングで順次出力する。この書込信号SN,…S2,S1によっ
て各シフトレジスタ15N〜151はデータを次段のシフトレ
ジスタへシフトすると共にバレル・シフタ16に供給す
る。そして入力データ設定レジスタ13に格納されたデー
タが初段のシフトレジスタ151に格納される。
こうしてバレル・シフタ16から任意のデータRB3が選
択されて出力バッファ17に取出される。
択されて出力バッファ17に取出される。
このようにしてバレル・シフタ16に供給されるデータ
が順次シフトされて入力されるようになる。
が順次シフトされて入力されるようになる。
従って第３図の（ａ）に示すような符号Ａ及び符号Ｂ
を含むデータからその符号Ａ及び符号Ｂを取出す場合、
１回目のロードによってバレル・シフタ16には第３図の
（ｂ）に示すデータが格納され、２回目のロードによっ
てバレル・シフタ16には第３図の（ｃ）に示すデータが
格納され、さらに３回目のロードによってバレル・シフ
タ16には第３図の（ｄ）に示すデータが格納される。
を含むデータからその符号Ａ及び符号Ｂを取出す場合、
１回目のロードによってバレル・シフタ16には第３図の
（ｂ）に示すデータが格納され、２回目のロードによっ
てバレル・シフタ16には第３図の（ｃ）に示すデータが
格納され、さらに３回目のロードによってバレル・シフ
タ16には第３図の（ｄ）に示すデータが格納される。
この３回目のロードによって符号Ａがバレル・シフタ
16から出力バッファ17に取出されることになる。
16から出力バッファ17に取出されることになる。
続いて４回目のロードが行われバレル・シフタ16には
第３図の（ｅ）に示すデータが格納され、このバレル・
シフタ16から符号Ｂが出力バッファ17に取出されること
になる。
第３図の（ｅ）に示すデータが格納され、このバレル・
シフタ16から符号Ｂが出力バッファ17に取出されること
になる。
こうしてFIFO形式によるシフト制御によって４回のロ
ード制御により符号Ａ及び符号Ｂを取出すことができ
る。すなわちバレル・シフタ16に対してデータを入力処
理するときの処理時間を短縮できることになる。
ード制御により符号Ａ及び符号Ｂを取出すことができ
る。すなわちバレル・シフタ16に対してデータを入力処
理するときの処理時間を短縮できることになる。
［発明の効果］ 以上詳述したように本発明によれば、複数ワードのデ
ータからある任意の連続したデータを取出すためにバレ
ル・シフタにデータを入力するときの処理時間を短縮で
きるバレル・シフタへのデータ入力装置を提供できるも
のである。
ータからある任意の連続したデータを取出すためにバレ
ル・シフタにデータを入力するときの処理時間を短縮で
きるバレル・シフタへのデータ入力装置を提供できるも
のである。
第１図乃至第３図は本発明の実施例を示すもので、第１
図はブロック図、第２図は各部のタイミング波形図、第
３図はデータ処理過程を示す模式図、第４図及び第５図
は従来例を示すもので、第４図はブロック図、第５図は
データ処理過程を示す模式図である。 13……入力データ設定レジスタ、 14……FIFOタイミング生成回路、 151〜15N……シフトレジスタ。
図はブロック図、第２図は各部のタイミング波形図、第
３図はデータ処理過程を示す模式図、第４図及び第５図
は従来例を示すもので、第４図はブロック図、第５図は
データ処理過程を示す模式図である。 13……入力データ設定レジスタ、 14……FIFOタイミング生成回路、 151〜15N……シフトレジスタ。
Claims (1)
- 【請求項１】複数ワードのデータから任意のデータを取
出すのに使用されるバレル・シフタに対してデータを入
力するデータ入力装置において、入力データを格納する
入力データ設定レジスタと、この入力データ設定レジス
タからのデータを順次格納しかつ書込信号の入力に応動
して格納したデータを順次後段のシフトレジスタにシフ
トすると同時にそのシフトしたデータを前記バレル・シ
フタに供給する複数段のシフトレジスタと、前記入力デ
ータ設定レジスタへの入力データの格納に応動して前記
各シフトレジスタに後段側から順に所定のタイミングで
前記書込信号を供給するファースト・イン・ファースト
・アウト・タイミング生成回路を設けたことを特徴とす
るバレル・シフタヘのデータ入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149183A JP2524637B2 (ja) | 1989-06-12 | 1989-06-12 | バレル・シフタへのデ―タ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149183A JP2524637B2 (ja) | 1989-06-12 | 1989-06-12 | バレル・シフタへのデ―タ入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0314023A JPH0314023A (ja) | 1991-01-22 |
| JP2524637B2 true JP2524637B2 (ja) | 1996-08-14 |
Family
ID=15469615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1149183A Expired - Lifetime JP2524637B2 (ja) | 1989-06-12 | 1989-06-12 | バレル・シフタへのデ―タ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2524637B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476319A (en) * | 1987-09-18 | 1989-03-22 | Matsushita Electric Ind Co Ltd | Data arranging circuit |
-
1989
- 1989-06-12 JP JP1149183A patent/JP2524637B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0314023A (ja) | 1991-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095283A (en) | First in-first out memory array containing special bits for replacement addressing | |
| JPS6068729A (ja) | デジタルデ−タ圧縮方法及び装置 | |
| JP2001126491A (ja) | シフトレジスタ及びその制御方法 | |
| JPS6364413A (ja) | 逐次近似レジスタ | |
| JP2524637B2 (ja) | バレル・シフタへのデ―タ入力装置 | |
| US4829585A (en) | Electronic image processing circuit | |
| JPS63113776A (ja) | 画像の最大値，最小値変換回路 | |
| JP2003208788A (ja) | ２ポートメモリによるバッファ | |
| US20040135908A1 (en) | Process and system for processing signals arranged in a bayer pattern | |
| CN110209609B (zh) | 串行接口电路、半导体装置以及串行并行转换方法 | |
| JPS6030026B2 (ja) | スキユー補正回路 | |
| JPS5848562A (ja) | Ｌｅｄアレイ駆動方式 | |
| RU1803912C (ru) | Суммирующее устройство | |
| JP3057728B2 (ja) | 半導体記憶装置 | |
| JPS59114640A (ja) | 信号処理用プロセツサｌｓｉ | |
| JPH0411283A (ja) | パターン変換装置 | |
| JPS63167968A (ja) | ディジタルデータからなるマトリックスの行と列の加算を行うための信号処理用集積回路 | |
| SU656052A1 (ru) | Преобразователь двоичнодес тичного кода в двоичный | |
| JP3104001B2 (ja) | ラインバッファ及びこれを用いた画像処理装置 | |
| SU1104578A1 (ru) | Устройство дл формировани символов | |
| JPH05161094A (ja) | デジタルビデオラインを記憶するためのプログラマブル装置 | |
| JPS63187334A (ja) | 文字列パタ−ンマツチング装置 | |
| JP2005260285A (ja) | データ圧縮装置 | |
| JPH07210363A (ja) | 可変長ラインバッファ及びその制御方法及び画像データ処理装置 | |
| SU1640709A1 (ru) | Устройство дл выполнени быстрого преобразовани Фурье |