JPS5848562A - Ｌｅｄアレイ駆動方式 - Google Patents
Ｌｅｄアレイ駆動方式Info
- Publication number
- JPS5848562A JPS5848562A JP56148405A JP14840581A JPS5848562A JP S5848562 A JPS5848562 A JP S5848562A JP 56148405 A JP56148405 A JP 56148405A JP 14840581 A JP14840581 A JP 14840581A JP S5848562 A JPS5848562 A JP S5848562A
- Authority
- JP
- Japan
- Prior art keywords
- group
- driving
- shift
- drive
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
- H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
- H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
- H04N1/1931—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays with scanning elements electrically interconnected in groups
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Projection-Type Copiers In General (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、光書き込み式の記鎌′＃Ｉ歓、ｔた鉱遍１１
すど＆：Ｉ！用する１１．ＩＩ）アレイの駆動方式に−
する。
すど＆：Ｉ！用する１１．ＩＩ）アレイの駆動方式に−
する。
＄１１１１１に時系列的＊＊号により、ＬＩＤを駆動す
る方式で、従来より考えられてｉるものの内、Ｎ−のＬ
ＩＤを同時に駆動する例を示す、メ壁す、信号鞠生−１
ｌｉＩＦ！み取り装置などから時系列的＆：ｌＩ生され
た信号は、シフトレジスタ１において、シフト−四フク
ｓＣ＆：よｐ、順次シフトされ、Ｉ＃ロック分の信号が
シフトされたタイセンダで、ラツｆ？−ツクＬＣにより
、ラッチされる。ラッチされた信号により、ＬＩ：Ｄド
ライバ暴が働き、ＬＩＤは各々の信号に従い、点灯又は
消灯する。ＩＪＤアレイ駆動の間にシフトレジスタ１＆
−は、俗のＮ夕−ツ？分の信号が順次送られる。ＬＩＤ
はこのシフ・１時間、＃１ｆＩＩ号列で駆動され、次の
ＩＩ１号のシフトが終了すると同時に仁の信号列と入れ
かわる。
る方式で、従来より考えられてｉるものの内、Ｎ−のＬ
ＩＤを同時に駆動する例を示す、メ壁す、信号鞠生−１
ｌｉＩＦ！み取り装置などから時系列的＆：ｌＩ生され
た信号は、シフトレジスタ１において、シフト−四フク
ｓＣ＆：よｐ、順次シフトされ、Ｉ＃ロック分の信号が
シフトされたタイセンダで、ラツｆ？−ツクＬＣにより
、ラッチされる。ラッチされた信号により、ＬＩ：Ｄド
ライバ暴が働き、ＬＩＤは各々の信号に従い、点灯又は
消灯する。ＩＪＤアレイ駆動の間にシフトレジスタ１＆
−は、俗のＮ夕−ツ？分の信号が順次送られる。ＬＩＤ
はこのシフ・１時間、＃１ｆＩＩ号列で駆動され、次の
ＩＩ１号のシフトが終了すると同時に仁の信号列と入れ
かわる。
仁の方式で蝶、駆動したーＬＩＩ）ｔ）数の信号パルス
を、順次−列ｃｌｌべる為に、シフト時ＷＲによ１Ｌｌ
ｌ）駆動の周期ｍ−ｍされる。Ｊ？Ｉｌに、ｘ、ｘｎ
、の数が数千個以上になると、このシフト時間・はｓｗ
ａ／ｊＩい、％のとを１、高速のＩ＆理を必要とする場
・会には問題となる。１．− 會た、シフトレジスタ、また轄駆動部全体を集積化する
鳩舎には、同一基板に数多くの素子を作゛製する事から
、−１ｌｊＩＩＩＩ製作上の問題が出る。
を、順次−列ｃｌｌべる為に、シフト時ＷＲによ１Ｌｌ
ｌ）駆動の周期ｍ−ｍされる。Ｊ？Ｉｌに、ｘ、ｘｎ
、の数が数千個以上になると、このシフト時間・はｓｗ
ａ／ｊＩい、％のとを１、高速のＩ＆理を必要とする場
・会には問題となる。１．− 會た、シフトレジスタ、また轄駆動部全体を集積化する
鳩舎には、同一基板に数多くの素子を作゛製する事から
、−１ｌｊＩＩＩＩ製作上の問題が出る。
本＊＊は従来の上記問題点を、鱗消す６為＆：なされた
もので６１、従って本発明の一釣は、ＬＩＤアレイの駆
動ＩＩ費、被数のグループに分割し、製作上の問題を薯
滅するとともに、メモリをこのグル−プ毎に分配して壱
メ４９を同時に読出し、駆動部に送り込も事により、信
号を並べる時間を従来法の％のをグループ数でわった値
に短縮で自暴新規なＬｌｌ）アレイ駆動方式を提供する
事にＴｏ４・本１１＠の上記１的は、ＬＩＺ）を複数個
差ぺた構造ｆ） Ｌｌｌ）７ レイ＆：カーて、各素子
を豐数のグループに分割し、それに伴１に一駆動蕩も同
様に分割して、各ＡＣ人力すゐ信号及びタイヤングタロ
ッタを独立に振う事が可能な構成とし、メ４νを用−る
事により、各グループの駆動部に同時に信号を入力し、
シフトターツタ及びラッテタロツタを調節する事により
、各グループを同時に、またはダルーブ毎に任意の連部
をもたせτ駆動できる駆動方式によって達成され、従来
法にくらべ、製作上の問題を薯滅し、かり駆動の為の旭
履時−を短縮する事を特徴≧するものである。
もので６１、従って本発明の一釣は、ＬＩＤアレイの駆
動ＩＩ費、被数のグループに分割し、製作上の問題を薯
滅するとともに、メモリをこのグル−プ毎に分配して壱
メ４９を同時に読出し、駆動部に送り込も事により、信
号を並べる時間を従来法の％のをグループ数でわった値
に短縮で自暴新規なＬｌｌ）アレイ駆動方式を提供する
事にＴｏ４・本１１＠の上記１的は、ＬＩＺ）を複数個
差ぺた構造ｆ） Ｌｌｌ）７ レイ＆：カーて、各素子
を豐数のグループに分割し、それに伴１に一駆動蕩も同
様に分割して、各ＡＣ人力すゐ信号及びタイヤングタロ
ッタを独立に振う事が可能な構成とし、メ４νを用−る
事により、各グループの駆動部に同時に信号を入力し、
シフトターツタ及びラッテタロツタを調節する事により
、各グループを同時に、またはダルーブ毎に任意の連部
をもたせτ駆動できる駆動方式によって達成され、従来
法にくらべ、製作上の問題を薯滅し、かり駆動の為の旭
履時−を短縮する事を特徴≧するものである。
以下、ｗｉ間を参照して、本発明による１；、ｘｎアレ
イ駆動法式をその良好な一実施例につ−て詳細に説明す
る。
イ駆動法式をその良好な一実施例につ−て詳細に説明す
る。
１１！閣は本発明の一実施例を示し、Ｌｌｌ）アレイの
Ｉ素子及び駆動部を、に個のグループに分割した鳩舎の
実施例である。
Ｉ素子及び駆動部を、に個のグループに分割した鳩舎の
実施例である。
時系列°的に並んだＩビットの信号を、？１ビットずつ
分割し、それでれ独立に読み出す事が可能なメ４呼に記
憶させる。偏し、（は対応する駆動部の曹号であｊｌ（
（−ｚ〜ｌ）、以下の関係がある。
分割し、それでれ独立に読み出す事が可能なメ４呼に記
憶させる。偏し、（は対応する駆動部の曹号であｊｌ（
（−ｚ〜ｌ）、以下の関係がある。
咎グループの信号線独立＆：Ｉｌ！み出畜れ、シフトパ
ルスｌ ｌｃ４でシフ）され、？（ビット並んだ時点で
、ラツｔ＃−ツタＬＣ４でラッチされ、その信号列に従
ｖｓ ｘ、ｘｎドライバを駆動する。
ルスｌ ｌｃ４でシフ）され、？（ビット並んだ時点で
、ラツｔ＃−ツタＬＣ４でラッチされ、その信号列に従
ｖｓ ｘ、ｘｎドライバを駆動する。
１ダルーブの最高周波数をμ、シフトターツタの周波数
を／ａ・１、ラッテタロツタの周波数をｆｘｔ４とする
と、 ｆ４ｗｍｌａｅ４ｗｚ７４ｊＬｅ４ −−−−−−−−
−−−−−−−一−−−−ｅｊｈ信号をｆ／７）レジス
タに：並べる時間な、各グループ間じにする為＆：は、
ラッＰターツタＬＣの周波数ｆｘｅ４は、すべてのグル
ープで同一にする必要が６る。
を／ａ・１、ラッテタロツタの周波数をｆｘｔ４とする
と、 ｆ４ｗｍｌａｅ４ｗｚ７４ｊＬｅ４ −−−−−−−−
−−−−−−−一−−−−ｅｊｈ信号をｆ／７）レジス
タに：並べる時間な、各グループ間じにする為＆：は、
ラッＰターツタＬＣの周波数ｆｘｅ４は、すべてのグル
ープで同一にする必要が６る。
信号を各グループ同時Ｓ：並べ墨為に、シフト時間とし
て必要と畜れる時間轄、従来法にくらべ、１／ｆｆｉと
なる。− 駆動時間を各グループで変化させたｉ鳩舎Ｃ鉱、シフト
パルス及びラッｆＡＡｐメの位相をグループ間で任意に
違らそる事によ１達威できる。駆動時間をシフ）時間よ
り長（した−場合Ｃ社、メＪＩ＆呼よｐのＩｌ！出しの
為の信号、シフトターツタ、ラッテタロツタをそれぞれ
岡を量）Ｌｆｆｌ１ｍ！させる事によｅｌｌｉｙＲで會
る。
て必要と畜れる時間轄、従来法にくらべ、１／ｆｆｉと
なる。− 駆動時間を各グループで変化させたｉ鳩舎Ｃ鉱、シフト
パルス及びラッｆＡＡｐメの位相をグループ間で任意に
違らそる事によ１達威できる。駆動時間をシフ）時間よ
り長（した−場合Ｃ社、メＪＩ＆呼よｐのＩｌ！出しの
為の信号、シフトターツタ、ラッテタロツタをそれぞれ
岡を量）Ｌｆｆｌ１ｍ！させる事によｅｌｌｉｙＲで會
る。
１１１２ｍの例で鉱、シフトレジスタ及びラッチとして
、ｊ）−、讐ツプフーツプをＭｖｈて構成した鳩舎を示
してｉるが、これに隈らず、任意のシフトレジスタあゐ
ｖｈは、ラツｔを用−て、この方式鉱柳威で暑る。
゛ 各グループＣ接続されるメ嵯呼として、各々別個のメ４
すをｍｈてもよ−が、１リードｑビツトのメ４１ｊ゛を
用−れげ、Ｑグループで１−のメ４曹を共用する事がで
き、従来法にメ（−！を用−た鳩舎と岡Ｓ政の素子数で
構成できる。 ・本発明によれば、以上説明したよ
うに、ＬＩ：Ｄアレイ駆動の準備段階としての信号のシ
フト時間をａｍで１１かつ駆動ＩＩＩＩ自体の製作の問
題を軽減する事ができる。
、ｊ）−、讐ツプフーツプをＭｖｈて構成した鳩舎を示
してｉるが、これに隈らず、任意のシフトレジスタあゐ
ｖｈは、ラツｔを用−て、この方式鉱柳威で暑る。
゛ 各グループＣ接続されるメ嵯呼として、各々別個のメ４
すをｍｈてもよ−が、１リードｑビツトのメ４１ｊ゛を
用−れげ、Ｑグループで１−のメ４曹を共用する事がで
き、従来法にメ（−！を用−た鳩舎と岡Ｓ政の素子数で
構成できる。 ・本発明によれば、以上説明したよ
うに、ＬＩ：Ｄアレイ駆動の準備段階としての信号のシ
フト時間をａｍで１１かつ駆動ＩＩＩＩ自体の製作の問
題を軽減する事ができる。
１１１閣蝶従来のＬｌｌ）アレイの駆動回路としてシフ
トレジスタを直列に一列に並べた鳩舎の例を示す１１ｍ
１１１．１１２１１は本発明によるＬＩＤプレイの駆動
方式の一実施例を示すａｍ図である。 １φ１１＊シフトレジスタ、２・・・ラッチ、墨・・・
Ｌｌｌ）ドライバ、４・・番Ｌ１７）（１）、５・拳・
ｇＪＩＪＱ＠、 ４ ＊ ＊ 舎
ＬＩＤ（８）、 ７ ＊ ＊ ｅ
ＬＩＩＤ＠）％ ＠ ＊・ ・ Ｌｌｌ）（
呻、 ！ ・ ・ ・ ＬＩＤＣ）ｆ）、１０・ ・
・ ＸＪＩＤ（Ｐｇ）、１１ｎ ＠ ＠ Ｚｊｊ）（ｈ
＋１） 、１２− ＄ ４１１１７）（？ｌ＋７ｍ）、
１！ｓ拳・・Ｌｌｌ）（Ｎ−７糾１） 、１４・・・Ｌ
ｌｌ）駆動部１．１５・拳・ＬＩＤ駆動部２．１６・・
・ｘ、ｘｎ駆動部に、１７・・・７４９１１．１日・・
・メ’１ｔＷ１１？・・・メ９Ｊｊｌ 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部
トレジスタを直列に一列に並べた鳩舎の例を示す１１ｍ
１１１．１１２１１は本発明によるＬＩＤプレイの駆動
方式の一実施例を示すａｍ図である。 １φ１１＊シフトレジスタ、２・・・ラッチ、墨・・・
Ｌｌｌ）ドライバ、４・・番Ｌ１７）（１）、５・拳・
ｇＪＩＪＱ＠、 ４ ＊ ＊ 舎
ＬＩＤ（８）、 ７ ＊ ＊ ｅ
ＬＩＩＤ＠）％ ＠ ＊・ ・ Ｌｌｌ）（
呻、 ！ ・ ・ ・ ＬＩＤＣ）ｆ）、１０・ ・
・ ＸＪＩＤ（Ｐｇ）、１１ｎ ＠ ＠ Ｚｊｊ）（ｈ
＋１） 、１２− ＄ ４１１１７）（？ｌ＋７ｍ）、
１！ｓ拳・・Ｌｌｌ）（Ｎ−７糾１） 、１４・・・Ｌ
ｌｌ）駆動部１．１５・拳・ＬＩＤ駆動部２．１６・・
・ｘ、ｘｎ駆動部に、１７・・・７４９１１．１日・・
・メ’１ｔＷ１１？・・・メ９Ｊｊｌ 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部
Claims (1)
- Ｌｌｌ）ｒｔ＠数個並べた構造のＬｌｌ）アレイを外部
からの信号によｐ駆動する際に、鉤記アレイ中のＬＥＤ
を＊＊のダ★−プに分割し、その各々に駆動回路及びメ
４９を分配し、鍵記各グループの１１８０駆動費並列に
行なう事を特徴としたＬＩＪ）アレイ駆動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56148405A JPS5848562A (ja) | 1981-09-18 | 1981-09-18 | Ｌｅｄアレイ駆動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56148405A JPS5848562A (ja) | 1981-09-18 | 1981-09-18 | Ｌｅｄアレイ駆動方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5848562A true JPS5848562A (ja) | 1983-03-22 |
Family
ID=15452043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56148405A Pending JPS5848562A (ja) | 1981-09-18 | 1981-09-18 | Ｌｅｄアレイ駆動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848562A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035874A (ja) * | 1983-08-08 | 1985-02-23 | Canon Inc | 画像形成装置 |
| WO1986002045A1 (en) * | 1984-09-27 | 1986-04-10 | Sanyo Electric Co., Ltd. | Optical printing head for optical printing apparatus |
| JPS62161590U (ja) * | 1986-04-03 | 1987-10-14 | ||
| US6177949B1 (en) | 1998-07-01 | 2001-01-23 | Fujitsu Limited | Optical write head and exposure apparatus capable of writing data in high speed without fluctuation in light emitting timing |
| US6229593B1 (en) | 1998-02-03 | 2001-05-08 | Fujitsu Limited | Exposure device |
-
1981
- 1981-09-18 JP JP56148405A patent/JPS5848562A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035874A (ja) * | 1983-08-08 | 1985-02-23 | Canon Inc | 画像形成装置 |
| WO1986002045A1 (en) * | 1984-09-27 | 1986-04-10 | Sanyo Electric Co., Ltd. | Optical printing head for optical printing apparatus |
| JPH0825302B1 (ja) * | 1984-09-27 | 1996-03-13 | Sanyo Denki Kk | |
| JPS62161590U (ja) * | 1986-04-03 | 1987-10-14 | ||
| US6229593B1 (en) | 1998-02-03 | 2001-05-08 | Fujitsu Limited | Exposure device |
| DE19900435B4 (de) * | 1998-02-03 | 2005-10-13 | Fuji Xerox Co., Ltd. | Belichtungsvorrichtung |
| US6177949B1 (en) | 1998-07-01 | 2001-01-23 | Fujitsu Limited | Optical write head and exposure apparatus capable of writing data in high speed without fluctuation in light emitting timing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5307085A (en) | Display apparatus having shift register of reduced operating frequency | |
| US4536646A (en) | Time accounting system | |
| US3984815A (en) | Time of event recorder | |
| JP2862592B2 (ja) | ディスプレイ装置 | |
| CN101197103A (zh) | 数据驱动器以及使用它的显示装置 | |
| JPS5848562A (ja) | Ｌｅｄアレイ駆動方式 | |
| JPH02894A (ja) | 表示装置をアドレス指定する装置及び方法 | |
| JPH10301541A (ja) | 液晶駆動回路 | |
| JPS62146064A (ja) | マルチポ−トメモリ | |
| JPH0722964A (ja) | シリアル／パラレル変換器 | |
| JPH0326399B2 (ja) | ||
| JPS59159199A (ja) | 光出力半導体装置 | |
| JP2626526B2 (ja) | 制御データ受信回路 | |
| US3328770A (en) | Address register | |
| JP2561308B2 (ja) | データのスタック装置 | |
| JP2642970B2 (ja) | シフトレジスタ回路 | |
| JP2524637B2 (ja) | バレル・シフタへのデ―タ入力装置 | |
| JPS648343B2 (ja) | ||
| SU1287143A1 (ru) | Устройство дл ранжировани чисел | |
| SU911506A1 (ru) | Устройство дл упор дочени данных | |
| JPS5814232A (ja) | 入出力制御システム | |
| JP2917290B2 (ja) | レジスタ制御回路 | |
| JPS5947384B2 (ja) | 磁気バブルメモリ装置 | |
| SU1322308A1 (ru) | Устройство дл решени дифференциальных уравнений | |
| SU960534A1 (ru) | Устройство дл регистрации информации |