JPS648343B2 - - Google Patents
Info
- Publication number
- JPS648343B2 JPS648343B2 JP396278A JP396278A JPS648343B2 JP S648343 B2 JPS648343 B2 JP S648343B2 JP 396278 A JP396278 A JP 396278A JP 396278 A JP396278 A JP 396278A JP S648343 B2 JPS648343 B2 JP S648343B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- register
- timing
- display data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は株価表示ボードのように、多数行、多
数列の７セグメント式の数字表示素子等の表示を
制御する表示制御装置に関するもので、これらの
数字表示素子群をできるだけ少ない回路で駆動で
きるようにすることを目的とする。
数列の７セグメント式の数字表示素子等の表示を
制御する表示制御装置に関するもので、これらの
数字表示素子群をできるだけ少ない回路で駆動で
きるようにすることを目的とする。
通常このような数字表示管群を駆動するには、
これらをアノードのドライブのマトリクスに組
み、アノードを走査しながらセグメントドライブ
から表示すべきデータ信号を与えるダイナミツク
ドライブまたはパルス点灯と呼ばれる方法によ
る。この場合にはある表示管のアノードから次の
表示管のアノードへドライブ電圧が移動した場
合、セグメントドライブにはその表示管に対応し
たデータを供給しなければならない。
これらをアノードのドライブのマトリクスに組
み、アノードを走査しながらセグメントドライブ
から表示すべきデータ信号を与えるダイナミツク
ドライブまたはパルス点灯と呼ばれる方法によ
る。この場合にはある表示管のアノードから次の
表示管のアノードへドライブ電圧が移動した場
合、セグメントドライブにはその表示管に対応し
たデータを供給しなければならない。
一方、表示管群に表示すべきデータは通常ラン
ダムアクセスメモリーなどに貯えられており順次
読み出される。メモリーの構造上、一時に読み出
すデータの単位は１文字分程度がコスト的に安く
実用的である。また表示管群に供給すべきデータ
は１本のアノードドライバーに接続されている表
示管の数だけのセグメントドライバーの組数が必
要である（例えば第１図ではｍ個）。従つて第１
図に示すようにメモリーMMと表示管群Ｄの中間
に第１のレジスターRX1を設け、このレジスター
RX1に順次文字データを設定してゆき、表示すべ
きタイミングで第２のレジスターRX2にこのデー
タを移動させて次のアノードパルスの経続してい
る間表示を行なう方法がある。
ダムアクセスメモリーなどに貯えられており順次
読み出される。メモリーの構造上、一時に読み出
すデータの単位は１文字分程度がコスト的に安く
実用的である。また表示管群に供給すべきデータ
は１本のアノードドライバーに接続されている表
示管の数だけのセグメントドライバーの組数が必
要である（例えば第１図ではｍ個）。従つて第１
図に示すようにメモリーMMと表示管群Ｄの中間
に第１のレジスターRX1を設け、このレジスター
RX1に順次文字データを設定してゆき、表示すべ
きタイミングで第２のレジスターRX2にこのデー
タを移動させて次のアノードパルスの経続してい
る間表示を行なう方法がある。
なお同図においてC1はランダムアクセスメモ
リーMMの行走査カウンタ、C2はランダムアク
セスメモリーMMの列走査カウンタ、DC1，DC2
は７セグメントデコーダおよびドライバーであ
る。しかし上述した方法ではレジスタが２組必要
になる欠点がある。
リーMMの行走査カウンタ、C2はランダムアク
セスメモリーMMの列走査カウンタ、DC1，DC2
は７セグメントデコーダおよびドライバーであ
る。しかし上述した方法ではレジスタが２組必要
になる欠点がある。
本発明は連続するアノードパルスの間隙に、第
１のレジスターにデータを順次設定するのに充分
な時間巾の空隙を設け、第２のレジスターを不要
としたものである。すなわち第３図においてアノ
ードパルスADOにおいてt1の期間はメモリーか
らの出力をレジスタに設定するための時間であ
り、t2の期間はレジスターにセツトされたデータ
を表示する時間としたものである。
１のレジスターにデータを順次設定するのに充分
な時間巾の空隙を設け、第２のレジスターを不要
としたものである。すなわち第３図においてアノ
ードパルスADOにおいてt1の期間はメモリーか
らの出力をレジスタに設定するための時間であ
り、t2の期間はレジスターにセツトされたデータ
を表示する時間としたものである。
以下にその一実施例について説明する。第２図
においてQ00，Q01，……Qmnはマトリツクス状
に接続された数字表示管で、Q00，Q01，……Q0n
は共通のアノードドライブAD0に、Q10，Q11，…
…Q1nは共通のアノードドライブAD1に、Qo0，
Qo1，……Qnmは共通のアノードドライブADnに
接続されている。またQ00，Q10，……Qo0を各対
応するセグメントを相互に接続した７本の共通の
セグメントドライブ線に接続されている。同様に
Q01，Q11，……Qo1、およびQ0n，Q1n，……
Qnmも接続されている。C1，C2はそれぞれラン
ダムアクセスメモリーMMの行走査カウンタ、列
走査カウンタである。R0，R1，……Rmはそれぞ
れ4Ditのレジスタ、DC1は７セグメントデコー
ダ、DC2は７セグメントドライバーである。
においてQ00，Q01，……Qmnはマトリツクス状
に接続された数字表示管で、Q00，Q01，……Q0n
は共通のアノードドライブAD0に、Q10，Q11，…
…Q1nは共通のアノードドライブAD1に、Qo0，
Qo1，……Qnmは共通のアノードドライブADnに
接続されている。またQ00，Q10，……Qo0を各対
応するセグメントを相互に接続した７本の共通の
セグメントドライブ線に接続されている。同様に
Q01，Q11，……Qo1、およびQ0n，Q1n，……
Qnmも接続されている。C1，C2はそれぞれラン
ダムアクセスメモリーMMの行走査カウンタ、列
走査カウンタである。R0，R1，……Rmはそれぞ
れ4Ditのレジスタ、DC1は７セグメントデコー
ダ、DC2は７セグメントドライバーである。
次にこの構成にもとずく動作を説明するにあた
つて各信号のタイミング関係を示す第３図を用い
て説明する。まず行走査カウンタC1が０の状態
で、列走査カウンタC2が０、１……ｍとランダ
ムアクセスメモリーMMを走査すると、メモリー
MMからDataO0、DataO1、……DataOmが順次
読出され走査カウンタと同期したタイミングパル
スTO，Ｔ１……Tmに従つてレジスタR0，R1…
…Rmに順次セツトされる。これらのレジスタＲ
の出力は７セグメントデコーダーDC1に加えられ
るが７セグメントデコーダーDC1はゲート信号
GTがOFFの間は出力を出さない。すなわち第３
図に示すようにメモリーMMの出力を各レジスタ
ーＲにセツトしている間はこのゲート信号GTは
OFFとなつている。メモリーMMの出力のレジ
スターＲへのセツトが終了するとゲート信号GT
はONとなり、７セグメントデコーダーDC1の出
力が７セグメントドライバーDC2に加わり所定の
数字が表示される。
つて各信号のタイミング関係を示す第３図を用い
て説明する。まず行走査カウンタC1が０の状態
で、列走査カウンタC2が０、１……ｍとランダ
ムアクセスメモリーMMを走査すると、メモリー
MMからDataO0、DataO1、……DataOmが順次
読出され走査カウンタと同期したタイミングパル
スTO，Ｔ１……Tmに従つてレジスタR0，R1…
…Rmに順次セツトされる。これらのレジスタＲ
の出力は７セグメントデコーダーDC1に加えられ
るが７セグメントデコーダーDC1はゲート信号
GTがOFFの間は出力を出さない。すなわち第３
図に示すようにメモリーMMの出力を各レジスタ
ーＲにセツトしている間はこのゲート信号GTは
OFFとなつている。メモリーMMの出力のレジ
スターＲへのセツトが終了するとゲート信号GT
はONとなり、７セグメントデコーダーDC1の出
力が７セグメントドライバーDC2に加わり所定の
数字が表示される。
この場合、アノードドライブ線ADOがオンに
なつており、表示管Q00，Q01，……Q0nに表示が
行なわれ、表示管Q10，Q11，……Q1n以下Qo0、
Qo1、……Qnmは表示されない。次に行走査カウ
ンタC1が１の状態ではADOがオフになりAD1が
オンの状態となり、同様の動作によりQ10，Q11，
……Q1nに対応するデータが表示される。以下行
走査カウンタC1が21……ｎと進行するに従がつて
AD2……ADnと同様の動作が繰り返され全ての
表示管を順次点灯させる。
なつており、表示管Q00，Q01，……Q0nに表示が
行なわれ、表示管Q10，Q11，……Q1n以下Qo0、
Qo1、……Qnmは表示されない。次に行走査カウ
ンタC1が１の状態ではADOがオフになりAD1が
オンの状態となり、同様の動作によりQ10，Q11，
……Q1nに対応するデータが表示される。以下行
走査カウンタC1が21……ｎと進行するに従がつて
AD2……ADnと同様の動作が繰り返され全ての
表示管を順次点灯させる。
本発明は上記実施例より明らかなように、行走
査カウンタと列走査カウンタの信号により、複数
行、複数列に配置された表示管と、各表示管の表
示内容を記憶したランダムアクセスメモリーとを
同期させて、行走査と列走査の制御を行なつてい
るので、レジスタを少なくすることができ、株価
表示ボードのような多数行、多数列の表示管を制
御するときに安価に構成できるという効果を有す
る。
査カウンタと列走査カウンタの信号により、複数
行、複数列に配置された表示管と、各表示管の表
示内容を記憶したランダムアクセスメモリーとを
同期させて、行走査と列走査の制御を行なつてい
るので、レジスタを少なくすることができ、株価
表示ボードのような多数行、多数列の表示管を制
御するときに安価に構成できるという効果を有す
る。
第１図は従来の表示装置のブロツク図、第２図
は本発明の一実施例による表示装置のブロツク
図、第３図はその動作タイミング図である。 C1……行走査カウンタ、C2……列走査カウン
タ、MM……ランダムアクセスメモリー、Ｒ……
レジスタ、DC2……ドライバー、Q00，Q01，…
Qnm……表示管。
は本発明の一実施例による表示装置のブロツク
図、第３図はその動作タイミング図である。 C1……行走査カウンタ、C2……列走査カウン
タ、MM……ランダムアクセスメモリー、Ｒ……
レジスタ、DC2……ドライバー、Q00，Q01，…
Qnm……表示管。
Claims (1)
- １ 複数行、複数列に配置され、共通のアノード
端子および個々のセグメント端子を有する表示管
と、これら表示管のそれぞれに対応する表示デー
タを記憶し、行走査カウンタおよび列走査カウン
タの指定により上記表示データを順次出力するラ
ンダムアクセスメモリーと、このランダムアクセ
スメモリーの出力信号を入力し、上記列走査カウ
ンタに同期したタイミングパルスにより、上記行
走査カウンタにより指定された行の上記表示デー
タを順次記憶するレジスタと、１行分の記憶終了
後に上記レジスタの１行分の表示データ出力をゲ
ートパルスによつて上記各セグメント端子へ供給
するゲート手段とを備え、このレジスタの出力信
号に対応する行の上記表示管の上記アノード端子
へ、上記ゲートパルスのタイミングに一致するア
ノードドライブ信号を出力し、上記ランダムメモ
リの表示データを上記レジスタに移すタイミング
とそのレジスタの内容を表示するタイミングを分
けてレジスタ数を減少させたことを特徴とする表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP396278A JPS5496932A (en) | 1978-01-17 | 1978-01-17 | Display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP396278A JPS5496932A (en) | 1978-01-17 | 1978-01-17 | Display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5496932A JPS5496932A (en) | 1979-07-31 |
| JPS648343B2 true JPS648343B2 (ja) | 1989-02-13 |
Family
ID=11571704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP396278A Granted JPS5496932A (en) | 1978-01-17 | 1978-01-17 | Display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5496932A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144490A (en) * | 1980-04-14 | 1981-11-10 | Hitachi Ltd | Data memory |
| JPS60209791A (ja) * | 1984-03-30 | 1985-10-22 | 富士通株式会社 | マトリツクス形表示装置の駆動制御方式 |
-
1978
- 1978-01-17 JP JP396278A patent/JPS5496932A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5496932A (en) | 1979-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5742269A (en) | LCD controller, LCD apparatus, information processing apparatus and method of operating same | |
| US4633441A (en) | Dual port memory circuit | |
| US5017914A (en) | Circuit for driving a liquid crystal display panel | |
| JP3262908B2 (ja) | Ｌｃｄディスプレイおよびそのデータ駆動線数低減方法 | |
| US4929058A (en) | Method for driving a display device | |
| JPH0634154B2 (ja) | マトリクス型表示装置の駆動回路 | |
| US4985698A (en) | Display panel driving apparatus | |
| JPH05100632A (ja) | 表示装置 | |
| JPS63311388A (ja) | マトリックス表示システム | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| JP2003050568A (ja) | マトリクス型画像表示装置 | |
| JPH04213494A (ja) | マトリックススクリーンの制御プロセス及びその制御装置 | |
| JPS61249086A (ja) | 隣接表示区域の画像表示装置 | |
| US20240105091A1 (en) | Gate driving circuit, method of driving gate driving circuit, and display panel | |
| JP2675060B2 (ja) | アクティブマトリクス方式の表示装置及びその走査回路と走査回路の駆動回路 | |
| JPS648343B2 (ja) | ||
| JPS6235113B2 (ja) | ||
| JP3015544B2 (ja) | 液晶表示装置 | |
| JPH0219455B2 (ja) | ||
| JPS63123142A (ja) | 半導体記憶装置 | |
| JP2004309822A (ja) | 表示装置 | |
| JPS61292127A (ja) | 液晶駆動用集積回路 | |
| JPH08286640A (ja) | アクティブマトリクス表示装置 | |
| JPH08292417A (ja) | 表示装置 | |
| JPH11149278A (ja) | 液晶駆動装置及び信号電極駆動回路 |