SU1104578A1 - Устройство дл формировани символов - Google Patents

Устройство дл формировани символов Download PDF

Info

Publication number
SU1104578A1
SU1104578A1 SU833561139A SU3561139A SU1104578A1 SU 1104578 A1 SU1104578 A1 SU 1104578A1 SU 833561139 A SU833561139 A SU 833561139A SU 3561139 A SU3561139 A SU 3561139A SU 1104578 A1 SU1104578 A1 SU 1104578A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
block
elements
column
Prior art date
Application number
SU833561139A
Other languages
English (en)
Inventor
Игорь Иванович Задубовский
Виктор Тимофеевич Николаенко
Борис Николаевич Калугин
Виктор Иванович Ким
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU833561139A priority Critical patent/SU1104578A1/ru
Application granted granted Critical
Publication of SU1104578A1 publication Critical patent/SU1104578A1/ru

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ СИМВОЛОВ, содержащее последовательно соединенные блок пам ти, первый блок элементов И и блок селекции, другой вход которого подключен к первому выходу блока управлени , второй выход которого соединен с первым входом блока коммутации , выход которого соединен с одним из входов регистра, другой вход которого соединен с третьим выходом блока управлени , четвертый выход которого соединен с одним из входов блока пам ти, другой вход которого  вл етс  первым входом устройства , вторым входом которого  вл етс  первый вход блока управлени , п тый выход которого  вл етс  первым выходом устройства , выход блока селекции подключен к второму входу блока коммутации и к одному из входов второго блока элементов И, другой вход которого соединен с выходом регистра , отличающеес  тем, что, с целью расширени  области применени  устройства за счет увеличени  количества форматов точечно синтезируемых символов, оно содержит интерпол тор наклонных отрезков, анализатор форматов, логический сумматор и третий блок элементов И, выход которого  вл етс  вторым выходом устройства, один из входов третьего блока элементов И подключен к шестому выходу блока управлени , другой вход - к выходу регистра, подключенному к одному из входов интерпол тора наклонных отрезков, другой вход которого соединен с выходом блока селекции, выход (Л интерпол тора наклонных отрезков подключен к одному из входов логического сумматора , другой вход которого соединен с выходом второго блока элементов И, выход логического сумматора подключен к третьему входу блока коммутации, один из входов анализатора форматов  вл етс  третьим входом устройства, а другой вход - первым входом устройства, а выход анализатора 4 форматов подключен к второму входу блосл ка управлени . 00

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в средствах отображени  информации .
Известно устройство обработки данных с несколькими взаимосв занными генераторами символов, состо щее из буферного запоминающего устройства, двух генераторов символов, устройства управлени , селектора и индикатора 1.
Однако в данном устройстве каждый генератор символов предназначен дл  воспроизведени  символов только одного определенного формата, что  вл етс  существенным недостатком, поскольку изменени  формата символов достигаютс  коммутацией генераторов, количество которых равно количеству используемых форматов символов. В целом, устройство обладает больщой аппаратурной сложностью и низкой надежностью работы.
Известен способ и устройство дл  генерации наборов символов. Устройство предназначено дл  восстановлени  исходной последовательности символов, содержащей минимальное число точек из сжатого формата сомволов, который содержит примерно в два раза меньшее количество точек. В устройстве имеетс  пам ть дл  хранени  сжатого формата символов в виде набора опорных точек из контуров. Хот  качество символов, синтезируемых из точек, будет низким, но зато требуетс  малый объем пам ти. Дл  повыщени  качества символов искусственно добавл ютс  точки в исходный контур. Устройство содержит дещифратор, который по сигналам из пам ти восстанавливает каждую пропущенную точку, формиру  исходный формат символа. В устройстве имеетс  смеситель точек, объедин ющий точки с выходов пам ти и дещифратора. Управление работой устройства осуществл етс  блоком управлени  и синхронизации 2.
Недостатками такого устройства  вл ютс  его сложность из-за необходимости восстановлени  примерно 50% точек в каждом из знаков, больщие временные затраты на преобразование из-за последовательного во времени восстановлени  каждой отсутствующей точки, а также мала  универсальность при смене форматов отображаемых символов (при необходимости введени  новых форматов).
Известно устройство формировани  символов с помощью матричного шаблона элементов изображени , содержащее первый накопитель, хран щий число, соответствующее горизонтальному увеличению первоначального символа, второй накопитель хранит число, соответствующее вертикальному увеличению первоначального символа, независимо от первого накопител , два формировател  дополнительных точек по строкам и столбцам в преобразованном символе дл  восстановлени  его исходной формы. Посгтедовательность работы задаетс  блоком управлени  и синхронизации 3.
Недостатками данного устройства  вл ютс  наличие двух накопителей (ПЗУ), в
которых должны хранитьс  все возможные комбинации дл  формировани  различных форматов, т.е. накопители должны иметь больщую емкость пам ти, а также низка  универсальность из-за необходимости перепрограммировани  накопителей при необходимости изменени  форматов символов. Наиболее близким по технической сущности и достигаемому эффекту к изобретению  вл етс  устройство преобразовани  матрицы знака (формировани  символов),
содержащее блок преобразовани  размера по колонкам, коммутатор размера по колонкам , буферную пам ть, блок преобразовани  размера по строкам, коммутатор размера по строкам, устройство управлени  матричным преобразователем. Это устройство позвол ет увеличить исходную матрицу символа в два раза за счет введени  дополнительных точек в строки и столбцы знака 4.
Недостатками известного устройства  вл ютс  получение преобразованных матриц
по отношению к исходной только удвоенной кратности, что снижает функциональную гибкость устройства, низка  скорость преобразовани  из-за последовательного во времени преобразовани  (сначала все колонки, а затем все столбцы). Преобразованный (увеличенный ) в устройстве символ имеет низкое качество и плохую читаемость из-за того, что дополнительные точки не ввод тс  в наклонные элементы символов (такие точки ввод тс  только в вертикальные и горизонтальные элементы). Кроме того, устройство не позвол ет формировать матрицу символов , не кратную двум.
Цель изобретени  - расширение области применени  устройства за счет увеличени  количества форматов точечно синтезируемых символов.
Поставленна  цель достигаетс  тем, что в устройство дл  формировани  символов, содержащее последовательно соединенные блок пам ти, первый блок элементов И и блок селекции, другой вход которого подключей к первому выходу блока коммутации , выход которого соединен с одним из входов регистра, другой вход которого соединен с третьим выходом блока управлени , четвертый выход которого соединен с одним из входов блока пам ти, другой вход которого  вл етс  первым входом устройства, вторым входом которого  вл етс  первый вход блока управлени , п тый выход которого  вл етс  первым выходом устройства, выход блока селекции подключен к второму входу блока коммутации и к одному из входов второго блока элементов И, другой вход которого соединен с выходом регистра, введены интерпол тор наклонных отрезков, анализатор форматов, логический сумматор и
третий блок элементов И, выход которого  вл етс  вторым выходом устройства, один из входов третьего блока элементов И подключен к шестому выходу блока управлени , другой вход - к выходу регистра, подключенному к одному из входов интерпол тора наклонных отрезков, другой вход которого соединен с выходом блока селекции , выход интерпол тора наклонных отрезков подключен к одному из входов логического сумматора, другой вход которого соединен с выходом второго блока элементов И, выход логического сумматора подключен к третьему входу блока коммутации, один из входов анализатора форматов  вл етс  третьим входом устройства, а другой вход - первым входом устройства, а выход анализатора форматов подключает к второму входу блока управлени .
На фиг. 1 приведена структурна  схема устройства; на фиг. 2а - возможные комбинации элементов при преобразовании колонки символа; на фиг. 26 - возможные комбинации элементов при преобразовании символа по строкам (при расширении); на фиг. 2в - возможные комбинации элементов при интерпол ции наклонных отрезков; на фиг. 3 - временна  диаграмма работы устройства; на фиг. 4 - преобразование символа формата 5x7 в формат 7x9; на фиг. 5 - структурна  схема анализатора форматов; на фиг. 6 - фрагмент структурной схемы интерпол тора наклонных отрезков .
Устройство содержит блок 1 пам ти, первый блок 2 элементов И, блок 3 селекции, блок 4 управлени , регистр 5, блок 6 коммутации , второй блок 7 элементов И, интерпол тор 8 наклонньгх отрезков, анализатор 9 форматов знака, логический сумматор 10, третий блок 11 элементов И, первый 12, второй 13 и третий 14 входы устройства, первый 15 и второй 16 выходы устройства, блок 4 управлени  содержит счетчик 17 адресов, элемент И 18 и распределитель 19 импульсов.
Анализатор 9 форматов содержит дешифратор 20 кода символа, дешифратор 21 кода формата, матрицы 22 и 23 элементов И 24 - 26 и элементов ИЛИ 27 соответственно .
Интерпол тор 8 наклонных отрезков содержит элементы ИСКЛЮЧАЮЩЕГО ИЛИ 28 и 29 элемент ИЛИ 30, элемент ИЛИ-НЕ 31 и элемент И 32 размера колонок. Управление блоком 1, блоком 3 осуществл етс  синхросигналами с блока 4 управлени , на вход которого поступает стробируюший сигнал по входу 13 с внешнего устройства (не показан) и сигнал с выхода анализатора 9 форматов (знака), выход блока 3 св зан со входами блока 6 коммутации, блока 7 и интерпол тора 8 наклонных отрезков. Вторые входы блока 7 и интерпол тора 8 наклонных отрезков св заны с выходом регистра 5, а выходы блока 7 и интерпол тора 8 св заны
со входами логического сумматора 10. С выхода сумматора 10 сигналы подаютс  на второй вход блока 6 коммутации.
Блок 1 пам ти предназначен дл  хране5 ни  кодов разложени  символов, служащих дл  отображени  на экране матричного индикатора .
Блок 2 элементов И предназначен дл  увеличени  размера колонки за счет ввеQ дени  дополнительных элементов между основными элементами колонки. Построен блок 2 (дл  преобразовани  по колонкам) на логических двухвходовых элементах И. На первый вход элемента И поступает, например , первый, основной элемент (логичес5 ка  «1 или логический «О) колонки, а на второй вход - второй элемент. На выходе элемента И формируетс  таким образом дополнительный элемент (логическа  «1 или логический «О) между первым и вторым основными элементами колонки. Блок 3 селек0 ции предназначен дл  выделени  из поступающей на его вход комбинации элементов колонки определенных элементов в зависимости от сигналов, поступающих на его вход с блока 4 управлени .
5Блок 4 управлени  предназначен дл 
формировани  последовательности управл ющих сигналов, дл  управлени  блоками, вход щими в состав устройства (дл  точечно-синтезируемых символов измен емого формата). На вход распределител  19 по0 ступает комбинаци  сигналов с выхода анализатора форматов и внешние синхронизирующие импульсы. На выходе распределител  19 формируетс  последовательность сигналов, с помощью которых управл етс  работа узлов и блоков всего устройства. Дл 
5 формировани  адреса блока 1 служит счетчик 17 адресов, на вход которого поступают управл ющие сигналы с выхода элемента И 18. На один вход элемента И 18 поступает управл ющий сигнал с выхода распределител  19, а на второй - внешние синхроим пульсы по входу 13.
Блок 6 коммутации предназначен дл  переключени  на вход регистра 5 информации либо с выхода блока 3 селекции, либо с выхода логического сумматора 10.
,Блок 7 элементов И предназначен дл 
расширени  знаков. Построение этого блока аналогично построению блока 2. Построен блок 7 (дл  преобразовани  размера по строкам) на двухвходовых элементах И, на первый вход элемента поступает, напри0 мер, первый элемент (логическа  «1 или логический «О) первой колонки символа, а на второй вход - первый элемент второй колонки символа. На выходе элемента И формируетс  таким образом первый элемент (логическа  «1 или логический «О) до5 полнительной колонки, котора  должна быть расположена между первой и второй колонками исходного формата символа, что позвол ет увеличитвать символ по строкам.
Интерпол тор 8 наклонных отрезков предназначен дл  формировани  дополнительных элементов в наклонные отрезки символов при преобразовании форматов дл  сохранени  высокого качества преобразуемых символов.
На фиг. 6 приведен фрагмент структурной схемы дл  формировани  одного дополнительного элемента (логической «1 или логического «О) в наклонном отрезке символа . Таких схем в составе блока 8 интерпол ции наклонных отрезков имеетс  шестнадцать штук в соответствии с возможными комбинаци ми, приведенными на фиг. 2в.
Аанализатором 9 форматов формируетс  последоватьпость сигналов, поступающа  на блок 4 управлени . Выходна  последовательность анализатора 9 форматов зависит от кода входного символа и кода формата преобразовани . На входы дешифраторов 20 и 21 анализатора 9 соответственно поступают с внешнего устройства коды символа и коды формата символа. Выходы дешифраторов 20 и 21 св заны с матрицей 22 двувходовых элементов И 24-26. В зависимости от комбинации сигналов, поступавших с дешифраторов 20 и 21 на входы элементов И, на одном из выходов этих элементов формируетс  сигнал логической единицы, а на всех остальных сигнал логического нул . Дл  групп символов, имеющих одинаковый закон преобразовани  (одинаковым образом ввод тс  дополнительные элементы по столбцам и строкам) выходы элементов И матрицы 22 объедин ютс  соответственно на элементах ИЛИ 27 матрицы 23. Выходные сигналы элементов ИЛИ 27 поступают на распределитель 19 блока 4 управлени .
Логический сумматор 10 предназначен дл  суммировани  поступающей на его входы информации с выхода блока 7 и с выхода интерпол тора 8 наклонных отрезков символа. Логический сумматор 10 построен на двухвходовых элементах ИЛИ.
Блок 11 элементов И служит дл  передачи сформированных колонок символа по управл ющему сигналу блока 4 управлени . Блок 11 построен на двухвходовых элементах И, на первые входы каждого поступает управл ющий сигнал с блока 4, а на вторые - сигналы с выхода регистра 5.
Устройство работает следующим образом .
На вход блока 1 пам ти и вход анализатора 9 (формата) поступает двоичный код символа по входу 12 устройства, подлежащий отображению на экране индикатора . На вход анализатора 9 (формата) (по входу 14) поступает также код увеличени  формата символа, на вход блока 4 управлени  (по входу 13) поступает внешн   синхронизирующа  частота.
Блок 1 пам ти формирует на своем выходе последовательно во времени п-элементные параллельные коды столбцов разложени  символов наименьшего формата, запи5 санных в блоке 1 пам ти.
Формирование столбцов символов про исходит при поступлении с внешнего устройства на вход блока 1 пам ти двоичного кода символа и сигналов адресации с выхода Q блока 4 управлени .
Из столбцов, формируемых на выходе блока 1 пам ти, синтезируетс  символ, матрица разложени  которого имеет в общем случае m столбцов и п строк. Далее п-элементный код столбцов поступает на вход 5 блока 2 преобразовани  размера колонок, который формирует (п-1) дополнительных элементов в каждом столбце. Формирование дополнительных элементов в столбце осуществл етс  по следующему правилу: если соседние элементы столбца одновременно 0 содержат единицы, то между ними формируетс  дополнительный элемент столбца, равный также единице, в противном случае - дополнительный элемент равен нулю.
Таким образом, на выходе блока 2 фор5 мируютс  увеличенные столбцы, которые имеют (п-1) дополнительных элементов по отношению к исходному столбцу, поступившему из блока 1 пам ти на вход блока 2. На фиг. 2а приведены возможные комбинации элементов при преобразовании элеменQ тов колонки,
где -основной элемент столбца равен
единице; 0 -основной элемент столбца равен
нулю;
Ф - дополнительный элемент столбца равен единице;
О - дополнительный элемент столбца
равен нулю;
АК означает к-й элемент столбца знака;
A ti-означает (к + 1) элемент столбца знака; А -дополнительный элемент столбца
знака.
Из рассмотренных возможных комбинаций элементов (фиг. 2а) видно, что допол нительный элемент будет равен единице только в первой комбинации, во всех остальных случа х он равен нулю, следовательно, работу устройства можно описать следующим выражением:
А АкЛАк41,(1)
что реализуетс  набором элементов И.
Увеличенный таким образом столбец с выхода блока 2 (преобразовани  размера колонок) поступает на вход блока 3 селекции , на его второй вход поступают управ5 л ющие сигналы с блока 4 управлени . Управл ющие воздействи  блока 4 вырабатываютс  на основании приход щих на него сигналов из анализатора 9 (форматов). Блоком
3формируетс  позиционный код столбца, который содержит I элементов.
Эти элементов включают в себ  п элементов исходного столбца, сформированных блоком 1 пам ти, и часть элементов из общего числа (п-1) дополнительных, формируемых блоком 2. Кака  часть элементов из числа (п-1) используетс  в дальнейшем при формировании символа, зависит от сигнала , поступившего с блока 4 управлени .
Таким образом, происходит формирование увеличенного размера столбцов в вертикальном направлении.
С выхода блока 3 позиционный код столбца поступает на вход блока 6 коммутации, вход блока 7 элементов И и вход интерпол тора 8 отрезков наклонных линий.
Элементы первого столбца, поступившего на вход блока 6 коммутации с выхода блока 3 по сигналу с блока 4 управлени , передаютс  на регистр 5 и запоминаютс  в нем.
С выхода регистра 5 элементы первой колонки через блок 11 поступают на выход устройства. Одновременно с выхода регистра 5 элементы первого столбца поступают на вход блока 7 элементов И и вход интерпол тора 8 наклонных отрезков. В блоке 7 элементы первого столбца используютс  дл  формировани  элементов дополнительного столбца (при расширении знака). Формирование элементов дополнительного столбца блоком 7 осушествл етс  следующим образом: как только первый столбец передалс  на выход устройства через блок 11, блоком
4управлени  вырабатываетс  адрес дл  блока 1 пам ти, по которому на его выходе по вл етс  второй столбец разложени  знака . Второй столбец аналогично первому претерпевает изменени  в блоке 2, блоке 3, и поступает на второй вход блока 7 элементов
И, на интерпол тор 8 наклонных отрезков и на блок 6. Блоком 4 на блок 6 коммутации не выдаетс  управл ющий сигнал дл  записи кода столбца с выхода блока 3 в регистр 5.
Поскольку на входах блока 7 элементов И одновременно имеютс  кодовые комбинации элементов первого столбца, хран щегос  в регистре 5, и второго столбца, сформированного на выходах блока 3, то он формирует элементы дополнительного столбца, который располагаетс  между первым и вторым столбцами. Формирование элементов дополнительного столбца происходит по аналогичному правилу, как и в блоке 2. Отличие заключаетс  только в том, что производитс  анализ не соседних элементов одного столбца, а одноименных элементов соседних столбцов. На фиг. 26 приведены возможные комбинации элементов при преобразовании по строкам, где -элемент основного столбца равек
единице; О -элемент основного столбца равен
нулю;
Ф -элемент дополнительного столбца
равен единице; О - элемент дополнительного столбца
равен нулю;
БК..- означает элемент /с-го столбца; Вк«- означает соседний элемент (к +
+ 1) -го столбца;
В - означает -вновь формируемый элемент дополнительного столбца. Из рассмотренных возможных комбинаций элементов BR и BK«I столбцов (фиг. 26) видно, что в дополнительном столбце элемент будет равен единице только в первой комбинации, во всех остальных этот элемент будет равен нулю, следовательно, будет справедливо: .
В В«ЛВкп,(2)
что реализуетс  набором логических элементов И.
Одновременно с формированием элементов дополнительного столбца в блоке 7 интерпол тором 8 наклонных отрезков формируютс  дополнительные элементы дл  дополнительного столбца, которые позвол ют сохранить высокое качество преобразованного формата символа.
Возможных комбинаций элементов, поступающих на входы блока 8, может быть шестнадцать (фиг. 2в),
где - обозначает элемент, равный единице в первом (втором) столбца; О - обозначает элемент, равный нулю
в первом (втором) столбце; Ф - обозначает элемент, равный единице в дополнительном столбце, формируемом между первым и вто рым столбцами;
О - обозначает элемент равный нулю в дополнительном столбце, формируемом первым и вторым столбцами;
Ск - обозначает /с-ый элемент первого столбца;
CR..H -обозначает (к + 1)-й элемент первого столбца;
С-к - обозначает /с-элемент второго столб , ца;
Ск-и -обозначает (к + элемент второго столбца; С - обозначает элемент вводимый в
дополнительный столбец. Из возможных щестнадцати случаев (фиг. 2в) элемент дополнительного столбца, равный единице, формируетс  только в первом , втором и третьем. С целью упрощени  построени  устройства п тый, шестой, п тнадцатый и шестнадцатый вариант не рассматриваютс , так как блоком 4 управлени  в зависимости от управл ющего сигнала с анализатора 9 (формата) в блоке 3 выбираетс  такое расширение столбцов, которое исключает возникновение комбинаций, подобных п той, шестой, п тнадцатой и шестнадцатой (фиг. 2в).
Таким образом, дл  элементов, вводимых в дополнительный столбец, будет справедливо:
(СкФ Ck+i)Y(CK® (CkV Ск ),
где знак ф означает ИСКЛЮЧАЮЩЕЕ ИЛИ.
Сформированные элементы дополнительного столбца, вход щие в наклонные отрезки символа с выхода интерпол тора 8, и элементы дополнительного столбца с выхода блока 7 поступают на логический сумматор 10, который производит окончательное формирование дополнительного столбца. Элементы дополнительного столбца по сигналам управлени  с блока 4 передаютс  через блок б коммутации в регистр 5, а с него через блок 11 на выход устройства.
После передачи сформированного дополнительного столбца на выходе устройства блоком 4 управлени  организуетс  передача на выход устройства элементов второго столбца, комбинаци  элементов которого сохран етс  на выходе блока 1 пам ти, а соответственно на выходах блоков 2 и блока 3. По сигналам управлени  с блока 4 комбинаци  элементов второго столбца передаетс  через блок 6 в регистр 5, а с его выхода через блок 11 на выход устройства. По такому принципу организуетс  преобразование и других столбцов, формируемых блоком 1 пам ти.
Работа устройства по сн етс  временными диаграммами 33-43 (фиг. 3) и иллюстрируетс  примером преобразовани  символа /С из формата 5 X 7 в формат 7x9 (фиг. 4).
На вход блока 4 управлени  поступают внешние синхронизирующие импульсы 33. Анализатор 9 формата на своем выходе формирует комбинацию сигналов 34 дл  распределител  19. На основании входных сигналов блок 4 управлени  организует следующие процессы: формирование сигналов 35 и 36 управлени  дл  блока 6, через который в зависимости от сигналов на регистр 5 поступает информаци  либо с блока 3 селекции , либо с выхода логического сумматора 10, где формируютс  дополнительные колонки, а также формирование сигналов 37-39 адресации колонок знака на выходе 5 счетчика 17 в соответствии с которы.ми на выходе блока 1 по вл етс  последовательно во времени комбинации элементов 31 каждой из колонок основного формата. По управл ющим сигналам 35 и 36 осу- ществл етс  запись в регистр элементов основных и дополнительных колонок, а по сигналу 43 разрешаетс  их передача через блок 11 на выход генератора.
На фиг. 4 показано, как ввод тс  в исходный формат 5X7 два дополнительных
5 столбца 1 и 3, позвол ющих расширить исходный формат знака. Дл  вертикального увеличени  знака в каждую из колонок исходного формата ввод тс  дополнительные элементы.
Конец формировани  знака (выдачи всех
0 сформированных колонок) и запрос новой информации с внешнего устройства на вход генерйтора осуществл етс  сигналом 40, формируемом распределителем 19.
Таким образом, в предлагаемом устройстве по сравнению с известным имеетс  возможность увеличени  количества формируемых форматов символов не кратных двум, за счет различного количества вводимых элементов по колонкам и по строкам, что повышает гибкость устройства в целом, возмож- ность улучшени  качества форматов за счет формировани  дополнительных элементов в наклонных отрезках символов, а также возможность сокращени  времени преобразовани , которое в предлагаемом устройстве зависит только от количества вновь
вводимых колонок. На преобразование остальных отрезков дополнительного времени не затрачиваетс .
Технико-экономическа  эффективность изобретени  заключаетс  в расширении области применени  устройства за счет увели0 чени  количества форматов точечно-синтезируемых символов.
ЛкЛкЛкАк
®®
/1АЛ/4
ФОоО
Ак«-1 KtiЛх f
®®
, () „
С
, ® „
С 1fxtf
.
о
Сс
., о „, о
)
®®
, СО - (f) л
сх ск
®®
сс
о„, о „
9
c; (0 f-i
« -
с
®
Cj(«fCxf/
ВSKf
®
Вfl.;
О®
о
8BK- t
О®
с. С-;
с.
с:
С О
Сх+;
е
е
.;
а
с о
е
C/i
л
.Q
C о
с о
Сл:-/
JLJLJLJLJLJLJLJLJL
33
Фиг.З
/ f2
Фиг.5

Claims (1)

  1. 'УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ СИМВОЛОВ, содержащее последовательно соединенные блок памяти, первый блок элементов И и блок селекции, другой вход которого подключен к первому выходу блока управления, второй выход которого соединен с первым входом блока коммутации, выход которого соединен с одним из входов регистра, другой вход которого соединен с третьим выходом блока управления, четвертый выход которого соединен с одним из входов блока памяти, другой вход которого является первым входом устройства, вторым входом которого является первый вход блока управления, пятый выход которого является первым выходом устройства, выход блока селекции подключен к второму входу блока коммутации и к одному из входов второго блока элементов И, другой вход которого соединен с выходом регистра, отличающееся тем, что, с целью расширения области применения устройства за счет увеличения количества форматов точечно синтезируемых символов, оно содержит интерполятор наклонных отрезков, анализатор форматов, логический сумматор и третий блок элементов И, выход которого является вторым выходом устройства, один из входов третьего блока элементов И подключен к шестому выходу блока управления, другой вход — к выходу регистра, подключенному к одному из входов интерполятора наклонных отрезков, другой вход которого соединен с выходом блока селекции, выход интерполятора наклонных отрезков подключен к одному из входов логического сумматора, другой вход которого соединен с выходом второго блока элементов И, выход логического сумматора подключен к третьему входу блока коммутации, один из входов анализатора форматов является третьим входом устройства, а другой вход — первым входом устройства, а выход анализатора форматов подключен к второму входу блока управления.
    SU ..»1104578 [104578
SU833561139A 1983-03-01 1983-03-01 Устройство дл формировани символов SU1104578A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833561139A SU1104578A1 (ru) 1983-03-01 1983-03-01 Устройство дл формировани символов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833561139A SU1104578A1 (ru) 1983-03-01 1983-03-01 Устройство дл формировани символов

Publications (1)

Publication Number Publication Date
SU1104578A1 true SU1104578A1 (ru) 1984-07-23

Family

ID=21052612

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833561139A SU1104578A1 (ru) 1983-03-01 1983-03-01 Устройство дл формировани символов

Country Status (1)

Country Link
SU (1) SU1104578A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент US № 3996584, кл. G 06 F 3/14, опублик. 1976. 2.Патент US № 3999167, кл. .G 06 F3/00, опублик. 1976. 3.Патент US № 4129860, кл. G 06 F 3/14, опублик. 1978. 4.Патент US № 4090188, кл. G 06 F 3/14, опублик. 1978 (прототип). *

Similar Documents

Publication Publication Date Title
US4544922A (en) Smoothing circuit for display apparatus
US4075620A (en) Video display system
US4399435A (en) Memory control unit in a display apparatus having a buffer memory
JPH03502506A (ja) 高速データを処理するための方法及び装置
US5938763A (en) System for transposing data from column order to row order
EP0380521B1 (en) PARALLEL PIPELINE IMAGE PROCESSOR WITH 2x2 WINDOW ARCHITECTURE
SU1104578A1 (ru) Устройство дл формировани символов
US3555523A (en) Information storage and display system
US20010007454A1 (en) Direct memory access transfer apparatus
US5193203A (en) System for rearranging sequential data words from an initial order to an arrival order in a predetermined order
JPH028335B2 (ru)
US4872134A (en) Signal processing integrated circuit for row and column addition of matrices of digital values
JP3104001B2 (ja) ラインバッファ及びこれを用いた画像処理装置
SU930355A1 (ru) Устройство дл вывода графической информации
JP2509176B2 (ja) デ−タ速度変換処理回路
SU1709385A1 (ru) Устройство дл формировани видеосигнала
SU1367037A1 (ru) Устройство дл отображени информации
JP3218669B2 (ja) データ列からk個のより大きいデータを選択する回路と方法
SU1244656A1 (ru) Устройство дл вывода информации
SU993268A1 (ru) Запоминающее устройство
SU1522254A1 (ru) Устройство дл распознавани изображений
SU1107339A1 (ru) Устройство сжати факсимильных сигналов
JPH08147269A (ja) 直交変換装置
SU1068982A1 (ru) Устройство дл формировани графической информации
SU600582A1 (ru) Устройство дл отображени векторов на экране телевизионного приемника