JP2521927B2 - 周辺制御装置 - Google Patents
周辺制御装置Info
- Publication number
- JP2521927B2 JP2521927B2 JP61260131A JP26013186A JP2521927B2 JP 2521927 B2 JP2521927 B2 JP 2521927B2 JP 61260131 A JP61260131 A JP 61260131A JP 26013186 A JP26013186 A JP 26013186A JP 2521927 B2 JP2521927 B2 JP 2521927B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- identification information
- peripheral control
- max
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、情報処理装置に使用される周辺制御装置に
関するものである。
関するものである。
従来の技術 従来、マイクロプログラム制御によって動作する周辺
制御部において、数種類の異なる装置が接続されていた
場合には、あらかじめ接続装置より入力された装置識別
情報の内容により、マイクロプログラムが制御動作を判
断し、実行する様なマイクロプログラムの構造になって
いた。
制御部において、数種類の異なる装置が接続されていた
場合には、あらかじめ接続装置より入力された装置識別
情報の内容により、マイクロプログラムが制御動作を判
断し、実行する様なマイクロプログラムの構造になって
いた。
発明が解決しようとする問題点 上述した従来の方法において、今まで接続していたの
と異なる新しい種類の装置を接続しようとした場合に
は、マイクロプログラムが記憶されたROMの中の、接続
装置より入力された装置識別情報の内容により接続装置
に対する制御動作を判断するルーチンを一部変更する必
要があるので、変更するルーチンが多くあり、変更内容
が複雑な時には、バグの発生する可能性が増えるという
欠点があった。
と異なる新しい種類の装置を接続しようとした場合に
は、マイクロプログラムが記憶されたROMの中の、接続
装置より入力された装置識別情報の内容により接続装置
に対する制御動作を判断するルーチンを一部変更する必
要があるので、変更するルーチンが多くあり、変更内容
が複雑な時には、バグの発生する可能性が増えるという
欠点があった。
本発明は従来の上記実情に鑑みてなされたものであ
り、従って本発明の目的は、従来の技術に内在する上記
欠点を解消することを可能とした新規な周辺制御装置を
提供することにある。
り、従って本発明の目的は、従来の技術に内在する上記
欠点を解消することを可能とした新規な周辺制御装置を
提供することにある。
問題点を解決するための手段 上記目的を達成する為に、本発明に係る周辺制御装置
は、接続装置を制御するマイクロプログラム制御回路
と、上記マイクロプログラム制御回路にマイクロプログ
ラムを供給する第１のROMと、上記マイクロプログラム
制御回路に、接続装置に対して第１のROMに格納された
プログラムのうちどのプログラムを使用するかを決定す
る制御情報を供給する第２のROMとを具備して構成さ
れ、上記マイクロプログラム制御回路が、上記第１のRO
Mより入力したマイクロプログラムを実行し、接続装置
より入力した接続装置独自の装置識別情報の内容により
上記第２のROMの内容を選択し、選択した該第２のROMの
内容により決定されたプログラムによって接続装置に対
する制御動作を決定する事を特徴とする。
は、接続装置を制御するマイクロプログラム制御回路
と、上記マイクロプログラム制御回路にマイクロプログ
ラムを供給する第１のROMと、上記マイクロプログラム
制御回路に、接続装置に対して第１のROMに格納された
プログラムのうちどのプログラムを使用するかを決定す
る制御情報を供給する第２のROMとを具備して構成さ
れ、上記マイクロプログラム制御回路が、上記第１のRO
Mより入力したマイクロプログラムを実行し、接続装置
より入力した接続装置独自の装置識別情報の内容により
上記第２のROMの内容を選択し、選択した該第２のROMの
内容により決定されたプログラムによって接続装置に対
する制御動作を決定する事を特徴とする。
実施例 次に本発明をその好ましい一実施例について図面を参
照して詳細に説明する。
照して詳細に説明する。
第１図は本発明の一実施例を示すブロック構成図であ
る。
る。
第１図において、参照番号100は周辺制御装置を示
し、該周辺制御装置100は、RAM10、マイクロプログラム
制御回路20、ROM（＃１）30、及びROM（＃２）40より構
成されている。
し、該周辺制御装置100は、RAM10、マイクロプログラム
制御回路20、ROM（＃１）30、及びROM（＃２）40より構
成されている。
又、周辺制御装置100は、磁気ディスク装置200と接続
されるとともに、バス500を介して中央処理装置300及び
主記億装置400と接続されている。
されるとともに、バス500を介して中央処理装置300及び
主記億装置400と接続されている。
この様に構成された周辺制御装置100の動作は次の通
りである。
りである。
周辺制御装置100に電源が投入されると、マイクロプ
ログラム制御回路20はROM（＃１）30の０番地から順次
マイクロ命令を読み出して実行して行く。電源が投入さ
れてマイクロプログラム制御回路20の初期化が完了する
と、マイクロプログラム制御回路20は、磁気ディスク装
置200の初期状態及び装置識別情報を読み出し、RAM10の
あらかじめ決められたアドレスにそれぞれロードする。
ログラム制御回路20はROM（＃１）30の０番地から順次
マイクロ命令を読み出して実行して行く。電源が投入さ
れてマイクロプログラム制御回路20の初期化が完了する
と、マイクロプログラム制御回路20は、磁気ディスク装
置200の初期状態及び装置識別情報を読み出し、RAM10の
あらかじめ決められたアドレスにそれぞれロードする。
次に、マイクロプログラム制御回路20は、ROM（＃
２）40の０番地の内容を読み出し、それをRAM10にロー
ドされた装置識別情報と比較し、一致すれば、第２図に
示す様に１番地の内容をMAX CYLH（最大シリンダ数上位
バイト）としてRAM10のあらかじめ決められたアドレス
にロードする。同様にして、２番地の内容をMAX CYLL
（最大シリンダ数下位バイト）、３番地の内容をMAX HE
D（最大ヘッド数）、４番地の内容をMAX SECTOR（最大
セクタ数）としてそれぞれあらかじめ決められたRAM10
のアドレスにロードする。ここでROM（＃２）40の読み
出した内容と装置識別情報とが不一致であり、ROM（＃
２）40から読み出した値がFF（16進）であった場合に
は、RAM10のあらかじめ決められたアドレスにロードす
るMAX CYLH、MAX CYLL、MAX HED及びMAX SECTORの値と
して０をロードし、動作を終了する。又、ROM（＃２）4
0の読み出した内容と装置識別情報とが不一致であり、R
OM（＃２）40から読み出した値がFF（16進）以外であっ
た場合には、ROM（＃２）40へ出力したアドレス＋５番
地をセットし、再度、装置識別情報との比較動作を実行
する。
２）40の０番地の内容を読み出し、それをRAM10にロー
ドされた装置識別情報と比較し、一致すれば、第２図に
示す様に１番地の内容をMAX CYLH（最大シリンダ数上位
バイト）としてRAM10のあらかじめ決められたアドレス
にロードする。同様にして、２番地の内容をMAX CYLL
（最大シリンダ数下位バイト）、３番地の内容をMAX HE
D（最大ヘッド数）、４番地の内容をMAX SECTOR（最大
セクタ数）としてそれぞれあらかじめ決められたRAM10
のアドレスにロードする。ここでROM（＃２）40の読み
出した内容と装置識別情報とが不一致であり、ROM（＃
２）40から読み出した値がFF（16進）であった場合に
は、RAM10のあらかじめ決められたアドレスにロードす
るMAX CYLH、MAX CYLL、MAX HED及びMAX SECTORの値と
して０をロードし、動作を終了する。又、ROM（＃２）4
0の読み出した内容と装置識別情報とが不一致であり、R
OM（＃２）40から読み出した値がFF（16進）以外であっ
た場合には、ROM（＃２）40へ出力したアドレス＋５番
地をセットし、再度、装置識別情報との比較動作を実行
する。
この様にして、RAM10にMAX CYLH、MAX CYLL、MAX HED
及びMAX SECTORの値がロードされた後に、中央処理装置
300より周辺制御装置100にリード命令が出力されたとす
ると、マイクロプログラム制御回路20は、あらかじめ中
央処理装置300より出力されたシリンダ番号をRAM10にロ
ードされたMAX CYLH、MAX CYLLと比較し、要求されたシ
リンダ番号の方が大きい場合にはエラー終了する。要求
されたシリンダ番号の方が小さい場合には、マイクロプ
ログラム制御回路20は、磁気ディスク装置200に対して
シーク動作を命令する。シーク動作が終了すると、マイ
クロプログラム制御回路20は、あらかじめ中央処理装置
300より出力されたヘッド番号をRAM10にロードされたMA
X HEDと比較し、要求されたヘッド番号の方が大きい場
合には、エラー終了し、要求されたヘッド番号の方が小
さい場合には、ヘッド切り換えを磁気ディスク装置200
に対し実行する。ヘッド切り換えが終了すると、マイク
ロプログラム制御回路20は、あらかじめ中央処理装置30
0より出力されたセクタ番号をRAM10にロードされたMAX
SECTORと比較し、要求されたセクタ番号の方が大きい場
合には、エラー終了し、要求されたセクタ番号の方が小
さい場合にはリード動作を開始する。
及びMAX SECTORの値がロードされた後に、中央処理装置
300より周辺制御装置100にリード命令が出力されたとす
ると、マイクロプログラム制御回路20は、あらかじめ中
央処理装置300より出力されたシリンダ番号をRAM10にロ
ードされたMAX CYLH、MAX CYLLと比較し、要求されたシ
リンダ番号の方が大きい場合にはエラー終了する。要求
されたシリンダ番号の方が小さい場合には、マイクロプ
ログラム制御回路20は、磁気ディスク装置200に対して
シーク動作を命令する。シーク動作が終了すると、マイ
クロプログラム制御回路20は、あらかじめ中央処理装置
300より出力されたヘッド番号をRAM10にロードされたMA
X HEDと比較し、要求されたヘッド番号の方が大きい場
合には、エラー終了し、要求されたヘッド番号の方が小
さい場合には、ヘッド切り換えを磁気ディスク装置200
に対し実行する。ヘッド切り換えが終了すると、マイク
ロプログラム制御回路20は、あらかじめ中央処理装置30
0より出力されたセクタ番号をRAM10にロードされたMAX
SECTORと比較し、要求されたセクタ番号の方が大きい場
合には、エラー終了し、要求されたセクタ番号の方が小
さい場合にはリード動作を開始する。
発明の効果 以上説明したように、本発明の周辺制御装置を採用す
ることにより、今まで接続していたのと異なる新しい種
類の装置を接続しようとした場合でも、装置識別情報の
入った第２のROMに新しい種類の装置に対応した装置識
別情報及び制御情報を追加するだけで、新しい種類の装
置を制御することが出来るという効果が得られる。
ることにより、今まで接続していたのと異なる新しい種
類の装置を接続しようとした場合でも、装置識別情報の
入った第２のROMに新しい種類の装置に対応した装置識
別情報及び制御情報を追加するだけで、新しい種類の装
置を制御することが出来るという効果が得られる。
第１図は本発明の一実施例を示すブロック構成図、第２
図はROMに装置識別情報及び制御情報を書き込む場合の
フォーマット型式の例を示す図である。 10……RAM、20……マイクロプログラム制御回路、30…
…ROM＃１、40……ROM＃２、100……周辺制御装置、200
……磁気ディスク装置、300……中央処理装置、400……
主記憶装置、500……バス
図はROMに装置識別情報及び制御情報を書き込む場合の
フォーマット型式の例を示す図である。 10……RAM、20……マイクロプログラム制御回路、30…
…ROM＃１、40……ROM＃２、100……周辺制御装置、200
……磁気ディスク装置、300……中央処理装置、400……
主記憶装置、500……バス
Claims (1)
- 【請求項１】上位装置からの指示に従って接続装置を制
御するための周辺制御装置において、 RAMと、 前記接続装置を制御するためのプログラムが格納された
第１のROMと、 前記接続装置の装置識別情報と該接続装置の能力を示す
能力情報との組を複数保持する第２のROMと、 起動時に前記接続装置から前記装置識別情報を読み出
し、該装置識別情報を基に該接続装置の前記能力情報を
前記第２のROMから読み出し、該能力情報を前記RAMに格
納する第１の手段と、 前記上位装置からの指示に従って前記第１のROMに格納
されたプログラムを実行するとともに、前記上位装置か
らの指示が前記RAM内の前記能力情報によって示される
能力を越えている場合にエラー処理を実行する第２の手
段と、 を含むことを特徴とする周辺制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61260131A JP2521927B2 (ja) | 1986-10-31 | 1986-10-31 | 周辺制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61260131A JP2521927B2 (ja) | 1986-10-31 | 1986-10-31 | 周辺制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63115257A JPS63115257A (ja) | 1988-05-19 |
| JP2521927B2 true JP2521927B2 (ja) | 1996-08-07 |
Family
ID=17343729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61260131A Expired - Lifetime JP2521927B2 (ja) | 1986-10-31 | 1986-10-31 | 周辺制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2521927B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5451434A (en) * | 1977-09-30 | 1979-04-23 | Fujitsu Ltd | Terminal data processing system |
| JPS5541546A (en) * | 1978-09-20 | 1980-03-24 | Hitachi Ltd | Peripheral device coupling unit |
| JPS5647831A (en) * | 1979-09-21 | 1981-04-30 | Nec Corp | Peripheral control equipment |
| JPS6118043A (ja) * | 1984-07-04 | 1986-01-25 | Nec Corp | Ｒｏｍ制御方式 |
-
1986
- 1986-10-31 JP JP61260131A patent/JP2521927B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63115257A (ja) | 1988-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63121172A (ja) | デイスク制御装置 | |
| JP2521927B2 (ja) | 周辺制御装置 | |
| JPS6250944A (ja) | マルチプロセッサシステム | |
| JPH0786829B2 (ja) | 電子機器装置 | |
| JP3843189B2 (ja) | 光ディスクシステム制御チップおよび光ディスクシステムに使用される更新方法 | |
| JPS5969856A (ja) | 内蔵磁気デイスク制御方式 | |
| JPS61273634A (ja) | マルチオペレ−テイングシステムパ−ソナルコンピユ−タ | |
| JPS6240521A (ja) | デイスク制御方式 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPH02163856A (ja) | イニシャルプログラムローディング制御方法 | |
| JPS6161139B2 (ja) | ||
| JPS61115124A (ja) | 固定デイスク装置の制御方法 | |
| JPS62212969A (ja) | 情報処理装置 | |
| JPH02299024A (ja) | マイクロプログラム制御装置 | |
| JPS6046747B2 (ja) | 初期プログラム読込方式 | |
| JPS6329301B2 (ja) | ||
| JPH06139178A (ja) | 記憶装置増設装置 | |
| JPS61109163A (ja) | チヤネル制御方法 | |
| JPS61221853A (ja) | プログラムロ−デイング方式 | |
| JPS626266B2 (ja) | ||
| JPH0628032B2 (ja) | マイクロプログラム制御装置 | |
| JPH0668876B2 (ja) | 磁気デイスク制御装置 | |
| JPH02186467A (ja) | 情報処理装置 | |
| JPH1139149A (ja) | 情報処理装置および書き換え可能型不揮発性メモリの書き換え方法 | |
| JPH01161556A (ja) | メモリ制御回路 |