JP2518205B2 - 記録再生装置 - Google Patents

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

A.産業上の利用分野 B.発明の概要 C.従来の技術 D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例 Ｇ−1.概略構成（第１図） Ｇ−2.テープレコーダの全体構成（第２図） Ｇ−3.要部動作説明（第３図） Ｇ−4.他の構成例 H.発明の効果 A.産業上の利用分野 本発明は、記録再生装置に関し、特にオーディオ信号
等のアナログ信号をディジタル信号に変換してメモリ等
の記憶手段に書込み、読出し制御するような記録再生装
置に関する。

B.発明の概要 本発明は、入力されたオーディオ信号等のアナログ信
号をディジタル信号に変換して記憶手段に書き込み、操
作入力に応じて記憶手段に書き込まれた内容を読み出し
てアナログ信号に変換して取り出す記録再生装置におい
て、記憶手段をアクセスするアドレスを得るためのカウ
ンタと、このカウンタ出力をラッチするラッチ手段と、
カウンタ出力とラッチ出力とを比較する比較手段と、操
作入力及び比較手段出力に応じてカウンタ及びラッチ手
段の動作を逐次制御するシーケンサとを備え、このシー
ケンサは、操作入力に応じてカウンタ出力を上記ラッチ
手段に記憶させ、このラッチ手段に記憶されたカウンタ
値を基準アドレスとしてカウンタをカウント動作させて
記憶手段を順次繰り返し読み出すような制御を行うこと
により、記憶手段に記憶された内容を繰り返し再生し、
ディジタル的なリピート再生を簡単な構成で実現するも
のである。

C.従来の技術 オーディオ信号等のアナログ信号を記録再生するに
は、従来よりテープレコーダ等の広く使用されている
が、磁気テープ等を機械的に走行駆動して記録再生を行
っているため応答速度に限界がある。

ところで、特開昭49-83472号公報や特開昭52-143007
号公報等においては、音声信号をディジタル化してメモ
リ装置等に記憶する技術が開示されている。このような
技術によれば、所望の記録内容を瞬時に読み出すような
いわゆるランダムアクセス再生が容易に実現できるわけ
であるが、通常のテープレコーダと同程度の録音時間
（例えば１時間程度）を確保しようとすると、ディジタ
ル信号圧縮技術を用いても、メモリ装置の記憶容量とし
て極めて膨大なものが必要となり、現在普及している一
般のアナログテープレコーダの価格に較べても極めて高
価となるのみならず、特に携帯用テープレコーダへの適
用が困難である。

D.発明が解決しようとする問題点 そこで本件出願人は、一般のアナログテープレコーダ
に、例えば、リピート再生に要する僅かな時間（例えば
数秒程度）についてのみディジタル記録再生を行わせる
ためのディジタル回路系を付加して成るテープレコーダ
を提案している。このテープレコーダによれば、上記リ
ピート再生が応答性良く高精度に行えるのみならず、デ
ィジタル回路系の規模、特にメモリ容量が小さくて済む
という利点がある。

本発明は、このようなリピート再生をディジタル的に
行うためのディジタル回路系における記録再生方式を提
案するものであり、特に、簡単な回路構成で携帯用小型
の語学教習用（いわゆるLL用）テープレコーダ等に容易
に適用できるとともに、RAM等のディジタル記憶手段に
対する読出しアドレス制御を、リピートオン状態におけ
るポーズ操作入力等に応じて、自動的にかつ円滑に行わ
せ、構成も簡単で済むようなオーディオ信号等の記録再
生装置の提供を目的とする。

E.問題点を解決するための手段 本発明に係る記録再生装置は、入力アナログ信号をデ
ィジタル信号に変換するA/D変換手段と、上記A/D変換手
段からのディジタル信号を記憶する記憶手段と、上記記
憶手段からのディジタル信号をアナログ信号に変換する
D/A変換手段と、上記記憶手段を制御するディジタル制
御部とを備え、このディジタル制御部は、上記記憶手段
のアドレスの計数を行うカウンタと、上記カウンタのア
ドレス計数出力を一時的に記憶するラッチ手段と、上記
カウンタのアドレス計数出力のアドレスと上記ラッチ手
段の出力のアドレスとを比較する比較手段と、操作入力
と上記カウンタのアドレス計数出力と上記比較手段の出
力とをうけ該カウンタ及び上記ラッチ手段を制御する制
御手段と、上記ラッチ手段の出力をうけこのラッチ手段
にラッチされたアドレスまたは上記制御手段により設定
されたアドレスを読み出しスタートアドレスとして上記
カウンタに設定するプリセット手段とを有して構成さ
れ、上記操作入力がなされるまでは、上記A/D変換手段
からのディジタル信号が順次上記記憶手段に書き込まれ
るままとし、上記操作入力がなされたときには、上記カ
ウンタのアドレス計数出力を上記ラッチ手段に記憶さ
せ、上記記憶手段を読み出しモードに切換え、該カウン
タのアドレス計数の桁あふれフラグに応じて上記プリセ
ット手段を介して該カウンタの読み出しスタートアドレ
スを設定して、上記比較手段の出力に基づいて、上記記
憶手段よりの上記読み出しスタートアドレスから上記ラ
ッチ手段にラッチされたアドレスまでの上記ディジタル
信号の読み出しを順次繰り返すものである。

また、本発明は、上記記録再生装置において、上記制
御手段は、カウンタのアドレス計数の桁あふれフラグに
１が立っているときには、ラッチ手段にラッチされたア
ドレスを該カウンタの読み出しスタートアドレスして設
定することとしたものである。

さらに、本発明は、上記記録再生装置において、上記
制御手段は、カウンタのアドレス計数の桁あふれフラグ
に１が立っていないときには、該カウンタのアドレス計
数の最初のアドレスを該カウンタの読み出しスタートア
ドレスとして設定することとしたものである。

そして、本発明は、上記記録再生装置において、上記
カウンタは、切換えによりインターバル時間の計数を行
うものとし、上記制御手段に制御され上記カウンタのア
ドレス計数出力がインターバル値に一致したときにイン
ターバルエンド信号を出力して該制御手段に供給するイ
ンターバル設定手段を設け、上記制御手段は、操作入力
がなされたとき及び記憶手段よりのディジタル信号の読
み出しが終了したときは、上記カウンタをインターバル
時間の計数を行うものに切換え、上記インターバル設定
手段よりインターバルエンド信号をうけたときに上記記
憶手段よりもディジタル信号の読み出しを行わせること
により、上記インターバル設定手段により設定された時
間のインターバルと該記憶手段よりのディジタル信号の
読み出しとを交互に繰り返すこととしたものである。

F.作用 リピートを開始させるための操作入力時点のカウンタ
出力が、RAM等の記憶手段を読み出すためのアドレスの
基準（例えばスタートアドレス、エンドアドレス）とし
てラッチされ、RAM等の記憶手段の例えばこの基準アド
レスから基準アドレスまでを、必要に応じてインターバ
ル等を挟みながら繰り返し読み出すことにより、記憶内
容に応じたリピート再生が有効に行える。

G.実施例 Ｇ−1.概略構成（第１図） 第１図は、本発明に係る記録再生装置の一実施例とな
るオーディオ信号記録再生装置を説明するためのブロッ
ク図であり、具体的には、一般のアナログテープレコー
ダ、例えば語学教習用（LL用）のテープレコーダに付加
してリピート再生機能をディジタル的に実現するための
例を示している。

この第１図の入力端子１には、後述するアナログテー
プレコーダのオーディオ回路系からのアナログオーディ
オ信号をAD変換（アナログ−ディジタル変換）すること
により得られたディジタル信号が供給されており、この
ディジタルオーディオ信号は、記憶手段であるRAM2に送
られて順次書き込まれる。RAM2から順次読み出されたデ
ィジタル信号は、システムコントローラあるいはディジ
タル制御部10内のディジタルミュート回路11を介して出
力端子３に送られる。出力端子３から取り出されたディ
ジタル信号は、DA変換（ディジタル−アナログ変換）さ
れてアナログオーディオ信号となり、後述するオーディ
オ回路系に送られる。

ディジタル制御部10は、RAMコントローラ及びシステ
ムコントローラとして用いられるものであり、RAM2のア
ドレスカウンタとしての機能及び後述するインターバル
タイマとしての機能を少なくとも有するカウンタ12と、
このカウンタ12からのカウント出力を一時的に保持（い
わゆるラッチ）するラッチ回路13と、このラッチ回路13
からの出力とカウンタ12からの出力とを比較する比較手
段いわゆるコンパレータ14と、ラッチ回路13からの出力
をゲート制御してカウンタ12のプリセットデータ入力端
子（あるいはデータロード端子）に送るためのプリセッ
ト手段となるゲート回路15と、各部動作制御用の制御手
段となるシーケンサ16とを少なくとも具備して構成され
ている。シーケンサ16は、ディジタル制御部10の制御入
力端子６からの操作入力（例えばポーズ操作入力）及び
上記コンパレータ14からの出力に応じて上記ディジタル
ミュート回路11、カウンタ12、ラッチ回路13及びゲート
回路15の各動作を逐次制御するためのものである。この
ようなディジタル制御部10には、更に、タイミングコン
トローラ17、マルチプレクサ18、及び、上記ディジタル
ミュート回路11とともにインターバル設定手段を構成す
るインターバル時間設定回路19が設けられており、タイ
ミングコントローラ17には、基準同期パルスとなるサン
プリングクロックパルスがクロック入力端子７を介して
供給されている。このタイミングコントローラ17からの
各種タイミングパルスは、シーケンサ16、マルチプレク
サ18及び外部のRAM2等に供給されている。マルチプレク
サ18は、カウンタ12からのカウント出力をRAM2のアドレ
ス入力端子に送るためのものであり、インターバル時間
設定回路19は、カウンタ12からのカウント出力が所定値
になったときにシーケンサ16にインターバルエンド信号
を送るためのものである。また、カウンタ12は、RAM2の
記憶容量（全アドレス空間）に応じた値をカウントした
とき、キャリー出力をシーケンサ16に送り、シーケンサ
16は条件に応じてオーバーフロウフラグOVFをセットす
る。

Ｇ−2.テープレコーダの全体構成（第２図） 以上のような構成を主要部とするディジタル記録再生
回路系を、一般のアナログテープレコーダに適用した具
体例について、第２図を参照しながら説明する。

この第２図に概略的に示すテープレコーダは、短時間
の（例えば４秒、８秒程度の）リピート再生をディジタ
ル的に行うものであり、後述するリピートモードオン状
態での通常の再生モード時には、アナログ再生信号をAD
変換して記憶手段である上記RAM2に常時書き込んでお
り、ポーズボタン等が操作されたとき（ポーズ操作時）
に、RAM2に記憶された内容を順次繰り返し読み出してDA
変換することにより、リピート再生を実現させている。

先ず第２図中のアナログオーディオ回路系について説
明すると、録音再生アンプ51には、録音再生ヘッド52か
らの再生信号がモード切換スイッチ53の被選択端子Ｐを
介して入力されるとともに、マイク54からの信号等が入
力されるようになっており、アンプ51からの録音出力
（いわゆるRec.Out）信号がモード切換スイッチ53の被
選択端子Ｒを介して録音再生ヘッド52に供給されるよう
になっている。この録音再生アンプ51には、＋Ｂ電源端
子55からの回路電源いわゆるVccが供給されている。＋
Ｂ電源電圧は抵抗56を介してモード切換スイッチ57の共
通端子に供給されており、このモード切換スイッチ57の
被選択端子Ｒは録音再生アンプ51の録音／再生切換端子
（PB/REC）に接続され、被選択端子Ｐは接地されてい
る。これらのモード切換スイッチ53及び57は互いに連動
しており、各スイッチ53、57がそれぞれ各被選択端子Ｒ
に切換接続されたときに録音モードが選択され、各被選
択端子Ｐに切換接続されたときに再生モードが選択され
るようになっている。

録音再生アンプ51からの再生出力（Line Out）信号
は、コンデンサ58及び抵抗59を介して音量調整用の可変
抵抗60に供給され、この可変抵抗60からの出力信号は、
抵抗やコンデンサ等を介してパワーアンプ61に供給され
る。パワーアンプ61からの出力信号は、オーディオ出力
信号として出力端子62から取り出される。

以上のアナログオーディオ回路系の概略構成に対し
て、上述したようなディジタル的なリピート再生を行う
ために、次のようなディジタル回路系が付加されてい
る。

すなわち、録音再生アンプ51の出力（Line Out）端子
からのアナログオーディオ信号は、コンデンサ21及び抵
抗22を介し、LPF（ローパスフィルタ）23を介して、AD
・DA変換器24のAD（アナログ−ディジタル）変換部24a
に供給されている。AD変換部24aからは、例えばデルタ
変調（具体的にはADM、適用型デルタ変調）されたディ
ジタル信号が出力され、このディジタル信号は、上記第
１図の端子１を介して記憶手段であるRAM（ランダムア
クセスメモリ）２に送られて順次書き込まれる。このRA
M2は、上述したようなシステムコントローラあるいはデ
ィジタル制御部10により書込み、読出し動作が制御され
るようになっており、RAM2から読み出されたディジタル
信号は、ディジタル制御部10を介してAD・DA変換器24の
DA（ディジタル−アナログ）変換部24bに送られる。こ
のディジタル制御部10の入出力端子等について、上記第
１図と対応するものには同一の指示符号を付している。
DA変換部24bからの出力信号は、LPF27を介し、抵抗28及
びコンデンサ29を介してミューティング回路30に送られ
る。ミューティング回路30は、スイッチイングトランジ
スタ31が信号伝送ラインと接地との間に接続されて成
り、このミューティング回路30からの出力信号は、コン
デンサを介してバッファアンプ32に供給されている。バ
ッファアンプ32からの出力信号は、コンデンサ33及び抵
抗34を介して、上記アナログオーディオ回路系の抵抗59
と可変抵抗10との接続点に供給される。このとき、抵抗
59、34はいわゆるミキシング用抵抗として作用する。

このディジタル回路系の回路電源については、上記＋
Ｂ電源端子55からの電源をスイッチング回路35、リピー
トモード切換スイッチ36等を介してDC-DCコンバータ37
に供給し、このDC-DCコンバータ37から得るようにして
いる。スイッチング回路35のトランジスタ35aは、上記
モード切換スイッチ57が再生側の端子Ｐに切換接続され
たときオンとなり、上記＋Ｂ電源をリピートモード切換
スイッチ36に供給する。リピートモード切換スイッチ36
は、再生動作中に例えばポーズボタンを操作したとき
に、ポーズ直前の所定時間（例えば語学教習用テープレ
コーダでは４秒、８秒等）の記録内容を繰り返し再生す
るようなリピート動作を切換選択するためのものであ
る。このリピートモード切換スイッチ36は、具体的には
例えば３個の被選択端子ａ、ｂ、ｃを有しており、被選
択端子ａはリピートモードオフ（リピート無し）に、端
子ｂは４秒間リピートモードに、また端子ｃは８秒リピ
ートモードに、それぞれ対応している。リピートモード
切換スイッチ36を被選択端子ｂあるいはｃに切換接続し
たときには、上記トランジスタ35aを介して得られた上
記＋Ｂ電源がDC-DCコンバータ37に供給され、このDC-DC
コンバータ37からの電源出力を上記ディジタル回路系の
AD・DA変換器24、RAM2及びディジタル制御部10等に供給
される。また、リピートモード切換スイッチ36を被選択
端子ａに切換接続したときには、スイッチング回路35の
トランジスタ35aからの上記＋Ｂ電源が、時定数回路41
を介して上記ミューティング回路30のトランジスタ31の
ベースに印加され、ミューティングオン状態となる。

ここで、上記リピートモード選択時におけるリピート
時間の切り換えは、例えば上記AD・DA変換器24のサンプ
リングクロック周波数を切り換えることで実現でき、具
体的にはAD・DA変換器24内のクロック発生部の時定数を
切り換えることにより、例えばコンデンサ38bと38cとを
切換スイッチ39にて切り換えることにより、サンプリン
グクロック周波数が例えば64kHz（64kbps）と32kHz（32
kbps）とに切り換えられる。すなわち、AD・DA変換器24
からのAD変換され適応型デルタ変調（ADM変調）された
ディジタル出力信号を１サンプル１ビットとし、RAM2の
記憶容量を256kb（キロビット）とすれば、サンプリン
グ周波数が64kHzのとき４秒間の記録が行え、32kHzのと
き８秒間の記録が行える。AD・DA変換器24におけるサン
プリングクロックは、上記第１図の基準同期パルスとし
て、上記ディジタル制御部10にクロック入力端子７を介
して送られている。なお、切換スイッチ36と39とは互い
に連動していることは勿論である。

ここで、リピートモード切換スイッチ36及び39が端子
ｂあるいはｃのいずれかに切換接続されてリピートモー
ドが選択されており、かつ再生モード中のときには、録
音再生アンプ１の再生出力（Line Out）信号がLPF23等
を介してAD・DA変換器24のAD変換部24aに供給され、AD
変換されたディジタル信号がRAM2に順次書き込まれてい
る。このとき、いわゆるポーズボタンの操作等によりオ
ーズ操作信号がディジタル制御部10の端子６に入力され
ると、制御部10はRAM2を読出しモードに切り換え、ポー
ズ入力直前の４秒間あるいは８秒間の記録内容を順次繰
り返し読み出し、ディジタル制御部10を介してAD・DA変
換器24のDA変換部24bに送る。このリピート再生動作時
には、例えば所定のインターバル（無音区間）を挟ん
で、RAM2の記憶内容が繰り返し読み出されて再生され
る。DA変換部24bからLPF27を介して取り出されたアナロ
グオーディオ信号は、ミューティング回路30等を介して
バッファアンプ32に送られる。バッファアンプ32からの
出力信号は、コンデンサ33及び抵抗34を介して上記アナ
ログオーディオ回路系の可変抵抗60に送られ、パワーア
ンプ61で増幅されて出力端子62から取り出される。従っ
て、ポーズ操作後には、ポーズ操作直前の４秒間あるい
は８秒間の再生内容（上記アナログオーディオ回路系の
録音再生アンプ51からの再生出力）が、上記所定時間の
インターバルを挟んで繰り返しディジタル再生され、い
わゆるリピート再生がディジタル的に実現される。ここ
で、ポーズ解除後から次のポーズ操作時までの時間が上
記リピート時間（例えば４秒間あるいは８秒間）よりも
短い場合には、この短い時間内のオーディオ再生信号が
上記インターバルを挟んで繰り返しディジタル再生され
る。

Ｇ−3.要部動作説明（第３図） 以上のような概略構成を有するテープレコーダのディ
ジタル回路系において、上述のようなディジタルリピー
ト再生を行わせるための制御動作について第３図を参照
しながら説明する。すなわちこの第３図の例は、上記リ
ピートモード切換スイッチ36、39がリピートモードオン
に対応する端子ｂあるいはｃに切換接続され、かつ再生
モードが選択されている場合の動作を示している。

この第３図の制御動作は、概略的に４つの基本動作か
ら成っており、これらの基本動作は、電源投入（パワー
オン）直後やリピート再生解除直後の初期設定動作（ス
テップS11〜S13）、記憶手段である上記RAM2へのディジ
タル記録動作（ステップS14〜S13）、記憶手段である上
記RAM2へのディジタル記録動作（ステップS14〜S19）、
リピート再生時の有音再生区間の間の無音区間（インタ
ーバル）形成動作（ステップS21〜S24）及び上記RAM2を
読み出すことによるディジタル再生動作（ステップS25
〜S33）である。

先ず、第３図のステップS10において上記ディジタル
回路系への電源が投入されると、すなわち、モード切換
スイッチ53、57を端子Ｐ側に、リピートモード切換スイ
ッチ36、39を端子ｂあるいはｃ側に、それぞれ切換接続
した場合には、ステップS11に進んで、上記第１図のシ
ーケンサ16がディジタルミュート回路11をオン状態（ミ
ュートがかけられた状態）に制御する。次に、シーケン
サ16は、カウンタ12をクリア（ゼロリセット）すること
により、ステップS12に示すようにRAM2のアドレスAdrと
なるカウント出力を０とし（Adr←０）、カウンタ12の
オーバーフロウフラグOVFをリセット（OVF←０）する。
なお、上記カウンタ12のゼロリセット動作は、例えば上
記ゲート回路15を閉じてカウンタ12をロード制御すれば
よい。

以上のような初期設定動作が終了した後、ステップS1
4〜S19のディジタル記録動作に制御が移る。このディジ
タル記録動作においては、ステップS14で上記ポーズ操
作入力があったか否かを判別し、ポーズ操作入力がある
までの間は、下記のような一連の動作を繰り返してい
る。すなわち、ステップS15の上記同期パルス（サンプ
リングクロック）の入力タイミングに同期してステップ
S16で上記RAM2への書込みを行い、ステップS17でアドレ
スAdrをインクリメント（Adr←Adr＋１）し、すなわち
上記カウンタ12によるカウント動作を１カウント行わ
せ、ステップS18で上記カウンタ12が桁あふれしたか否
か、すあわちAdr＝０となったか否かを判別し、桁あふ
れしたときには上記オーバーフロウフラグOVFに１を立
てて（OVF←１）、ステップS14に戻っている。従って、
ポーズ操作があるまでは、上記サンプリングクロックに
同期したタイミングでRAM2の０番地から順に上記AD変換
出力のディジタル信号を逐次書き込んでおり、この時間
が上記リピート時間（４秒あるいは８秒）を越えたとき
には、オーバーフロウフラグOVFに１が立って、RAM2の
０番地からディジタル信号が順次書き込まれ、前のデー
タが書き換えられる。この場合RAMには、現時点の直前
の上記リピート時間分のディジタルデータが記憶される
ことになる。

次に、上記ステップS14においてポーズ操作入力が検
出されたときには、ステップS20に制御が移って、イン
ターバルタイマ動作及びディジタル再生動作が実行され
る。

ステップS20においては、上記シーケンサ16からの制
御信号によってラッチ回路13にカウンタ12からの現時点
のアドレスAdrが取り込まれ（LA←Adr）、次のステップ
S21にて上記カウンタ12がリセットされ（Adr←０）る。
このカウント値０の状態から、ステップS22による上記
同期パルス（上記サンプリングクロック）との同期がと
られながら、ステップS23でカウンタ12のカウント動作
が進行し（Adr←Adr＋）、ステップS24でカウント値Adr
が上記インターバルエンド値IEAに達するまでステップS
22からの一連の動作を繰り返す。この間は、上記ステッ
プS11によるディジタルミュートがオンされたままであ
るから、無音のインターバル区間が形成される。

なお、ステップS24におけるインターバルエンドの判
別は、上記カウンタ12からの出力が上記所定値IEAに達
したことを上記インターバル時間設定回路19で検出する
ことにより行っている。従って、カウンタ12は、上述し
たRAM2のアドレスカウンタとしての機能と、上記インタ
ーバルタイマとしての機能を兼ね備えている。

ステップS24で上記インターバルエンドが検出される
と、次のステップS25に進み、上述したようなリピート
再生のためのディジタル再生動作が開始される。先ずス
テップS25においては、上記オーバーフロウフラグOVFが
１であるか否かを判別し、１のときにはステップS26に
進んで、上記カウンタ12にゲート回路15を介して上記ラ
ッチ回路13にラッチされた値LAをスタートアドレスとし
てプリセットあるいはロードし（Adr←LA）、上記OVFが
０のときにはステップS27に進んで、カウンタ12にスタ
ートアドレスとして０をセット（Adr←０）する。これ
らのステップS26あるいはS27にてスタートアドレスが設
定された後、ステップS28に進んで、上記ディジタルミ
ュート回路11ガオフ状態に制御され、ステップS29〜S33
によって、実際のRAM2の読み出し動作が順次行われる。
すなわち、ステップS29では上記ポーズの状態が解除さ
れたか否かを判別し、ポーズ解除されるまでは、ステッ
プS30での同期パルス検出による同期をとりながら、ス
テップS31でRAM2を読み出し、ステップS32でアドレスAd
rをインクリメント（Adr←Adr＋１）し、すなわち上記
カウンタ12によるカウント動作を１カウント行わせ、ス
テップS33で上記カウンタ12の出力が上記ラッチアドレ
スLAに達したか否かを判別するまでの動作を、順次繰り
返している。そして、ポーズ解除前にステップS33にて
カウント値Adrが上記LAに達したときには、上記ステッ
プS21に戻って上記インターバルタイマ動作を行った
後、再びステップS25に進んで、上記ディジタル再生動
作を繰り返す。

このようにして、所定のインターバル時間を挟んでデ
ィジタル的にリピート再生を行う。この間にポーズ解除
がなされたときには、ステップS29より上記ステップS11
に制御が移って、上記ステップS11からステップS13まで
の初期設定が行われた後、上記ステップS14からステッ
プS19までのディジタル記録動作が実行される。

ここで、上記ステップS25におけるオーバーフロウフ
ラグOVFの判別は、ポーズ解除時点（又はディジタル回
路系の電源オン時点）からポーズ操作（ポーズオン）時
点までの時間が、上記リピート時間（４秒あるいは８
秒）に較べて長いか短いかを判別するためのものであ
り、長ければOVFは１となっており、上記ラッチされた
カウント値がリピート再生のスタートアドレス及びエン
ドアドレスとなるのに対し、短ければOVFはステップS13
で０とされたままであり、リピート再生のスタートアド
レスは０となる。従って、ポーズ解除からポーズ（オ
ン）操作までの時間が上記リピート時間よりも短い場合
には、上記所定時間のインターバルタイマカウント動作
と、アドレス０をスタートアドレスとして上記ラッチさ
れたエンドアドレスまでのRAM2の内容を順次読み出す動
作とを交互に繰り返し実行することにより、リピート再
生をディジタル的に実現する。

Ｇ−4.他の構成例 なお、本発明は、上記実施例のみに限定されるもので
はなく、例えば、実施例のAD・DA変換器においては適応
型デルタ変調を同時に行っているが、この他、通常のAD
・DA変換に、適応型差分PCM等の予測符号化処理やアダ
マール変換等の直交変換処理等を組み合わせてビット圧
縮を図ってもよい。また、ディジタル制御部の各機能ブ
ロックは、ハードウェア的に構成する必要はなく、CPU
等をプログラム制御してソフトウェア的に実現してもよ
い。さらに、サンプリングクロック周波数、リピート時
間、インターバル時間、１サンプル当たりのビット数等
は、必要とされる音質、リピート再生の用途等に応じて
任意に設定すればよく、またインターバルを介さずに
（インターバル時間を０として）RAMからの読み出しを
連続的に繰り返し実行するようなリピート再生を行わせ
てもよいことは勿論である。

H.発明の効果 本発明のオーディオ信号記録再生方式によれば、ポー
ズ操作等の操作入力に応じて、ディジタルリピート再生
のためのRAMの読出し基準アドレスが自動的に設定さ
れ、リピート再生が容易かつ円滑に実行される。また、
基準アドレスに達した時点でカウンタをインターバルタ
イマとして用いて所定時間のインターバルを設けながら
上記リピート再生を行わせることにより、簡単な構成で
例えば語学教習等に適した形態のリピート再生が有効に
行える。さらに、本発明の実施例によれば、RAM等の記
憶手段の全記憶容量よりも短い時間分の内容しか書き込
まれていないときにポーズ操作入力があった場合には、
スタートアドレスは初期値（アドレス０）でラッチされ
たアドレスがエンドアドレスとなり、ポーズ操作以前の
有効な記憶内容に対して順次繰り返し読み出しが行われ
るから、何ら不都合なくディジタルリピート再生が行え
る。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための要部の概略
構成を示すブロック図、第２図は本発明が適用されるテ
ープレコーダの全体を概略的に示すブロック回路図、第
３図は本発明の要部動作を説明するためのフローチャー
トである。 １……ディジタル信号入力端子 ２……RAM ３……ディジタル信号出力端子 10……ディジタル制御部 11……ディジタルミュート回路 12……カウンタ 13……ラッチ回路 14……コンパレータ 15……ゲート回路 16……シーケンサ 19……インターバル時間設定回路 24a……A/D変換器 24b……D/A変換器 51……録音再生アンプ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】入力アナログ信号をディジタル信号に変換
   するA/D変換手段と、 上記A/D変換手段からのディジタル信号を記憶する記憶
   手段と、 上記記憶手段からのデジィタル信号をアナログ信号に変
   換するD/A変換手段と、 上記記憶手段を制御するディジタル制御部とを備え、 上記ディジタル制御部は、上記記憶手段のアドレスの計
   数を行うカウンタと、上記カウンタのアドレス計数出力
   を一時的に記憶するラッチ手段と、上記カウンタのアド
   レス計数出力のアドレスと上記ラッチ手段の出力のアド
   レスとを比較する比較手段と、操作入力と上記カウンタ
   のアドレス計数出力と上記比較手段の出力とをうけ該カ
   ウンタ及び上記ラッチ手段を制御する制御手段と、上記
   ラッチ手段の出力をうけこのラッチ手段にラッチされた
   アドレスまたは上記制御手段により設定されたアドレス
   を読み出しスタートアドレスとして上記カウンタに設定
   するプリセット手段とを有して構成され、上記操作入力
   がなされるまでは、上記A/D変換手段からのディジタル
   信号が順次上記記憶手段に書き込まれるままとし、上記
   操作入力がなされたときには、上記カウンタのアドレス
   計数出力を上記ラッチ手段に記憶させ、上記記憶手段を
   読み出しモードに切換え、該カウンタのアドレス計数の
   桁あふれフラグに応じて上記プリセット手段を介して該
   カウンタの読み出しスタートアドレスを設定して、上記
   比較手段の出力に基づいて、上記記憶手段よりの上記読
   み出しスタートアドレスから上記ラッチ手段にラッチさ
   れたアドレスまでの上記ディジタル信号の読み出しを順
   次繰り返すことを特徴とする記録再生装置。
2. 【請求項２】制御手段は、カウンタのアドレス計数の桁
   あふれフラグに１が立っているときには、ラッチ手段に
   ラッチされたアドレスを該カウンタの読み出しスタート
   アドレスとして設定することを特徴とする特許請求の範
   囲（１）に記載の記録再生装置。
3. 【請求項３】制御手段は、カウンタのアドレス計数の桁
   あふれフラグに１が立っていないときには、該カウンタ
   のアドレス計数の最初のアドレスを該カウンタの読み出
   しスタートアドレスとして設定することを特徴とする特
   許請求の範囲（１）に記載の記録再生装置。
4. 【請求項４】カウンタは、切換えによりインターバル時
   間の計数を行うものであって、 制御手段に制御され、上記カウンタのアドレス計数出力
   がインターバル値に一致したときにインターバルエンド
   信号を出力して該制御手段に供給するインターバル設定
   手段を備え、 制御手段は、操作入力がなされたとき及び記憶手段より
   のディジタル信号の読み出しが終了したときには、上記
   カウンタをインターバル時間の計数を行うものに切換
   え、上記インターバル設定手段よりインターバルエンド
   信号をうけたときに上記記憶手段よりのディジタル信号
   の読み出しを行わせることにより、上記インターバル設
   定手段により設定された時間のインターバルと該記憶手
   段よりのディジタル信号の読み出しとを交互に繰り返す
   ことを特徴とする特許請求の範囲（１）に記載の記録再
   生装置。